JP2870371B2 - 積層電子部品、その製造方法およびその特性測定方法 - Google Patents

積層電子部品、その製造方法およびその特性測定方法

Info

Publication number
JP2870371B2
JP2870371B2 JP5194863A JP19486393A JP2870371B2 JP 2870371 B2 JP2870371 B2 JP 2870371B2 JP 5194863 A JP5194863 A JP 5194863A JP 19486393 A JP19486393 A JP 19486393A JP 2870371 B2 JP2870371 B2 JP 2870371B2
Authority
JP
Japan
Prior art keywords
mother
electronic component
groove
internal circuit
laminated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP5194863A
Other languages
English (en)
Other versions
JPH0750488A (ja
Inventor
範夫 酒井
憲二 窪田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP5194863A priority Critical patent/JP2870371B2/ja
Priority to EP94112042A priority patent/EP0637828B1/en
Priority to DE69416550T priority patent/DE69416550T2/de
Priority to US08/284,150 priority patent/US5493769A/en
Publication of JPH0750488A publication Critical patent/JPH0750488A/ja
Application granted granted Critical
Publication of JP2870371B2 publication Critical patent/JP2870371B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/0909—Preformed cutting or breaking line
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/0919—Exposing inner circuit layers or metal planes at the side edge of the PCB or at the walls of large holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/43—Electric condenser making
    • Y10T29/435—Solid dielectric type
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49004—Electrical device making including measuring or testing of device or component part
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/4902—Electromagnet, transformer or inductor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49169—Assembling electrical component directly to terminal or elongated conductor

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、内部回路要素を内部
に配置した積層電子部品、その製造方法およびその特性
測定方法に関するもので、特に、積層電子部品における
外部電極の形成態様の改良に関するものである。
【０００２】
【従来の技術】たとえば、積層コンデンサ、積層インダ
クタ、多層回路基板、多層複合電子部品で代表される積
層電子部品は、導電膜および／または抵抗膜のような内
部回路要素を介在させた状態で複数の絶縁性シートが積
層されてなる積層体を備える。絶縁性シートとしては、
典型的には、セラミックシートが用いられる。
【０００３】図６は、この発明にとって興味ある従来の
積層電子部品１の外観を示す斜視図である。積層電子部
品１は、内部回路要素（図示せず）を介在させた状態で
複数の絶縁性シートが積層されてなる積層体２を備え
る。積層体２のたとえば４つの側面には、それぞれ、外
部電極３が形成される。これら外部電極３は、積層体２
の内部に位置する内部回路要素と電気的に接続される。
外部電極３は、適当な金属膜を、積層体２の各側面の特
定の箇所に付与することにより形成されるが、このと
き、積層体２の上下の主面にも、必然的に、外部電極３
の一部が比較的広い面積で延びるようになる。
【０００４】このような積層電子部品１は、チップ状の
形態で、外部電極３を介して適宜の回路基板上に表面実
装される。
【０００５】
【発明が解決しようとする課題】しかしながら、上述し
た積層電子部品１において、外部電極３は、積層体２の
上下の主面にまで比較的広い面積で延びるように形成さ
れているため、このような積層電子部品１のいずれかの
主面に、別の電子部品を実装して複合化を図ろうとする
場合、このような別の電子部品の配置可能な面積が制約
される。
【０００６】また、積層電子部品１を製造しようとする
とき、個々の積層電子部品１のための独立した積層体２
を用意してから、上述した外部電極３を形成するだけで
なく、必要に応じて、表面に抵抗膜を形成したり、この
抵抗膜をトリミングしたり、電気的特性を測定したり、
オーバーコートを形成したり、前述したように別の電子
部品を実装したりすることなどが行なわれる。しかしな
がら、これらの積層電子部品１の製造に伴う各工程を、
個々の独立した積層体２について高精度をもって実施す
るのは比較的煩雑かつ困難であり、特に多数の積層電子
部品１を得ようとする場合、より能率的な方法の実現が
望まれる。
【０００７】それゆえに、この発明の目的は、複合化の
ために別の電子部品を実装するための面積をより広く与
えることができる積層電子部品を提供しようとすること
である。
【０００８】この発明の他の目的は、複数の積層電子部
品を能率的に製造できる方法を提供しようとすることで
ある。
【０００９】この発明のさらに他の目的は、複数の積層
電子部品の特性測定を能率的に行なえる方法を提供しよ
うとすることである。
【００１０】
【課題を解決するための手段】この発明による積層電子
部品は、内部回路要素を介在させた状態で複数の絶縁性
シートが積層されてなるものであって、相対向する第１
および第２の主面とこれら主面間を連結する側面とを備
える積層体、ならびに、前記内部回路要素に電気的に接
続されかつ積層体の外表面上に形成される外部電極を備
えるものであって、上述した技術的課題を解決するた
め、積層体の側面には、外部電極が形成された部分より
も大きな周寸法を有する段差が形成され、外部電極は、
第１の主面側から積層体の側面上の段差の手前にまで延
びるように形成されていることを特徴としている。
【００１１】この発明による積層電子部品の製造方法
は、所定の切断線に沿って切断することによって複数の
積層電子部品が得られるものであって、切断線によって
区画される各領域に個々の積層電子部品のための内部回
路要素を分布させるように、これら内部回路要素を介在
させた状態で複数のマザー絶縁性シートが積層されてな
る、マザー積層体を準備する工程と、切断線に沿ってマ
ザー積層体に当該マザー積層体の側面に内部回路要素が
露出するように溝を形成する工程と、前記内部回路要素
に電気的に接続されるように溝の側面上に外部電極を付
与する工程と、マザー積層体を溝の位置において分割す
ることにより、マザー積層体上の新たに露出された部分
を、積層電子部品の側面において外部電極が形成された
部分よりも大きな周寸法を有する段差とする工程とを備
えている。
【００１２】この発明による積層電子部品の特性測定方
法は、所定の切断線に沿って切断することによって複数
の積層電子部品が得られるものであって、切断線によっ
て区画される各領域に個々の積層電子部品のための内部
回路要素を分布させるように、これら内部回路要素を介
在させた状態で複数のマザー絶縁性シートが積層されて
なる、マザー積層体を準備する工程と、切断線に沿って
マザー積層体に当該マザー積層体の側面に内部回路要素
が露出するように溝を形成する工程と、内部回路要素に
電気的に接続されるように溝の側面上に外部電極を付与
する工程と、その状態で、外部電極を介して個々の積層
電子部品の電気的特性を測定する工程とを備えている。
なお、溝は、マザー積層体を当該溝の位置において分割
された場合に新たに露出される部分が、外部電極が形成
された部分よりも大きな周寸法を有する段差を構成する
ように形成される。
【００１３】上述した積層電子部品の製造方法の途中ま
たは特性測定方法においてとる積層電子部品の形態、す
なわち、溝が形成されたマザー積層体からなる積層電子
部品の集合体は、そのまま、出荷時の形態とすることも
でき、また、積層電子部品の集合体のマザー積層体に形
成される溝は、マザー積層体を当該溝の位置において分
割することにより、マザー積層体上の新たに露出された
部分が、積層電子部品の側面において外部電極が形成さ
れた部分よりも大きな周寸法を有する段差となるよう構
成される。
【００１４】
【発明の作用および効果】この発明に係る積層電子部品
によれば、外部電極が積層体の側面上における厚み方向
の途中から第１の主面側にのみ延びるように形成されて
いるので、積層体の少なくとも第２の主面の全域を、複
合化のための他の電子部品の実装面として広く利用する
ことができる。そのため、部品実装の高密度化を図るこ
とができる。
【００１５】次に、この発明に係る積層電子部品の製造
方法によれば、複数の積層電子部品を与えるマザー積層
体の状態で、外部電極の付与を行なうことができ、ま
た、必要に応じて、抵抗膜の形成、そのトリミング、オ
ーバーコート形成、複合化のための別の電子部品の実装
等を行なうことができるので、これらの工程を高い精度
をもって能率的に行なうことができる。したがって、多
数の積層電子部品を製造しようとするとき、この発明に
係る製造方法が特に有利に適用される。
【００１６】次に、この発明に係る積層電子部品の特性
測定方法によれば、複数の積層電子部品を与えるマザー
積層体に溝を形成することにより、複数の積層電子部品
が電気的に互いに独立した状態となり、外部電極につい
ても各積層電子部品ごとに電気的に互いに独立した状態
であるので、個々の積層電子部品の電気的特性を、マザ
ー積層体として機械的に一体化された状態のまま測定す
ることができる。したがって、機械的に独立した複数の
積層電子部品を取扱う必要がなく、たとえばスクリーニ
ングすることにより、能率的に多数の積層電子部品の電
気的特性を測定することができる。
【００１７】また、上述した製造方法の途中の形態、す
なわち上述した特性測定を実施するための形態である、
溝が形成されたマザー積層体を備える積層電子部品の集
合体は、そのまま、出荷時の形態とすれば、需要者側に
おいて、マザー積層体を溝に沿って分割するだけで、そ
こから個々の積層電子部品を取出すことができる。この
場合、個々の積層電子部品は、その特性測定をすでに終
えておくことができるので、問題なく実装に供すること
ができるとともに、積層電子部品の集合体は、個々の積
層電子部品がばらばらの状態にある場合に比べて、その
梱包および取扱いが容易である点に注目すべきである。
【００１８】
【実施例】図１は、この発明の一実施例による積層電子
部品１０の外観を示す斜視図である。積層電子部品１０
は、図示したチップ状の形態で適宜の回路基板上に実装
されるが、図１では、このような回路基板側に向けられ
る主面１１を上方に向けた状態で、積層電子部品１０が
図示されている。
【００１９】積層電子部品１０は、内部回路要素（図示
せず）を介在させた状態で複数の絶縁性シートが積層さ
れてなる積層体１２を備える。積層体１２は、前述した
第１の主面１１に加えて、この主面１１に対向する第２
の主面１３、ならびにこれら主面１１および１３間を連
結する側面１４を備える。積層体１２のたとえば４つの
側面１４の各々には、外部電極１５が付与される。これ
ら外部電極１５は、図示しないが、内部回路要素に電気
的に接続されている。なお、積層体１２の側面１４に
は、段差１６が形成されているが、このような段差１６
が形成される理由は、以下の製造方法の説明から明らか
になる。
【００２０】上述したような積層電子部品１０を得るた
め、図２および図３にそれぞれ一部のみを図示するよう
なマザー積層体１７が用意される。マザー積層体１７に
は、溝１８が形成されている。マザー積層体１７は、こ
の溝１８の位置に対応する切断線（図示せず）に沿って
切断することにより複数の積層電子部品１０を与えるも
のであって、切断線によって区画される各領域に個々の
積層電子部品１０のための内部回路要素１９および２０
を分布させるように、これら内部回路要素１９および２
０を介在させた状態で複数のマザー絶縁性シートが積層
されてなるものである。なお、図示した内部回路要素１
９および２０は、一例にすぎず、内部回路要素として
は、これらのほか、導電膜および／または抵抗膜からな
るもの、ビアホールによって与えられるものなどがあ
る。
【００２１】上述したようなマザー積層体１７を得るた
め、たとえば、以下のような工程が実施される。なお、
この実施例では、セラミックシートからなるマザー絶縁
性シートを積層することにより、マザー積層体１７が与
えられる。
【００２２】まず、ドクターブレード法などにより、シ
ート成形を行ない、マザー絶縁性シートとなるべきセラ
ミックグリーンシートを得る。これらセラミックグリー
ンシートの特定のものには、必要に応じて、内部回路要
素１９おび２０等となるべき導電膜および／または抵抗
膜、さらにはビアホールが形成される。次に、マザー絶
縁性シートが積み重ねられ、プレスされる。これによっ
て、マザー積層体１７が得られる。
【００２３】次に、マザー積層体１７には、溝１８がた
とえばダイシングソーによって形成される。この溝１８
の形成によって、溝１８で囲まれた個々の積層電子部品
１０となるべき部分は、互いに他のものに対して電気的
に独立した状態となる。
【００２４】次に、溝１８の側面上に外部電極１５が付
与される。この外部電極１５の付与は、たとえば、適当
な金属ペーストをディスペンサによって塗布することに
より形成され、金属ペーストは、その後、乾燥される。
これら外部電極１５は、互いに他のものと接触しないよ
うに付与されているので、電気的に互いに独立した状態
となっている。この実施例では、図３によく示されてい
るように、外部電極１５は、溝１８の底面に接する位置
からマザー積層体１７の上方主面１１にまで延びるよう
に形成されている。また、図２および図３には、外部電
極１５と内部回路要素１９とが電気的に接続されている
状態が図示されている。
【００２５】次に、好ましくは、溝１８の底面とそれに
対向するマザー積層体１７の下方主面１３とに、それぞ
れ、スリット２１および２２が形成される。スリット２
１および２２は、いずれか一方が省略されてもよい。
【００２６】次に、マザー積層体１７は、マザー絶縁性
シートを構成するセラミックを焼結させるため、焼成さ
れる。その後、必要に応じて、マザー積層体１７の表面
に、導電膜および／または抵抗膜が形成され、また、オ
ーバーコートが施され、また、ソルダーレジストが付与
されたりする。また、必要に応じて、外部電極１５また
は他の導電膜上にめっきが施される。
【００２７】以上の工程を終えたとき、マザー積層体１
７に含まれる複数の積層電子部品１０は、互いに他のも
のに対して電気的に独立しているので、外部電極１５を
介して、個々の積層電子部品１０の電気的特性を測定す
ることができる。
【００２８】このように、電気的特性が測定された後、
良品と判断された積層電子部品１０には、必要に応じ
て、複合化のための他の電子部品が実装される。この実
装は、図１に示した積層体１２の第２の主面１３側で行
なわれる。なお、積層電子部品１０の出荷をこの段階で
行なってもよい。
【００２９】次に、機械的に独立した複数の積層電子部
品１０を得るため、マザー積層体１７は、溝１８の位置
において完全に分割される。この分割は、チョコレート
を割るように、マザー積層体１７を溝１８に沿って割る
ことによって容易に達成される。前述したスリット２１
および２２は、このような分割をより容易にする。
【００３０】このようにして、図１に示した積層電子部
品１０が得られる。以上述べた説明からわかるように、
段差１６は、前述した溝１８の形成の結果もたらされた
ものである。
【００３１】次に、積層電子部品１０は、必要に応じ
て、ケーシングされる。このケーシングは、積層体１２
の第２の主面１３上に他の電子部品が実装されたとき、
これを覆うものである。
【００３２】上述した積層電子部品１０の製造方法は、
次のように変更することもできる。たとえば、焼成工程
は、スリット２１および２２の形成工程より前に実施さ
れてもよく、また、外部電極１５の付与工程より前、さ
らには溝１８の形成工程より前に実施されてもよい。焼
成工程の後で、外部電極１５を付与するとき、このよう
な外部電極１５は蒸着またはスパッタリング等により形
成されてもよい。また、焼成工程の後で、スリット２１
および２２が形成されるときには、これらスリット２１
および２２は、レーザを用いて形成されることができ
る。
【００３３】また、スリット２１および２２を形成した
後、外部電極１５が付与されてもよい。また、スリット
２１および２２を予め形成しておくことなく、マザー積
層体１７を溝１８に沿って割ってもよく、また、溝１８
を形成したダイシングソーより薄い刃厚のダイシングソ
ーによって、溝１８の底面とマザー積層体１７の下方主
面１３との間の部分を切断してもよい。
【００３４】また、外部電極１５は、これらを付与した
段階では、隣合う積層電子部品１０間においてつながっ
た状態となっていてもよい。これら外部電極１５を互い
に他のものに対して電気的に独立させるため、たとえば
溝１８の幅より薄い刃厚のダイシングソーまたはレーザ
ビームを適用すればよい。なお、このようなダイシング
ソーまたはレーザビームの適用によって、スリット２１
をも同時に形成するようにしてもよい。
【００３５】図４および図５は、それぞれ、この発明の
他の実施例に従って用意されたマザー積層体１７ａおよ
び１７ｂを示す、図３に相当の図である。図４および図
５において、図３に示す要素に相当する要素には同様の
参照符号を付し、重複する説明は省略する。
【００３６】図４および図５に示す実施例は、それぞ
れ、外部電極１５ａおよび１５ｂの形成態様に特徴があ
る。すなわち、図４に示した外部電極１５ａおよび図５
に示した外部電極１５ｂは、いずれも、溝１８の底面に
まで届いていない。これによって、隣合う積層電子部品
１０間において外部電極１５ａおよび１５ｂがそれぞれ
不用意にも導通状態となることを確実に防止することが
できる。
【００３７】また、図５に示した外部電極１５ｂは、第
１の主面１１にまで届いていない。したがって、この実
施例によれば、外部電極１５ｂに干渉されることなく、
この第１の主面１１をも、他の電子部品のための実装面
として広く利用することができる。
【００３８】なお、この発明において、絶縁性シート
は、セラミックシートに限らず、他の材料からなるシー
トに置き換えられてもよい。
【図面の簡単な説明】
【図１】この発明の一実施例による積層電子部品１０の
外観を示す斜視図である。
【図２】図１に示した積層電子部品１０を得るために準
備されるマザー積層体１７の一部を示す斜視図である。
【図３】図２に示したマザー積層体１７の外部電極１５
が形成された部分を拡大して示す断面図である。
【図４】この発明の他の実施例に従って準備されたマザ
ー積層体１７ａを示す、図３に相当の図である。
【図５】この発明のさらに他の実施例に従って準備され
たマザー積層体１７ｂを示す、図３に相当の図である。
【図６】この発明にとって興味ある従来の積層電子部品
１の外観を示す斜視図である。
【符号の説明】
１０ 積層電子部品 １１ 第１の主面 １２ 積層体 １３ 第２の主面 １４ 側面 １５，１５ａ，１５ｂ 外部電極 １７，１７ａ，１７ｂ マザー積層体 １８ 溝 １９，２０ 内部回路要素
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平２−271596（ＪＰ，Ａ) 特開 平２−137390（ＪＰ，Ａ) 実開 平５−53266（ＪＰ，Ｕ) 実開 平２−132976（ＪＰ，Ｕ) 実開 平３−96074（ＪＰ，Ｕ) 特公 平４−56458（ＪＰ，Ｂ２) (58)調査した分野(Int.Cl.6，ＤＢ名) H05K 1/00 - 1/02 H05K 3/00,3/46 H01F 7/00 H01G 4/30

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】 内部回路要素を介在させた状態で複数の
    絶縁性シートが積層されてなるものであって、相対向す
    る第１および第２の主面とこれら主面間を連結する側面
    とを備える積層体、ならびに前記内部回路要素に電気的
    に接続されかつ前記積層体の外表面上に形成される外部
    電極を備える、積層電子部品において、前記積層体の側面には、前記外部電極が形成された部分
    よりも大きな周寸法を有する段差が形成され、 前記外部電極は、前記第１の主面側から前記積層体の側
    面上の前記段差の手前にまで延びるように形成されてい
    ることを特徴とする、積層電子部品。
  2. 【請求項２】 所定の切断線に沿って切断することによ
    って複数の積層電子部品が得られるものであって、前記
    切断線によって区画される各領域に個々の前記積層電子
    部品のための内部回路要素を分布させるように、これら
    内部回路要素を介在させた状態で複数のマザー絶縁性シ
    ートが積層されてなる、マザー積層体を準備し、 前記切断線に沿って、前記マザー積層体に、当該マザー
    積層体の側面に前記内部回路要素が露出するように、溝
    を形成し、 前記内部回路要素に電気的に接続されるように前記溝の
    側面上に外部電極を付与し、 前記マザー積層体を前記溝の位置において分割すること
    により、前記マザー積層体上の新たに露出された部分
    を、積層電子部品の側面において前記外部電極が形成さ
    れた部分よりも大きな周寸法を有する段差とする、各工
    程を備える、積層電子部品の製造方法。
  3. 【請求項３】 所定の切断線に沿って切断することによ
    って複数の積層電子部品が得られるものであって、前記
    切断線によって区画される各領域に個々の前記積層電子
    部品のための内部回路要素を分布させるように、これら
    内部回路要素を介在させた状態で複数のマザー絶縁性シ
    ートが積層されてなる、マザー積層体を準備し、 前記切断線に沿って、前記マザー積層体に、当該マザー
    積層体の側面に前記内部回路要素が露出するように溝を
    形成し、 前記内部回路要素に電気的に接続されるように前記溝の
    側面上に外部電極を付与する、 各工程を備え、 前記溝は、前記マザー積層体を当該溝の位置において分
    割された場合に新たに露出される部分が、前記外部電極
    が形成された部分よりも大きな周寸法を有する段差を構
    成するように形成され、 その状態で、前記外部電極を介して個々の積層電子部品
    の電気的特性を測定する、工程 を備える、積層電子部品の特性測定方法。
  4. 【請求項４】 所定の切断線に沿って切断することによ
    って複数の積層電子部品が得られるものであって、前記
    切断線に沿って溝が形成されていて、前記切断線によっ
    て区画される各領域に個々の前記積層電子部品のための
    内部回路要素を分布させるように、これら内部回路要素
    を介在させた状態で複数のマザー絶縁性シートが積層さ
    れてなる、マザー積層体、および前記内部回路要素に電
    気的に接続されるように前記溝の側面上に付与された外
    部電極を備え、 前記溝は、前記マザー積層体を当該溝の位置において分
    割することにより、前記マザー積層体上の新たに露出さ
    れた部分が、積層電子部品の側面において前記外部電極
    が形成された部分よりも大きな周寸法を有する段差とな
    るよう、構成されることを特徴とする、 積層電子部品の
    集合体。
JP5194863A 1993-08-05 1993-08-05 積層電子部品、その製造方法およびその特性測定方法 Expired - Lifetime JP2870371B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP5194863A JP2870371B2 (ja) 1993-08-05 1993-08-05 積層電子部品、その製造方法およびその特性測定方法
EP94112042A EP0637828B1 (en) 1993-08-05 1994-08-02 Multilayer electronic component, method of manufacturing the same and method of measuring characteristics of the same
DE69416550T DE69416550T2 (de) 1993-08-05 1994-08-02 Elektronisches Vielschichtbauteil, Verfahren zu seiner Herstellung und Verfahren zur Messung seiner Charakteristiken
US08/284,150 US5493769A (en) 1993-08-05 1994-08-02 Method of manufacturing electronic component and measuring characteristics of same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5194863A JP2870371B2 (ja) 1993-08-05 1993-08-05 積層電子部品、その製造方法およびその特性測定方法

Publications (2)

Publication Number Publication Date
JPH0750488A JPH0750488A (ja) 1995-02-21
JP2870371B2 true JP2870371B2 (ja) 1999-03-17

Family

ID=16331554

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5194863A Expired - Lifetime JP2870371B2 (ja) 1993-08-05 1993-08-05 積層電子部品、その製造方法およびその特性測定方法

Country Status (4)

Country Link
US (1) US5493769A (ja)
EP (1) EP0637828B1 (ja)
JP (1) JP2870371B2 (ja)
DE (1) DE69416550T2 (ja)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5587111A (en) * 1990-03-29 1996-12-24 Vacuum Metallurgical Co., Ltd. Metal paste, process for producing same and method of making a metallic thin film using the metal paste
US5703544A (en) * 1996-03-13 1997-12-30 Ericsson Inc. RF printed circuit module and method of making same
US5880011A (en) * 1996-06-19 1999-03-09 Pacific Trinetics Corporation Method and apparatus for manufacturing pre-terminated chips
JP2001502123A (ja) * 1997-08-05 2001-02-13 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 複数の電子部品の製造方法
JP3805146B2 (ja) * 1998-12-09 2006-08-02 太陽誘電株式会社 積層セラミックコンデンサの回路基板実装方法及び回路基板
JP3452028B2 (ja) 2000-05-09 2003-09-29 株式会社村田製作所 チップインダクタ及びその製造方法
JP4138211B2 (ja) * 2000-07-06 2008-08-27 株式会社村田製作所 電子部品およびその製造方法、集合電子部品、電子部品の実装構造、ならびに電子装置
JP2002141248A (ja) 2000-11-02 2002-05-17 Murata Mfg Co Ltd セラミック電子部品およびその製造方法
US6760227B2 (en) 2000-11-02 2004-07-06 Murata Manufacturing Co., Ltd. Multilayer ceramic electronic component and manufacturing method thereof
WO2004089049A1 (ja) * 2003-03-28 2004-10-14 Tdk Corporation 多層基板およびその製造方法
US7612443B1 (en) 2003-09-04 2009-11-03 University Of Notre Dame Du Lac Inter-chip communication
JP2005276855A (ja) * 2004-03-22 2005-10-06 New Japan Radio Co Ltd 半導体装置の製造方法
US7135415B2 (en) * 2004-07-23 2006-11-14 Inpaq Technology Co., Ltd. Insulated structure of a chip array component and fabrication method of the same
KR100905862B1 (ko) * 2007-02-26 2009-07-02 삼성전기주식회사 집적된 적층형 칩 커패시터 모듈 및 이를 구비하는 집적회로 장치
US20090126857A1 (en) * 2007-11-15 2009-05-21 Shin Hyun-Ok Manufacturing method of low temperature co-fired ceramics substrate
KR100992233B1 (ko) * 2008-09-26 2010-11-05 삼성전기주식회사 세라믹/폴리머 복합재를 이용한 칩 캐패시터 제조방법
US8797279B2 (en) 2010-05-25 2014-08-05 MCube Inc. Analog touchscreen methods and apparatus
US8928602B1 (en) 2009-03-03 2015-01-06 MCube Inc. Methods and apparatus for object tracking on a hand-held device
US8486723B1 (en) 2010-08-19 2013-07-16 MCube Inc. Three axis magnetic sensor device and method
US8823007B2 (en) 2009-10-28 2014-09-02 MCube Inc. Integrated system on chip using multiple MEMS and CMOS devices
US8477473B1 (en) 2010-08-19 2013-07-02 MCube Inc. Transducer structure and method for MEMS devices
US8476129B1 (en) 2010-05-24 2013-07-02 MCube Inc. Method and structure of sensors and MEMS devices using vertical mounting with interconnections
US8553389B1 (en) 2010-08-19 2013-10-08 MCube Inc. Anchor design and method for MEMS transducer apparatuses
US8710597B1 (en) 2010-04-21 2014-04-29 MCube Inc. Method and structure for adding mass with stress isolation to MEMS structures
US8421082B1 (en) 2010-01-19 2013-04-16 Mcube, Inc. Integrated CMOS and MEMS with air dielectric method and system
US8395252B1 (en) 2009-11-13 2013-03-12 MCube Inc. Integrated MEMS and CMOS package and method
CN102473522A (zh) * 2009-07-01 2012-05-23 凯米特电子公司 具有高电压容量的高电容多层
US9709509B1 (en) 2009-11-13 2017-07-18 MCube Inc. System configured for integrated communication, MEMS, Processor, and applications using a foundry compatible semiconductor process
US8637943B1 (en) 2010-01-04 2014-01-28 MCube Inc. Multi-axis integrated MEMS devices with CMOS circuits and method therefor
US8794065B1 (en) 2010-02-27 2014-08-05 MCube Inc. Integrated inertial sensing apparatus using MEMS and quartz configured on crystallographic planes
US8936959B1 (en) 2010-02-27 2015-01-20 MCube Inc. Integrated rf MEMS, control systems and methods
US8367522B1 (en) 2010-04-08 2013-02-05 MCube Inc. Method and structure of integrated micro electro-mechanical systems and electronic devices using edge bond pads
US8928696B1 (en) 2010-05-25 2015-01-06 MCube Inc. Methods and apparatus for operating hysteresis on a hand held device
US8652961B1 (en) 2010-06-18 2014-02-18 MCube Inc. Methods and structure for adapting MEMS structures to form electrical interconnections for integrated circuits
US8869616B1 (en) 2010-06-18 2014-10-28 MCube Inc. Method and structure of an inertial sensor using tilt conversion
US8993362B1 (en) 2010-07-23 2015-03-31 MCube Inc. Oxide retainer method for MEMS devices
JP5668370B2 (ja) * 2010-08-27 2015-02-12 Tdk株式会社 セラミック電子部品、及びその製造方法
US8723986B1 (en) 2010-11-04 2014-05-13 MCube Inc. Methods and apparatus for initiating image capture on a hand-held device
US8969101B1 (en) 2011-08-17 2015-03-03 MCube Inc. Three axis magnetic sensor device and method using flex cables
USD680119S1 (en) * 2011-11-15 2013-04-16 Connectblue Ab Module
USD668659S1 (en) * 2011-11-15 2012-10-09 Connectblue Ab Module
USD689053S1 (en) * 2011-11-15 2013-09-03 Connectblue Ab Module
USD680545S1 (en) * 2011-11-15 2013-04-23 Connectblue Ab Module
USD692896S1 (en) * 2011-11-15 2013-11-05 Connectblue Ab Module
USD668658S1 (en) * 2011-11-15 2012-10-09 Connectblue Ab Module
US9620473B1 (en) 2013-01-18 2017-04-11 University Of Notre Dame Du Lac Quilt packaging system with interdigitated interconnecting nodules for inter-chip alignment

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4821007A (en) * 1987-02-06 1989-04-11 Tektronix, Inc. Strip line circuit component and method of manufacture
JPS63265404A (ja) * 1987-04-22 1988-11-01 Murata Mfg Co Ltd 抵抗ブロツクの製造方法
JPH03225904A (ja) * 1990-01-31 1991-10-04 Taiyo Yuden Co Ltd 積層チップへの導電ペースト塗布方法
US5140745A (en) * 1990-07-23 1992-08-25 Mckenzie Jr Joseph A Method for forming traces on side edges of printed circuit boards and devices formed thereby
EP0516866A1 (en) * 1991-05-03 1992-12-09 International Business Machines Corporation Modular multilayer interwiring structure
JP3018645B2 (ja) * 1991-10-03 2000-03-13 株式会社村田製作所 チップ部品の製造方法
EP0582881B1 (en) * 1992-07-27 1997-12-29 Murata Manufacturing Co., Ltd. Multilayer electronic component, method of manufacturing the same and method of measuring characteristics thereof

Also Published As

Publication number Publication date
EP0637828A2 (en) 1995-02-08
EP0637828A3 (en) 1997-05-14
DE69416550T2 (de) 1999-07-01
US5493769A (en) 1996-02-27
JPH0750488A (ja) 1995-02-21
EP0637828B1 (en) 1999-02-17
DE69416550D1 (de) 1999-03-25

Similar Documents

Publication Publication Date Title
JP2870371B2 (ja) 積層電子部品、その製造方法およびその特性測定方法
US5604328A (en) Multilayer electronic component
JP3147666B2 (ja) 積層電子部品およびその製造方法
JP2976049B2 (ja) 積層電子部品
US5197170A (en) Method of producing an LC composite part and an LC network part
JPH0837251A (ja) 積層電子部品およびその製造方法
JPH1167554A (ja) 積層型コイル部品及びその製造方法
JP3257532B2 (ja) 積層電子部品の製造方法およびその特性測定方法
JP2001210544A (ja) チップ積層セラミックコンデンサ
JP3368645B2 (ja) 積層電子部品、その製造方法およびその特性測定方法
JPS5924535B2 (ja) 積層複合部品
JP3227648B2 (ja) 多層回路基板及びその製造方法
JP3301188B2 (ja) 積層電子部品、その製造方法およびその特性測定方法
JPH08241827A (ja) 積層電子部品及びその製造方法
JP3257531B2 (ja) 積層電子部品
JP2946261B2 (ja) 積層電子部品の製造方法
JPH06204075A (ja) 高周波用積層セラミック電子部品およびその製造方法
JPH01500866A (ja) 多層構造中に埋設された受動部品のトリミング
JP2663270B2 (ja) 共振器及びその製造方法
JP2000196393A (ja) 分布定数型ノイズフィルタとその製造方法
JPH10200257A (ja) 多層回路基板及びその製造方法
US20230360854A1 (en) Multilayer ceramic capacitor
JPS6336680Y2 (ja)
JPH0513528B2 (ja)
JPH0945830A (ja) チップ状電子部品

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19981201

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090108

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090108

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100108

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110108

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110108

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120108

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120108

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130108

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130108

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140108

Year of fee payment: 15

EXPY Cancellation because of completion of term