JPH0513528B2 - - Google Patents

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、プリント基板にチツプ状電子部品と
して装着するのに適したリードの無いセラミツク
チツプコンデンサの製造方法に関する。

（発明の概要） 本発明は、プリント基板にチツプ状電子部品と
して装着するのに適したセラミツクチツプコンデ
ンサの製造方法において、複数の棒状部が一体に
形成された穴明きセラミツク誘電体基板の各棒状
部もしくは棒状セラミツク基板に、複数個の溝を
設け、各溝内面に各々容量用電極を形成して複数
個のセラミツクチツプコンデンサとなる部分を構
成し、それらを切断分離するもので、１枚のセラ
ミツク誘電体基板を使用した単板構造であるのに
もかかわらず充分大きな静電容量を持つたセラミ
ツクチツプコンデンサを効率的に製造できるよう
にしたものである。

（従来の技術） 従来、リード線をもたないチツプ状コンデンサ
としては、積層セラミツクチツプコンデンサが知
られている。この積層セラミツクチツプコンデン
サとしては、焼成前の状態の誘電体シート（誘電
体グリーンシート）にスクリーン印刷法で内部電
極を設け、これらを積み重ねて焼成し、単部電極
としてAg−Pdを塗布、焼き付けして得られるも
のや、誘電体ペーストと電極ペーストとをスクリ
ーン印刷法で交互に重ねて形成し、焼成後に端部
電極としてAg−Pdを塗布、焼き付けして得られ
るものが一般的である。

（発明が解決しようとする問題点） ところで、上述の積層セラミツクチツプコンデ
ンサは、熱収縮率の違うセラミツク誘電体と内部
電極としてのAg−Pd等の高融点金属とを同時焼
成するため、誘電体と内部電極との間に剥離現象
が発生し易い。また、端部電極形成時のAg−Pd
塗布精度の問題で製品形状の寸法精度が悪化す
る。さらに、端部電極をメツキ成膜する際、酸、
アルカリ等を含むメツキ液が浸入し易い。その
上、内部電極と外部電極とを工程上別々に形成す
るため、端部接触不良、及びそれに伴うtanδの増
加が生じ、内部電極が実装面に平行に形成される
ため、実装面の導体膜（例えばプリント基板パタ
ーン）との間で浮遊容量を持つ等、製品の信頼性
を損なう問題点があつた。

また、生産性を考慮した場合、個々のチツプに
切断後、端部電極形成工程において製品がばらば
らになるため、ロツト管理、進捗管理等がランダ
ム化する。

前記端部電極として高価なAg−Pd等を使用す
るため材料費が高くなる。

さらに、製品の小型化に対して上記２つの積層
セラミツクチツプコンデンサの製法は、印刷精度
や重ね合わせ精度に問題があり、対応が難しくな
る。また、誘電体シート又はペーストにバインダ
を含ませるため、焼き上げ後の層間耐電圧を考慮
すると、前記誘電体の厚さの最小値は20μ前後が
限界となる。このため、小型化、大容量化に限り
があつた。

（問題点を解決するための手段） 本発明は、上記の点に鑑み、１枚のセラミツク
誘電体基板（複数の棒状部が一体に形成された穴
明き基板又は棒状基板）を用いる単板構造であり
ながら、個々のセラミツクチツプコンデンサの小
型大容量化を計ることができ、しかも製造容易で
製品形状の寸法精度及び信頼性の向上を計ること
のできるセラミツクチツプコンデンサの製造方法
を提供しようとするものである。

本発明は、複数の棒状部が一体に形成されたセ
ラミツク誘電体の穴明き基板の各棒状部又はセラ
ミツク誘電体の棒状基板の幅広の片面もしくは両
面に、複数個の溝をRIE（リアクテイブ・イオ
ン・エツチング）、イオンビームミリング等のド
ライエツチング技術、レーザー、ダイシング技術
等で形成し、各溝内面に各々容量用電極をスパツ
タ、イオンプレーテイング、Ｐ−CVD（プラズ
マ・ベーパー・デイポジシヨン）等の薄膜のステ
ツプカバレージが良好な膜作成技術を駆使して乾
式形成する。これと同時に前記棒状部又は棒状基
板の端縁部に端部電極を同じ成膜工程において乾
式形成する。その後、前記棒状部又は棒状基板を
複数個のセラミツクチツプコンデンサに切断分離
することによつて従来技術の問題点を解決してい
る。

また、複数個のセラミツクチツプコンデンサ
を、相互の位置精度を保持した状態で前記棒状部
又は棒状基板より切断分離すれば、各々のセラミ
ツクチツプコンデンサの位置精度を保つたセラミ
ツクチツプコンデンサの面配置のまま需要者に供
給する部品供給方法に応用できる。

（作用） 本発明のセラミツクチツプコンデンサの製造方
法においては、高密度で圧縮焼成した後のセラミ
ツク誘電体基板（複数の棒状部が一体に形成され
た穴明き基板又は棒状基板）を使用でき、これに
容量用電極用の複数本の溝をRIE、イオンビーム
ミリング等のフオトプロセスを利用したドライエ
ツチング技術、レーザー、ダイシング技術等で複
数組形成し、さらに溝内面に容量用電極をスパツ
タ、イオンプレーテイング、Ｐ−CVD等の薄膜
のステツプカバレージが良好な技術で乾式形成す
る製法を採用できるので、従来の積層セラミツク
チツプコンデンサの場合に比べ、製品形状の寸法
精度及び信頼性を向上させることができ、ハンド
リング、プロセス管理の向上を図ることができ
る。また、容量用電極間の誘電体層を薄く（溝間
隔を狭く）して小型大容量化を図り得、さらに高
価なAg−Pdを使用しないことにより材料費の削
減を図ることができる。

また、端部電極と容量用電極を乾式形成後、ベ
ース基板に貼り付け、複数個のセラミツクチツプ
コンデンサを構成した穴明き基板の棒状部もしく
は棒状基板を複数個に切断分離し、各々の製品位
置精度を保つた状態で需要者に供給することによ
り、従来のマガジン、テーピングによるチツプ部
品供給方式とは異なる新しいチツプ部品の供給方
式（基板供給方式）を提供できる。すなわち、ベ
ース基板上に所定位置関係で多数のセラミツクチ
ツプコンデンサが面状に配列されることになり、
需要者はベース基板上のセラミツクチツプコンデ
ンサ集合体より直接的に個々のチツプコンデンサ
を取り出してプリント基板等に実装することがで
きる。これにより、従来のマガジン詰め又はテー
ピングを省略できる。

（実施例） 以下、本発明に係るセラミツクチツプコンデン
サの製造方法の実施例を図面に従つて説明する。

まず、第１図のようにスリツト状穴１１によつ
て区画された複数の棒状部１２を一体に有するセ
ラミツク誘導体の穴明き基板１０を受け入れ、表
面を洗浄しておく。該基板１０は既に高密度で圧
縮焼成したセラミツク誘導体である。

次に第２図及び一部拡大した第３図のように、
各棒状部１２の幅広の上面に一方の端縁から他方
の端縁に向かう平行した複数本の溝２の組を複数
箇所（セラミツクチツプコンデンサを構成する個
数に対応する）に形成する。ここで、各溝２の幅
は狭く、溝２の基板厚み方向の深さは大きく設定
される（但し、基板裏面に貫通する必要はな
い。）。

前記溝２の形成は、RIE、イオンビームミリン
グ等のフオトプロセスを利用したドライエツチン
グ技術、レーザー、ダイシング技術等で実施でき
る。

その後、第４図及び第５図に示すように、穴明
き基板１０のままで各溝２の内面にスパツタ、イ
オンプレーテイング、Ｐ−CVD等の薄膜のステ
ツプカバレージが良好な技術で膜状の容量用電極
３を乾式形成し、同一工程において同時に棒状部
１２の両端縁に膜状の端部電極４を乾式形成す
る。すなわち、容量用電極３は交互に反対側の端
部電極４に接続される。これらの容量用電極３、
端部電極４の材質は、例えばPolySi（多結晶Si）、
NiCr、Cr、Ni、Sn、Ag等の金属である。

なお、端部電極４は第５図に示すように棒状部
１２の両端縁を略コ字状に囲むように当該棒状部
の裏面一部にまで延長して形成する。

容量用電極３及び端部電極４を乾式形成した穴
明き基板１０の裏面を、第６図のようにベース基
板１３上に貼り付け、各棒状部１２を複数個のチ
ツプ状セラミツク誘電体１に切断分離する。この
結果、第７図及び第８図のようなチツプ状セラミ
ツク誘電体１に相互に対向する容量用電極３及び
端部電極４を形成し、容量用電極３を互に反対側
の端部電極４に接続してなる個々のセラミツクチ
ツプコンデンサ１５が所定の位置精度を保つた状
態で配列されたセラミツクチツプコンデンサ集合
体２０を得る。需要者側の用途に応じてセラミツ
クチツプコンデンサ集合体２０の状態で出荷す
る。

通常の場合、ベース基板を外し、セラミツクチ
ツプコンデンサ１５をばらばらに分離してマガジ
ンに詰めるか、テーピングする。

なお、上記実施例では、セラミツク誘電体の焼
成後の基板（棒状部を形成した穴明き基板又は棒
状基板）に溝加工を行う場合を例示したが、セラ
ミツク誘電体の本焼成前の中間体基板に溝加工を
施すことも可能である。また、セラミツク誘電体
基板の両面に容量用電極のための溝を形成しても
よい。

（発明の効果） 以上説明したように、本発明のセラミツクチツ
プコンデンサの製造方法によれば、複数の棒状部
が一体に形成されたセラミツク誘電体の穴明き基
板の各棒状部又はセラミツク誘電体の棒状基板の
片面もしくは両面に、複数個の溝を設け、各溝内
面に各々容量用電極を、前記棒状部又は棒状基板
の端縁部に端部電極を膜作成技術によりそれぞれ
形成した後、前記棒状部又は棒状基板を複数個の
セラミツクチツプコンデンサに切断分離するよう
にしたので、以下の効果を得ることができる。

(1) 高密度圧縮焼成したセラミツク誘電体の基板
を使用することが可能であるため、コンデンサ
の層間、すなわち容量用電極間に介在する誘電
体層の厚みを1μ程度にまで小さくでき、単位
面積当たりの容量を大きくとれる。このこと
は、小型大容量化を図る上で有利である。

(2) 従来の積層チツプコンデンサでは必要であつ
た熱収縮率の違うセラミツク誘電体と内部電極
（Ag−Pd）との同時焼成が不要となるため、
誘電体と内部電極との間の剥離現象を回避でき
る。

(3) 容量用電極や端部電極等をスパツタ、イオン
プレーテイング、Ｐ−CVD等の乾式成膜法で
薄膜を同時形成でき、製品外形寸法の精度向上
を図ることができ、また酸、アルカリへの浸漬
を回避することで端部接触不良、tanδの増加の
抑制が可能である。

(4) 容量用電極が実装面に対して垂直に形成され
るため実装面の電極配線（プリント基板上のパ
ターン等）との間の浮遊容量を少なくできる。

(5) 上記(2)、(3)、(4)項の効果により、信頼性の大
幅向上が可能である。

(6) 製造プロセス上、セラミツク誘電体作成工
程、誘電体への溝作成工程及び電極形成工程に
明確に区分することができるため、工程管理が
しやすい。また、棒状部を形成した穴明き基板
を使用すれば、ハンドリングの容易化やロツト
管理、進捗管理の容易が達成できる。

(7) 端部電極に高価なAg−Pdを使用しなくても
よいため、材料費の削減が可能である。

(8) 各セラミツクチツプコンデンサの製品位置精
度を保つた面配列状態で需要者に供給すること
により、従来のマガジン詰め、テーピング等の
製品製造側への部品供給だけでなく、プリント
基板等の面実装側への新規な信頼性を向上させ
た新しい供給方式を提供できる。

【図面の簡単な説明】

第１図は本発明のセラミツクチツプコンデンサ
の製造方法の実施例において使用する穴明き基板
を示す斜視図、第２図は容量用電極のための溝を
形成する工程を示す斜視図、第３図は同要部拡大
斜視図、第４図は容量用電極及び端部電極等を形
成した穴明き基板を示す斜視図、第５図は同要部
拡大断面図、第６図はセラミツクチツプコンデン
サ集合体を示す斜視図、第７図は個々のセラミツ
クチツプコンデンサの斜視図、第８図は第７図の
−断面図である。 １……チツプ状セラミツク誘電体、２……溝、
３……容量用電極、４……端部電極、１０……穴
明き基板、１２……棒状部、１５……セラミツク
チツプコンデンサ、２０……セラミツクチツプコ
ンデンサ集合体。

Claims (1)

1. 【特許請求の範囲】 １ 複数の棒状部が一体に形成されたセラミツク
   誘導体の穴明き基板の各棒状部又はセラミツク誘
   電体の棒状基板の幅広の片面もしくは両面に、当
   該棒状部又は棒状基板の厚さ方向に深く一方の端
   縁から他方の端縁に向かう複数個の溝を設け、各
   溝内面に各々容量用電極を、前記棒状部又は棒状
   基板の両端縁部に端部電極を膜作成技術によりそ
   れぞれ形成して前記容量用電極を交互に反対側の
   端部電極に接続した後、前記棒状部又は棒状基板
   を複数個のセラミツクチツプコンデンサに切断分
   離することを特徴とするセラミツクチツプコンデ
   ンサの製造方法。 ２ 前記複数個のセラミツクチツプコンデンサ
   を、相互の位置精度を保持した状態で前記棒状部
   又は棒状基板より切断分離する特許請求の範囲第
   １項記載のセラミツクチツプコンデンサの製造方
   法。