JP2001044059A - 積層セラミックコンデンサ - Google Patents

Abstract

(57)【要約】 【課題】 容量のばらつきを低減しつつ、小型高容量化
を可能にする。 【解決手段】積層セラミックコンデンサにおいて、第１
及び第２の内部電極層２、３が電極幅が広い電極部２
ａ、３ａと電極幅が狭い電極部２ｂ、３ｂからなり、正
しくは、一方の内部電極層の電極幅が広い電極部２ａ、
３ａが他方の内部電極層の電極幅が狭い電極部３ｂ、２
ｂに対向するように配置されている。そして、前記第１
内部電極層の電極幅が広い電極部の幅２ａをａ１、電極
幅が狭い電極部の幅２ｂをｂ１、両電極部の間隔幅ｃ
１、第２内部電極層３の電極幅が広い電極部３ａの幅を
ａ２、電極幅が狭い電極部２ｂの幅をｂ２、両電極部の
間隔幅ｃ２とした時、ａ１＝ｂ２＋２×ｃ２であり、ａ
２＝ｂ１＋ｃ１との関係である。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電極幅が広い電極
部と電極幅が狭い電極部とから成る内部電極層を有する
積層セラミックコンデンサに関するものである。

【０００２】

【従来の技術】積層セラミックコンデンサは、複数の矩
形状誘電体層を積層して成る積層体内に、該積層体の一
対の端部の一方から延出される電極幅が広い電極部と電
極幅が狭い電極部とからなる第１内部電極層と、該積層
体の一対の端部の他方から延出され、且つ該誘電体層を
介して前記第１内部電極層の広い電極部と実質的に対向
する電極幅が狭い電極部及び第１内部電極層の狭い電極
部と実質的に対向する電極幅が広い電極部からなる第２
内部電極層とをとを形成するとともに、前記積層体の端
部に第１内部電極層及び第２内部電極層と接続する第１
及び第２の外部端子を形成していた。

【０００３】このような、積層セラミックコンデンサ
は、チタン酸バリウムなどの誘電体層となるグリーンシ
ートの所定素子領域に、第１及び第２内部電極層となる
導体膜をＰｄまたはＡｇ−Ｐｄ合金などの貴金属材料あ
るいはＮｉなどの卑金属材料からなる導電ペーストの印
刷により夫々形成し、第１内部電極層となる導体膜が素
子領域の一方の端部から延出するように、また、第２内
部電極層となる導体膜が素子領域の他方の端部から延出
するように、導体膜が形成されたグリーンシートを複数
交互に積層し、さらに、必要に応じて導体膜が積層され
ていないグリーンシートを上下に位置するように積層し
て圧着する。その後、この未焼成状態の大型積層体を所
定素子寸法に切断してチップ体を形成する。このチップ
体の一対の端部の一方には、第１内部電極層となる導体
膜の一部が、チップ体の一対の端部の他方には、第２内
部電極層となる導体膜の一部が延出する。その後、チッ
プ体を一体焼成して積層体とする。その後、積層体の一
対の端部に夫々第１外部端子電極及び第２端子電極を焼
き付け形成する。

【０００４】このような積層セラミックコンデンサは、
上述の製造工程中で発生する印刷位置ずれや積層位置ず
れなどによる第１内部電極層と第２内部電極層との対向
面積の変動を防止するものである。

【０００５】また、第１内部電極層と第２内部電極層と
の対向面積の変動を防止するとともに、内部電極層に使
用する材料を削減するために、図６に第１及び第２内部
電極層６２、６３を電極幅が広い電極部６２ａ、６３ａ
と電極幅が狭い電極部６２ｂ、６３ｂで構成し、誘電体
層６１を介して、第１内部電極層６２の電極幅が広い電
極部６２ａが第２内部電極層６３の電極幅が狭い電極部
６３ｂに対向するように、また、第１内部電極層６２の
電極幅が狭い電極部６２ｂが第２内部電極層６３の電極
幅が広い電極部６３ａに対向するように配置していた。
この場合、通常、電極幅が広い電極部６２ａ、６３ａの
幅方向の中心線Ａが、電極幅が狭い電極部６２ｂ、６３
ｂの幅方向の中心線Ａが重なるようにしていた。これ
は、幅方向のいずれの方向、例えば図６において、実線
で示す第１内部電極層６２が、点線で示す第２内部電極
層６３に対して、上側にずれても、また、逆に下側にず
れてもその位置ずれを許容できるようにしていた。

【０００６】

【発明が解決しようとする課題】しかし、図６に示す積
層セラミックコンデンサにおいて、通常第１及び第２内
部電極層が正規な位置に配置される場合には、誘電体層
の幅方向で、第１内部電極層６２と第２内部電極層６３
との対向部分に寄与していない領域が増加してしまう。
即ち、第１内部電極層６２の電極幅が狭い電極部６２ｂ
の両側面で、第２内部電極層６３の電極幅が広い電極部
６３ａが形成されている領域Ｒ１，Ｒ２、第１内部電極
層６２の電極幅が広い電極部６２ａと第２内部電極層６
３の電極幅が広い電極部６３ａとの間隔部分Ｒ３及び第
２内部電極層６３の電極幅が狭い電極部６３ｂの両側面
で、第１内部電極層６２の電極幅が広い電極部６２ａが
形成されている領域Ｒ４，Ｒ５の部分が全く容量の発生
に寄与しない領域となる。

【０００７】このように、積層セラミックコンデンサに
おいて、幅方向で全く容量の発生に寄与しない領域が増
加してしまうことにより、小型な積層セラミックコンデ
ンサが達成できないという問題点があった。

【０００８】本発明は上述の問題に鑑みて案出されたも
のであり、その目的は静電容量バラツキが極めて小さ
く、小型大容量化が可能な積層セラミックコンデンサを
提供することにある。

【０００９】

【課題を解決するための手段】本発明は、複数の矩形状
誘電体層を積層して成る積層体の各誘電体層間に、該積
層体の一対の端部の一方から延出され、電極幅が広い電
極部と電極幅が狭い電極部とが所定間隔を隔てて併設さ
れている第１内部電極層と、該積層体の一対の端部の他
方から延出され、且つ前記誘電体層を介して前記第１内
部電極層の広い電極部と実質的に対向する電極幅が狭い
電極部及び第１内部電極層の狭い電極部と実質的に対向
する電極幅が広い電極部が所定間隔を隔てて併設されて
いる第２内部電極層とを交互に配置するとともに、前記
積層体の端部に第１内部電極層及び第２内部電極層と接
続する第１及び第２外部端子電極を形成して成る積層セ
ラミックコンデンサにおいて、前記第１内部電極層の電
極幅が広い電極部の幅をａ１、電極幅が狭い電極部の幅
をｂ１、両電極部の間隔幅ｃ１、第２内部電極層の電極
幅が広い電極部の幅をａ２、電極幅が狭い電極部の幅を
ｂ２、両電極部の間隔幅ｃ２とした時、ａ１＝ｂ２＋２
×ｃ２且つａ２＝ｂ１＋ｃ１との関係であることを特徴
とする積層セラミックコンデンサである。

【００１０】

【作用】本発明は、誘電体層を介して対向しあう一対の
内部電極層は、電極幅が広い電極部と電極幅が狭い電極
部とからなっている。そして、第１内部電極層の電極幅
が広い電極部を幅ａ１、電極幅が狭い電極部の幅をｂ
１、両電極部の間隔幅ｃ１、第２内部電極層の電極幅が
広い電極部の幅をａ２、電極幅が狭い電極部の幅をｂ
２、両電極部の間隔幅ｃ２とした時、ａ１＝ｂ２＋２×
ｃ２であり、ａ２＝ｂ１＋ｃ１との関係になるように配
置されている。

【００１１】即ち、第１及び第２内部電極層が正規の位
置に配置された時、第１内部電極層の電極幅の広い電極
部は、第２内部電極層の電極幅が狭い電極部に対向し、
第１内部電極層の電極幅が狭い電極部は、第２内部電極
層の電極幅が広い電極部に対向している。両内部電極層
のいずれかが形成されている領域において、容量の発生
に寄与しない領域は、第１内部電極層の電極幅が狭い電
極部における一方の即部部分領域と、第１内部電極層の
電極幅が広い電極部の一方側部領域との３領域になり、
これにより、従来に比較して小型で高容量の積層セラミ
ックコンデンサが達成できる。

【００１２】また、第１内部電極層が幅方向に位置ずれ
を起こし、例えば、第１内部電極層の電極幅が狭い電極
部の一部が、第２内部電極層の電極幅が広い電極部の外
側に位置するようにずれても、逆に第１内部電極層の電
極幅が広い電極部の一部が、第２内部電極層の電極幅が
広い電極部の一部に対向するようになるため、全体とし
ての対向面積は変化しない。

【００１３】また、逆に上述のとは逆の方向にずれて
も、全体としては、対向面積は変動しししない。

【００１４】また、第１内部電極層の両電極部の間隔幅
ｃ１、第２内部電極層の両電極部の間隔幅ｃ２は、製造
時の精度によって決定されるが、例えば２０μｍ程度に
設定することにより、実質的に位置ずれが発生しても、
全く容量の変動が発生しないことになる。

【００１５】

【発明の実施の形態】以下、本発明の積層セラミックコ
ンデンサを図面に基づいて詳説する。

【００１６】図１は、本発明の積層セラミックコンデン
サの外観斜視図であり、図２は内部電極層の平面的位置
関係を示す概略平面図である。

【００１７】この積層セラミックコンデンサは、チタン
酸バリウム、チタン酸ストロンチウムなどの誘電体材料
からなる複数の誘電体層が積層して成る積層体１０と、
積層体１０の内部に配置された内部電極層２、３と、積
層体１０の両端に外部端子電極４、５が配置されて構成
されている。

【００１８】内部電極層２、３は、ＰｄまたはＡｇ−Ｐ
ｄ合金などの貴金属材料あるいはＮｉなどの卑金属材料
を主成分として形成され、第１内部電極層２及び第２内
部電極層３は、各々電極幅が広い電極部２ａ、３ａ、電
極幅が狭い電極部２ｂ、３ｂを有している。

【００１９】そして、第１内部電極層２の電極幅が広い
電極部２ａは、誘電体層１を介して、第２内部電極層３
の電極幅が狭い電極部３ｂに実質的に対向しており、第
１内部電極層２の電極幅が狭い電極部２ｂは、誘電体層
１を介して、第２内部電極層３の電極幅が広い電極部３
ａに実質的に対向している。

【００２０】図２において、実線で示す第１内部電極層
２は、積層体１０の一方の端面となる誘電体層１の一方
の端辺から延出するように形成されている。そして、第
１内部電極層２は、電極幅が広い電極部２ａと電極幅が
狭い電極部２ｂとが並設されて構成されている。

【００２１】また、図２において、点線で示す第２内部
電極層３は、積層体１０の他方の端面となる誘電体層１
の他方の端辺から延出するように形成されている。そし
て、第２内部電極層３は、電極幅が広い電極部３ａと電
極幅が狭い電極部３ｂとが並設されて構成されている。

【００２２】また、第１内部電極層２が延出する積層体
１の一方端部には、ＡｇやＣｕなどを主成分とする第１
外部端子電極４が被着形成され、第２内部電極層３が延
出する積層体１の他方端部には、第２の外部端子電極５
が被着形成され、夫々第１及び第２内部電極層２、３に
電気的に接続している。例えば、第１及び第２外部端子
電極４、５は、積層体１０の両端部に直接被着されるＡ
ｇやＣｕの下地導体膜の表面に、Ｎｉメッキ、ハンダメ
ッキが被着されて構成されている。

【００２３】このような積層セラミックコンデンサはつ
ぎのように作製される。

【００２４】まず、チタン酸バリウム、チタン酸ストロ
ンチウムなどの誘電体材料からなる大型の誘電体グリー
ンシートを形成する。

【００２５】このような大型の誘電体グリーンシート
は、例えば第１内部電極層２となる導体膜が形成される
グリーンシートと、第２内部電極層３が形成される導体
膜が形成されるグリーンシートと、アンダーマージン及
びトップマージンとなるグリーンシートとがある。

【００２６】そして、第１内部電極層２となる導体膜が
形成されるグリーンシートの各素子領域上に、第１内部
電極層２（電極幅が広い電極部２ａ及び電極幅が狭い電
極部２ｂ）となる導体膜を、導電性ペーストの印刷及び
乾燥により形成し、また、第２内部電極層３となる導体
膜が形成されるグリーンシートの各素子領域上に、第２
内部電極層３（電極幅が広い電極部３ａ及び電極幅が狭
い電極部３ｂ）となる導体膜を形成する。尚、図３に示
すように、第１及び第２内部電極層２、３となる導体膜
２１、３１を同一グリーンシート５１を用いて異なる素
子領域上に形成しても構わない。

【００２７】このような大型グリーンシートを、各素子
領域の第１内部電極層２となる導体膜、第２内部電極層
３となる導体膜が交互に積層されるように配置し、さら
に、必要に応じて内部電極層となる導体膜が形成されて
いないアンダーマージン及びトップマージンとなるグリ
ーンシートを上下面に配置し、各グリーンシートを一体
的に積層圧着を行う。

【００２８】その後、各素子領域に応じて切断して未焼
成状態の積層体を形成する。

【００２９】そして、この未焼成状態の積層体を所定雰
囲気、所定温度を一体的に焼成処理を行う。これによ
り、積層体１０の内部に、第１内部電極層２、内部電極
層３が誘電体層１を介して厚み方向に対向するように形
成される。

【００３０】次に、この積層体１０の一対の端部に夫々
外部端子電極４、５を形成する。例えば、ＡｇやＣｕを
主成分とする導体膜を厚膜手法により形成し、その後、
Ｎｉメッキやハンダメッキなどで被覆して形成する。

【００３１】本発明は、第１内部電極層２の電極幅が広
い電極部２ａの幅をａ１、電極幅が狭い電極部２ｂの幅
をｂ１、両電極部２ａ、２ｂの間隔幅をｃ１、第２内部
電極層３の電極幅が広い電極部３ａの幅をａ２、電極幅
が狭い電極部３ｂの幅をｂ２、両電極部３ａ、３ｂの間
隔幅ｃ２とした時、ａ１＝ｂ２＋２×ｃ２であり、ａ２
＝ｂ１＋ｃ１との関係である。

【００３２】尚、間隔ｃ１、ｃ2 は、実際の製造工程中
に発生する印刷ずれも積層ずれによる最大幅、例えば２
０μｍ程度を考慮して、このような値が採用される。

【００３３】本発明では、内部電極層２、３の対向状態
においては、図２に示す状態、図２に示す第１内部電極
層２が図の上側に位置ずれした場合（図４）及び図２に
示す第１内部電極層２が図の下側に位置ずれした場合
（図５）とがある。

【００３４】図２は第１内部電極層２及び第２内部電極
層３が正規な位置に配置されている状態を示している。
この時、第１内部電極層２と第２内部電極層３の長さ方
向がＬで一定とすると、一対の内部電極層２、３によっ
て形成される両電極層の対向面積は、第１内部電極層２
の電極幅が広い電極部２ａと第２内部電極層３の電極幅
が狭い電極部３ｂとの対向部分（第２内部電極層３の電
極幅が狭い電極部３ｂの幅ｂ２によって規定される）
と、第１内部電極層２の電極幅が狭い電極部２ｂと第２
内部電極層３の電極幅が広い電極部３ａとの対向部分
（第１内部電極層３の電極幅が狭い電極部２ｂの幅ｂ１
によって規定される）との合計となる。

【００３５】即ち、図２に示す一対の内部電極層２、３
間の対向面積は、Ｌ×（ｂ１＋ｂ２）となる。

【００３６】次に、図４は第１内部電極層２が正規な位
置から上方向にずれて配置されている状態を示してい
る。この時、第１内部電極層２の電極幅が狭い電極部２
ｂは、第２内部電極層３の電極幅が広い電極部３ａに対
して幅方向に位置ずれした量Δｘに相当する分だけ、対
向部分は減少する。即ち、その対向部分は、Ｌ×（ｂ１
−Δｘ）となる。

【００３７】また、第１内部電極層２の電極幅が広い電
極部２ａは、第２内部電極層３の電極幅が狭い電極部３
ｂに対向するとともに、その一部で第２内部電極層３の
電極幅が広い電極部３ｂにも対向することになる。第２
内部電極層３の電極幅が狭い電極部３ｂに対向する幅
は、図２と同様に、第２内部電極層３の電極幅が狭い電
極部３ｂで規定されるｂ２であり、また、第２内部電極
層３の電極幅が広い電極部３ａに対向する幅は、位置ず
れ量Δｘとなる。即ち、その対向部分は、Ｌ×（ｂ２＋
Δｘ）となる。

【００３８】その結果、図５に示す一対の内部電極層
２、３間の対向面積は、Ｌ×（ｂ１−Δｘ＋ｂ２＋Δ
ｘ）で表され、結局、図２と変わらないＬ×（ｂ１＋ｂ
２）となる。

【００３９】さらに、図５においては、第１内部電極層
２の電極幅が広い電極部２ａ及び電極幅が狭い電極部２
ｂにおいては、幅方向の位置ずれΔｙが発生しても、図
２と同様に、第１内部電極層２の電極幅が狭い電極部２
ｂは、第２内部電極層３の電極幅が広い電極部３ａ内で
の位置ずれとなるため、その対向部分は、第１内部電極
層３の電極幅が狭い電極部２ｂの幅ｂ１によって規定さ
れる。また、同様に、第１内部電極層２の電極幅が広い
電極部２ａも、第２内部電極層３の電極幅が狭い電極部
３ｂ内との対向部分は、第２内部電極層３の電極幅が狭
い電極部３ｂの幅ｂ２によって規定される。

【００４０】その結果、図５に示す一対の内部電極層
２、３間の対向面積は、Ｌ×（ｂ１＋ｂ２）で表され、
結局、図２と変わらない。

【００４１】尚、上述のずれ量Δｘ、Δｙは、第１及び
第２内部電極層２、３の電極幅が広い電極部２ａ、３ａ
と電極幅が狭い電極部２ｂ、３ｂとの間の間隔ｃ１、ｃ
２の値よりも小さいことが重要となる。

【００４２】上述の製造方法で位置ずれの発生は、印刷
ずれ、積層ずれによって発生するものであり、一般的な
位置ずれ量は、２０μｍ以内に制御が可能である。

【００４３】従って、間隔ｃ１、ｃ２を２０μｍとれ
ば、通常、製造工程で発生する位置ずさによる容量の変
動を有効に抑えることができることになる。

【００４４】以上のように、本発明では、従来の図６の
ように、内部電極層の電極幅が広い電極部と電極幅が狭
い電極部との関係を特定しない場合には、誘電体層の幅
方向で、電極部間の間隔を含めて５つの容量発生に寄与
しない領域が発生するものの、本発明では、電極部間の
間隔ｃ１、ｃ２を含めて３つの容量発生に寄与しない領
域で済み、例えば、間隔ｃ１、ｃ２を２０μｍとする
と、従来に対して、幅方向を４０μｍだけ小さくするこ
とができる。

【００４５】従って、内部電極層２、３を電極幅が広い
電極部２ａ、３ａと電極幅が狭い電極部２ｂ、３ｂに分
割することにより、内部電極層２、３の材料を減少させ
て、低コスト化が達成できるとともに、上述のように内
部電極層２、３を電極幅が広い電極部２ａ、３ａと電極
幅が狭い電極部２ｂ、３ｂとの関係を規定することによ
り、小型で、容量の変動が少ない積層セラミックコンデ
ンサとなる。

【００４６】尚、上述の製造工程では、第１内部電極層
及び第２内部電極層が１つの電極幅が広い電極部と１つ
の電極幅が狭い電極部とを夫々有しているが、この対を
成す電極幅が広い電極部と電極幅が狭い電極部とを複数
対形成しても構わない。

【００４７】

【発明の効果】以上のように、本発明によれば、第１及
び第２内部電極層が電極幅が広い電極部と電極幅が狭い
電極部とからなり、第１内部電極層の電極幅が広い電極
部の幅をａ１、電極幅が狭い電極部の幅をｂ１、その間
の間隔の幅をｃ１及び第２内部電極層の電極幅が広い電
極部の幅をａ２、電極幅が狭い電極部の幅をｂ２、その
間の間隔の幅をｃ２として、その関係をａ１＝ｂ２＋２
×ｃ２、ａ２＝ｂ１＋ｃ１としている。

【００４８】従って、内部電極層が幅方向にずれたとし
ても、第１内部電極層と第２内部電極層との対向面積部
分の変動を有効に抑えられる。

【００４９】しかも、容量の発生に寄与しない部分を減
少することができるため、その結果、小型高容量化の積
層セラミックコンデンサが可能になる。

【図面の簡単な説明】

【図１】本発明の積層セラミックコンデンサの外観斜視
図である。

【図２】本発明の積層セラミックコンデンサに用いる第
１内部電極層と第２内部電極層との関係を示す平面図で
ある。

【図３】本発明の内部電極層となる導体膜を大型グリー
ンシート上に形成した状態の一例を示す平面図である。

【図４】図２において、第１内部電極層が一方方向にず
れが発生した状態の平面図である。

【図５】図２において、第１内部電極層が他方方向にず
れが発生した状態の平面図である。

【図６】従来の積層セラミックコンデンサの第１内部電
極層と第２内部電極層との関係を示す図である。

【符号の説明】

１０、６０・・・・積層体 １、６１・・・・誘電体層 ２、６２・・・第１内部電極層 ３、６３・・・第２内部電極層 ２ａ、３ａ、６２ａ、６３ａ・・・電極幅が広い電極部 ２ｂ、３ｂ、６２ｂ、６３ｂ・・・電極幅が狭い電極部

Claims (1)

【特許請求の範囲】
1. 【請求項１】 複数の矩形状誘電体層を積層して成る積
   層体の各誘電体層間に、該積層体の一対の端部の一方か
   ら延出され、電極幅が広い電極部と電極幅が狭い電極部
   とが所定間隔を隔てて併設されている第１内部電極層
   と、 該積層体の一対の端部の他方から延出され、且つ前記誘
   電体層を介して前記第１内部電極層の広い電極部と実質
   的に対向する電極幅が狭い電極部及び第１内部電極層の
   狭い電極部と実質的に対向する電極幅が広い電極部が所
   定間隔を隔てて併設されている第２内部電極層とを交互
   に配置するとともに、前記積層体の端部に第１内部電極
   層及び第２内部電極層と接続する第１及び第２外部端子
   電極を形成して成る積層セラミックコンデンサにおい
   て、 前記第１内部電極層の電極幅が広い電極部の幅をａ１、
   電極幅が狭い電極部の幅をｂ１、両電極部の間隔幅ｃ
   １、第２内部電極層の電極幅が広い電極部の幅をａ２、
   電極幅が狭い電極部の幅をｂ２、両電極部の間隔幅ｃ２
   とした時、 ａ１＝ｂ２＋２×ｃ２、且つａ２＝ｂ１＋ｃ１との関係
   であることを特徴とする積層セラミックコンデンサ。