JPH1092643A - 積層チップインダクタの製造方法 - Google Patents

積層チップインダクタの製造方法

Info

Publication number
JPH1092643A
JPH1092643A JP8245008A JP24500896A JPH1092643A JP H1092643 A JPH1092643 A JP H1092643A JP 8245008 A JP8245008 A JP 8245008A JP 24500896 A JP24500896 A JP 24500896A JP H1092643 A JPH1092643 A JP H1092643A
Authority
JP
Japan
Prior art keywords
ceramic laminate
shaped
chip
internal conductor
coil
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8245008A
Other languages
English (en)
Other versions
JP3097569B2 (ja
Inventor
Hiroyuki Takeuchi
宏幸 竹内
Yoshiyuki Hatsuda
義幸 初田
Motoi Nishii
基 西井
Yoshihiro Nishinaga
良博 西永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP08245008A priority Critical patent/JP3097569B2/ja
Priority to US08/931,884 priority patent/US6189200B1/en
Publication of JPH1092643A publication Critical patent/JPH1092643A/ja
Priority to US09/618,787 priority patent/US6630881B1/en
Application granted granted Critical
Publication of JP3097569B2 publication Critical patent/JP3097569B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041Printed circuit coils
    • H01F41/043Printed circuit coils by thick film techniques
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/0006Printed inductances
    • H01F17/0013Printed inductances with stacked layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041Printed circuit coils
    • H01F41/046Printed circuit coils structurally combined with ferromagnetic material
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/4902Electromagnet, transformer or inductor
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128Assembling formed circuit to base

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)

Abstract

(57)【要約】 【課題】チップ状積層体に切断する前のセラミック積層
体の積層方向の表面に外部電極ペーストを付与すること
によって、容易にかつ大量に外部電極を形成することが
できる積層チップインダクタの製造方法を提供すること
にある。 【解決手段】積層チップインダクタの製造方法は、未焼
成セラミック積層体の内部に、該未焼成セラミック積層
体の積層方向の軸線を中心にしてコイル状内部導体が巻
回されており、前記未焼成セラミック積層体の積層方向
の表面に、前記コイル状内部導体の端部に電気的に接続
する外部電極ペーストを付与し、前記未焼成セラミック
積層体を積層方向に切断して、内部にコイル状内部導体
を有するチップ状未焼成セラミック積層体に分割し、前
記チップ状未焼成セラミック積層体を焼成するととも
に、外部電極ペーストを焼付ける。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、外部電極を容易に
かつ大量に形成することができる積層チップインダクタ
の製造方法に関するものである。
【0002】
【従来の技術】従来の積層チップインダクタの製造方法
について、図10〜図12にもとづいて説明する。ま
ず、ベースフィルム上に磁性体セラミックのスラリーを
付着し、このスラリーを乾燥してベースフィルムから剥
離して磁性体グリーンシート(図示せず)を作成する。
次に、図10に示されるように、磁性体グリーンシート
を所定の大きさに切断したグリーンシート片1bの所定
位置にバイアホール2を開けた後、グリーンシート片1
bの所定位置に、例えばAgを主成分とするペーストで
コイル状内部導体3を印刷し、積層方向に巻回されるコ
イルを形成するように所定数積み重ねる。各グリーンシ
ート片1bのコイル状内部導体3間の電気的導通は図1
0の破線で示すようにバイアホール2を介してなされ
る。これらの上部および下部に導体パターンを印刷しな
い所定数のグリーンシート片1aを積み重ねて圧着して
いる。
【0003】実際の工程では、図11に示されるよう
に、複数のコイル状内部導体3を印刷した面積の大きな
グリーンシート片を用い、未焼成セラミック積層体4
(チップ状積層体の集合体)を得ている。得られた未焼
成セラミック積層体4を切断線5、6に沿って積層方向
に切断して、それぞれが図11に示す構成のチップ状未
焼成セラミック積層体7に分離する。チップ状未焼成セ
ラミック積層体7の内部に形成されたコイル状内部導体
3の両端部3a、3aはそれぞれ切断面上に露出する。
【0004】次に、これらチップ状未焼成セラミック積
層体7を焼成した後、図12に示されるように、焼成済
チップ状積層体7の積層方向に平行な切断面に、コイル
状内部導体3の両端部3a、3aと電気的に接続するよ
うに外部電極ペースト8、8を付与し、この外部電極ペ
ースト8、8を焼付けて積層チップインダクタを得てい
る。
【0005】
【発明が解決しようとする課題】しかしながら、かかる
構成の積層チップインダクタの製造方法において、未焼
成セラミック積層体4の内部、即ち、チップ状積層体7
の切断面にコイル状内部導体3の端部3aが位置するた
め、未焼成セラミック積層体4をコイル状内部導体3の
端部3aが露出するように切断した後、それぞれのチッ
プ状積層体7の切断面に外部電極ペースト8、8を付与
しなければならなかった。このため、チップ状積層体7
の切断面それぞれに外部電極ペースト8、8を付与する
ために治具を必要とし、外部電極を形成する工数が増
え、加工に多くの時間を要するという問題点を有してい
た。
【0006】本発明の目的は、上述の問題点を解消すべ
くなされたもので、チップ状積層体に切断する前のセラ
ミック積層体の積層方向の表面に外部電極ペーストを付
与することによって、容易にかつ大量に外部電極を形成
することができる積層チップインダクタの製造方法を提
供することにある。
【0007】
【課題を解決するための手段】上記目的を達成するため
に、本発明の積層チップインダクタの製造方法において
は、未焼成セラミック積層体の内部に、該未焼成セラミ
ック積層体の積層方向の軸線を中心にしてコイル状内部
導体が巻回されており、前記未焼成セラミック積層体の
積層方向の表面に、前記コイル状内部導体の端部に電気
的に接続する外部電極ペーストを付与し、前記未焼成セ
ラミック積層体を積層方向に切断して、内部にコイル状
内部導体を有するチップ状未焼成セラミック積層体に分
割し、前記チップ状未焼成セラミック積層体を焼成する
とともに、外部電極ペーストを焼付ける。
【0008】また、未焼成セラミック積層体の内部に、
該未焼成セラミック積層体の積層方向の軸線を中心にし
てコイル状内部導体が巻回されており、前記未焼成セラ
ミック積層体の積層方向の表面に、前記コイル状内部導
体の端部に電気的に接続する外部電極ペーストを付与
し、前記チップ状未焼成セラミック積層体を焼成すると
ともに、外部電極ペーストを焼付けし、前記焼成済セラ
ミック積層体を積層方向に切断して、内部にコイル状内
部導体を有するチップ状セラミック積層体に分割する。
【0009】また、未焼成セラミック積層体の内部に、
該未焼成セラミック積層体の積層方向の軸線を中心にし
てコイル状内部導体が巻回されており、前記未焼成セラ
ミック積層体を焼成し、この焼成済セラミック積層体の
積層方向の表面に、前記コイル状内部導体の端部に電気
的に接続する外部電極ペーストを焼付けし、前記外部電
極を焼付けた焼成済セラミック積層体を積層方向に切断
して、内部にコイル状内部導体を有するチップ状積層体
に分割する。
【0010】さらに、前記焼付けた外部電極は積層チッ
プインダクタの積層方向の一方表面に形成されており、
前記焼付けた外部電極は積層チップインダクタの積層方
向の一方表面に導出された両端部にそれぞれ電気的に接
続されている。そして、前記焼付けした外部電極表面に
めっき層を形成することが好ましい。
【0011】さらにまた、未焼成セラミック積層体の内
部に、該未焼成セラミック積層体の積層方向の軸線を中
心にしてコイル状内部導体が巻回されており、前記未焼
成セラミック積層体を焼成し、この焼成済セラミック積
層体の積層方向の表面に、前記コイル状内部導体の端部
に電気的に接続する外部薄膜電極を形成し、前記外部電
極を形成した焼成済セラミック積層体を積層方向に切断
して、内部にコイル状内部導体を有するチップ状積層体
に分割する。
【0012】また、前記外部薄膜電極は積層チップイン
ダクタの積層方向の一方表面に形成されており、前記外
部薄膜電極は積層チップインダクタの積層方向の一方表
面に導出された両端部にそれぞれ電気的に接続されてい
る。そして、前記外部薄膜電極表面に、めっき層を形成
する。
【0013】これにより、チップ状積層体に分割する前
の、チップ状積層体の集合体であるセラミック積層体の
積層方向の表面に外部電極を付与することができるもの
である。
【0014】
【発明の実施の形態】本発明による積層チップインダク
タの製造方法にかかる一つの実施の形態について、図1
〜図3にもとづいて詳細に説明する。まず、図1に示す
ように、例えば磁性体セラミック等からなる絶縁性のグ
リーンシート片11bの所定位置にバイアホール12を
設けた後、グリーンシート片11bの所定位置にコイル
状内部導体13をそれぞれ印刷し、このグリーンシート
片11bを所定数積層する。この未焼成セラミック積層
体は積層方向に軸線を備え、この軸線を中心にして巻回
されるコイル状内部導体13が内部に形成される。さら
に、コイル状内部導体13の両端部のそれぞれに導通す
るように、コイル状内部導体13を構成するグリーンシ
ート片11bの上部にバイアホール19aを設けたグリ
ーンシート片11aを所定数積み重ね、下部にバイアホ
ール19bを設けたグリーンシート片11cを所定数積
み重ねて圧着する。さらに、最上部および最下部のグリ
ーンシート片11a、11cの一面には外部電極ペース
ト18a、18bを付与する。実際の工程では、図2に
示されるように、積層方向に巻回された複数のコイル状
内部導体13を内部に有する面積の大きな未焼成セラミ
ック積層体14(チップ状積層体17の集合体)を得
る。
【0015】得られた未焼成セラミック積層体14を切
断線15、16に沿って積層方向に切断してチップ状積
層体17に分離する。図3に示されるように、切断した
チップ状積層体17は積層方向の両表面にバイアホール
19a、19bを介してコイル状内部導体13の両端部
と電気的に導通する外部電極ペースト18a、18bが
付与されている。
【0016】次に、チップ状積層体17を焼成すること
によって、チップ状積層体17を焼成すると同時に外部
電極ペースト18a、18bを焼付けて積層チップイン
ダクタを得る。
【0017】さらに、外部電極ペースト18a、18b
を焼付けた表面には、回路基板の配線路等と半田付性を
よくするため、および半田耐熱性をよくするために、例
えば下層にNi、上層に錫または半田からなる2層のめ
っき被膜を形成することが好ましい。
【0018】なお、上記した実施例において、未焼成セ
ラミック積層体14を切断してチップ状積層体17に分
離し、このチップ状積層体17を焼成したが、未焼成セ
ラミック積層体14を焼成すると同時に外部電極ペース
ト18a、18bを焼付け、焼成済セラミック積層体を
積層方向に切断して焼成済みチップ状積層体17を得る
ようにしてもよい。
【0019】本発明による積層チップインダクタの製造
方法にかかる他の実施の形態について、図4、図5に基
づいて詳細に説明する。但し、前述の実施の形態の説明
と同一部分については、同一の符号を付し、詳細な説明
を省略する。
【0020】図4に示されるように、所定数積み重ねる
グリーンシート片11bの上下面にグリーンシート片1
1aを所定数積み重ねて圧着して、図5に示されるよう
に、積層方向に巻回されたコイル状内部導体13を内部
に有する未焼成セラミック積層体14a(チップ状積層
体17aの集合体)を得る。この未焼成セラミック積層
体14aの積層方向の表面にはまだ外部電極ペーストが
付与されていない。
【0021】次に、未焼成セラミック積層体14aを焼
成した後、この焼成体の積層方向の上面41aおよび下
面41bに、バイアホール19a、19bと電気的に導
通する外部電極ペースト(図示せず)を付与して焼付け
る。実際の工程では、図5に示されるような、外部電極
ペーストを焼付けた面積の大きな焼成済のセラミック積
層体14aを切断線15、16に沿って積層方向に切断
してそれぞれのチップ状積層体17aに分離する。
【0022】さらに、前述の実施の形態と同様に、外部
電極ペーストを焼付けた表面には、例えば下層にNi、
上層に錫または半田からなる2層のめっき被膜を形成す
ることが好ましい。
【0023】本発明による積層チップインダクタの製造
方法にかかるさらに他の実施の形態について、図6にも
とづいて詳細に説明する。まず、図示しないベースフィ
ルム上に、例えばAgを主成分とするペーストで、図6
(a)に示されるように、外部電極ペースト28aを印
刷する。次に、図6(b)に示されるように、外部電極
ペースト28a上の略右側半分に磁性体ペースト21a
を印刷する。次に、図6(c)に示されるように、磁性
体ペースト21aの上に内部導体23aを外部電極ペー
スト28aと電気的に接続するように印刷する。次に、
図6(d)に示されるように、図6(c)に示される露
出した外部電極ペースト28aの上面を略覆うように磁
性体ペースト21bを印刷する。次に、図6(e)に示
されるように、磁性体ペースト21bの上に内部導体2
3bを内部導体23aと電気的に接続するように印刷す
る。以下同様に、図6(f)〜図6(l)まで磁性体ペ
ースト21c〜21fと内部導体23c〜23eを所定
回数印刷を繰り返した後、図6(m)に示されるよう
に、図6(l)に示したコイル状内部導体23eと電気
的に導通するように外部電極ペースト28bを全面に印
刷する。このようにして、図示しないが、前述の一つの
実施の形態と同様に積層方向に巻回されたコイル状内部
導体を内部に複数有する未焼成セラミック積層体(チッ
プ状積層体の集合体)を得る。
【0024】得られた未焼成セラミック積層体を、さら
に積層方向に切断してそれぞれのチップ状積層体に分割
する。これらチップ状積層体を焼成することによって、
チップ状積層体を焼成すると同時にチップ状積層体の積
層方向の表面の外部電極ペースト28a、28bを焼付
ける。
【0025】さらに、外部電極ペースト28a、28b
を焼付けた表面には、前述の実施の形態と同様に下層に
Ni、上層に錫または半田からなる2層のめっき被膜を
形成することが好ましい。
【0026】なお、ベースフィルム上に印刷する磁性体
ペースト21及びコイル状内部導体23は多数同時に印
刷するものであるが、図6では切断後の各チップ状積層
体上に形成されるコイル状内部導体23を例示した。
【0027】本発明による積層チップインダクタの製造
方法にかかるさらに他の実施の形態について、図7〜図
9にもとづいて詳細に説明する。但し、前述の一つの実
施の形態と同様部分については、同様の符号を付し、詳
細な説明を省略する。
【0028】図7に示すように、グリーンシート片31
bの所定位置にバイアホール12および39bを設けた
後、所定位置にコイル状内部導体33をそれぞれ印刷し
たグリーンシート片31bを所定数積み重ねる。さら
に、これらの上部にバイアホール39a、39bを設け
たグリーンシート片31bを所定数積み重ね、下部にグ
リーンシート片31aを所定数積み重ねて圧着する。さ
らに最上部のグリーンシート片31aの一面に2つの帯
状の外部電極ペースト38a、38bをコイル状内部導
体33のそれぞれの端部に導通するように付与する。実
施の工程では、図8に示すように、積層方向に巻回され
たコイル状内部導体33を内部に複数有する面積の大き
な未焼成セラミック積層体34を切断線35、36に沿
って切断してそれぞれのチップ状積層体37に分離す
る。
【0029】図9に示されるように、切断したチップ状
積層体37は積層方向の一方表面にバイアホール39
a、39bを介してコイル状内部導体33の両端部と電
気的に導通する外部電極ペースト38a、38bが付与
されている。
【0030】次に、これらチップ状積層体37を焼成す
ることによって、チップ状積層体37を焼成すると同時
に外部電極ペースト38a、38bを焼付けて積層チッ
プインダクタを得る。
【0031】さらに、外部電極ペースト38a、38b
を焼付けた表面には、前述の実施の形態と同様に下層に
Ni、上層に錫または半田からなる2層のめっき被膜を
形成することが好ましい。
【0032】なお、グリーンシート片31b上に印刷す
るコイル状内部導体33は上記グリーンシート片31b
に多数同時に印刷するものであるが、図7では切断後の
各チップ状積層体37上に形成されるコイル状内部導体
33を例示した。
【0033】なお、図6、図7〜図9に示した実施例で
は、未焼成セラミック積層体を切断した後にチップ状積
層体の焼成と外部電極ペーストの焼付けを同時に行った
が、外部電極ペーストを焼付けた焼成済セラミック積層
体を切断してチップ状積層体に分離してもよく、焼成済
セラミック積層体に外部電極ペーストを焼付けてから切
断してチップ状積層体に分離してもよい。
【0034】また、図1〜図9に示した実施例では、未
焼成セラミック積層体に外部電極ペーストを付与した
が、外部電極ペーストを付与しない未焼成セラミック積
層体を焼成し、この焼成済セラミック積層体の積層方向
の表面に、コイル状内部導体の端部に電気的に接続する
外部薄膜電極を、例えば蒸着及びスパッタリングにより
形成した後に、この焼成済セラミック積層体を積層方向
に切断してチップ状積層体に分離してもよい。この場
合、外部薄膜電極は例えば下層にNi系合金、上層にA
gの薄膜層によって形成される。
【0035】
【発明の効果】以上述べたように、本発明による積層チ
ップインダクタの製造方法では、積層方向の軸線を中心
にして巻回されたコイル状内部導体の両端部が、積層方
向の表面にバイアホールを介して露出するために、チッ
プ状積層体に切断する前の未焼成セラミック積層体の積
層方向の表面に外部電極ペーストを付与して、内部のコ
イル状内部導体に電気的に導通することができる。した
がって、多数個のチップ状積層体に同時に外部電極ペー
ストを付与することができる。
【0036】さらに、外部電極ペーストを付与し、焼付
けた後に、未焼成セラミック積層体又は焼成済セラミッ
ク積層体をチップ状に切断するために、従来の未焼成セ
ラミック積層体をチップ状積層体に切断し、焼成した後
に、外部電極ペーストを付与して焼付ける製造方法に比
べて、工程が簡略となり大量生産に適した製造方法であ
る。
【図面の簡単な説明】
【図1】本発明に係る積層チップインダクタの製造方法
の一つの実施の形態を示すための積層チップインダクタ
の積層前の斜視図である。
【図2】図1に示した積層チップインダクタを得るため
の切断前の未焼成セラミック積層体の斜視図である。
【図3】図2の未焼成セラミック積層体を切断して得た
積層チップインダクタの斜視図である。
【図4】本発明に係る積層チップインダクタの製造方法
の他の実施の形態を示すための積層チップインダクタの
積層前の斜視図である。
【図5】図4に示した積層チップインダクタを得るため
の切断前の未焼成セラミック積層体の斜視図である。
【図6】本発明に係る積層チップインダクタの製造方法
のさらに他の実施の形態を示すための積層チップインダ
クタの印刷工程を示す正面図である。
【図7】本発明に係る積層チップインダクタの製造方法
のさらに他の実施の形態を示すための積層チップインダ
クタの積層前の斜視図である。
【図8】図7に示した積層チップインダクタを得るため
の切断前の未焼成セラミック積層体の斜視図である。
【図9】図8の未焼成セラミック積層体を切断して得た
積層チップインダクタの斜視図である。
【図10】従来の製造方法による積層チップインダクタ
の積層前の斜視図である。
【図11】図10に示した積層チップインダクタを得る
ための切断前の未焼成セラミック積層体の斜視図であ
る。
【図12】図10の未焼成セラミック積層体を切断して
得た積層チップインダクタの斜視図である。
【符号の説明】
13 コイル状内部導体 14 未焼成セラミック積層体 17 チップ状積層体 18a、18b 外部電極ペースト 38a、38b 帯状の外部電極ペースト
フロントページの続き (72)発明者 西永 良博 京都府長岡京市天神二丁目26番10号 株式 会社村田製作所内

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 未焼成セラミック積層体の内部に、該未
    焼成セラミック積層体の積層方向の軸線を中心にしてコ
    イル状内部導体が巻回されており、 前記未焼成セラミック積層体の積層方向の表面に、前記
    コイル状内部導体の端部に電気的に接続する外部電極ペ
    ーストを付与し、 前記未焼成セラミック積層体を積層方向に切断して、内
    部にコイル状内部導体を有するチップ状未焼成セラミッ
    ク積層体に分割し、 前記チップ状未焼成セラミック積層体を焼成するととも
    に、前記外部電極ペーストを焼付けることを特徴とする
    積層チップインダクタの製造方法。
  2. 【請求項2】 未焼成セラミック積層体の内部に、該未
    焼成セラミック積層体の積層方向の軸線を中心にしてコ
    イル状内部導体が巻回されており、 前記未焼成セラミック積層体の積層方向の表面に、前記
    コイル状内部導体の端部に電気的に接続する外部電極ペ
    ーストを付与し、 前記チップ状未焼成セラミック積層体を焼成するととも
    に、前記外部電極ペーストを焼付けし、 前記焼成済セラミック積層体を積層方向に切断して、内
    部にコイル状内部導体を有するチップ状セラミック積層
    体に分割することを特徴とする積層チップインダクタの
    製造方法。
  3. 【請求項3】 未焼成セラミック積層体の内部に、該未
    焼成セラミック積層体の積層方向の軸線を中心にしてコ
    イル状内部導体が巻回されており、 前記未焼成セラミック積層体を焼成し、この焼成済セラ
    ミック積層体の積層方向の表面に、前記コイル状内部導
    体の端部に電気的に接続する外部電極ペーストを焼付け
    し、 前記外部電極を焼付けた焼成済セラミック積層体を積層
    方向に切断して、内部にコイル状内部導体を有するチッ
    プ状積層体に分割することを特徴とする積層チップイン
    ダクタの製造方法。
  4. 【請求項4】 前記焼付けた外部電極は積層チップイン
    ダクタの積層方向の一方表面に形成されており、 前記焼付けた外部電極は積層チップインダクタの積層方
    向の一方表面に導出された両端部にそれぞれ電気的に接
    続されていることを特徴とする請求項1〜3のいずれか
    に記載の積層チップインダクタの製造方法。
  5. 【請求項5】 前記焼付けた外部電極表面に、めっき層
    を形成することを特徴とする請求項1〜4のいずれかに
    記載の積層チップインダクタの製造方法。
  6. 【請求項6】 未焼成セラミック積層体の内部に、該未
    焼成セラミック積層体の積層方向の軸線を中心にしてコ
    イル状内部導体が巻回されており、 前記未焼成セラミック積層体を焼成し、この焼成済セラ
    ミック積層体の積層方向の表面に、前記コイル状内部導
    体の端部に電気的に接続する外部薄膜電極を形成し、 前記外部電極を形成した焼成済セラミック積層体を積層
    方向に切断して、内部にコイル状内部導体を有するチッ
    プ状積層体に分割することを特徴とする積層チップイン
    ダクタの製造方法。
  7. 【請求項7】 前記外部薄膜電極は積層チップインダク
    タの積層方向の一方表面に形成されており、 前記外部薄膜電極は積層チップインダクタの積層方向の
    一方表面に導出された両端部にそれぞれ電気的に接続さ
    れていることを特徴とする請求項6に記載の積層チップ
    インダクタの製造方法。
  8. 【請求項8】 前記外部薄膜電極表面に、めっき層を形
    成することを特徴とする請求項6又は7に記載の積層チ
    ップインダクタの製造方法。
JP08245008A 1996-09-17 1996-09-17 積層チップインダクタの製造方法 Expired - Lifetime JP3097569B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP08245008A JP3097569B2 (ja) 1996-09-17 1996-09-17 積層チップインダクタの製造方法
US08/931,884 US6189200B1 (en) 1996-09-17 1997-09-17 Method for producing multi-layered chip inductor
US09/618,787 US6630881B1 (en) 1996-09-17 2000-07-18 Method for producing multi-layered chip inductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP08245008A JP3097569B2 (ja) 1996-09-17 1996-09-17 積層チップインダクタの製造方法

Publications (2)

Publication Number Publication Date
JPH1092643A true JPH1092643A (ja) 1998-04-10
JP3097569B2 JP3097569B2 (ja) 2000-10-10

Family

ID=17127211

Family Applications (1)

Application Number Title Priority Date Filing Date
JP08245008A Expired - Lifetime JP3097569B2 (ja) 1996-09-17 1996-09-17 積層チップインダクタの製造方法

Country Status (2)

Country Link
US (2) US6189200B1 (ja)
JP (1) JP3097569B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6504466B1 (en) * 1999-07-05 2003-01-07 Murata Manufacturing Co., Ltd. Lamination-type coil component and method of producing the same
KR100372737B1 (ko) * 2001-05-28 2003-02-15 주식회사 쎄라텍 표면 실장형 칩 인덕터 및 제조 방법
KR100644788B1 (ko) 2003-12-12 2006-11-15 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 전자부품
JP2007012825A (ja) * 2005-06-29 2007-01-18 Ricoh Co Ltd チップ部品及びその製造方法

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3362764B2 (ja) * 1997-02-24 2003-01-07 株式会社村田製作所 積層型チップインダクタの製造方法
US6413340B1 (en) * 1998-10-20 2002-07-02 Tdk Corporation Method for the preparation of laminated inductor device
US6588090B1 (en) * 1999-06-03 2003-07-08 Nikon Corporation Fabrication method of high precision, thermally stable electromagnetic coil vanes
US6470545B1 (en) * 1999-09-15 2002-10-29 National Semiconductor Corporation Method of making an embedded green multi-layer ceramic chip capacitor in a low-temperature co-fired ceramic (LTCC) substrate
JP3465649B2 (ja) * 1999-11-11 2003-11-10 株式会社村田製作所 セラミックインダクタ部品及び複合部品
JP3635631B2 (ja) * 1999-12-20 2005-04-06 株式会社村田製作所 積層セラミック電子部品の製造方法
JP3551876B2 (ja) * 2000-01-12 2004-08-11 株式会社村田製作所 積層セラミック電子部品の製造方法
JP3610881B2 (ja) * 2000-05-22 2005-01-19 株式会社村田製作所 積層セラミック電子部品の製造方法及び積層セラミック電子部品
JP3449351B2 (ja) * 2000-11-09 2003-09-22 株式会社村田製作所 積層セラミック電子部品の製造方法及び積層セラミック電子部品
JP2002252116A (ja) * 2001-02-23 2002-09-06 Toko Inc 積層型電子部品及びその製造方法
JP3555598B2 (ja) * 2001-06-27 2004-08-18 株式会社村田製作所 積層型インダクタ
US6975199B2 (en) * 2001-12-13 2005-12-13 International Business Machines Corporation Embedded inductor and method of making
US6955484B2 (en) 2003-04-10 2005-10-18 Woodman Nicholas D Harness system for attaching camera to user
US7176772B2 (en) * 2003-10-10 2007-02-13 Murata Manufacturing Co. Ltd. Multilayer coil component and its manufacturing method
JP4211591B2 (ja) * 2003-12-05 2009-01-21 株式会社村田製作所 積層型電子部品の製造方法および積層型電子部品
US6931712B2 (en) * 2004-01-14 2005-08-23 International Business Machines Corporation Method of forming a dielectric substrate having a multiturn inductor
US20050212640A1 (en) * 2004-03-24 2005-09-29 Chiang Man-Ho Multi-layer printed circuit board transformer winding
US7884452B2 (en) * 2007-11-23 2011-02-08 Alpha And Omega Semiconductor Incorporated Semiconductor power device package having a lead frame-based integrated inductor
US8217748B2 (en) * 2007-11-23 2012-07-10 Alpha & Omega Semiconductor Inc. Compact inductive power electronics package
US7884696B2 (en) * 2007-11-23 2011-02-08 Alpha And Omega Semiconductor Incorporated Lead frame-based discrete power inductor
US7868431B2 (en) * 2007-11-23 2011-01-11 Alpha And Omega Semiconductor Incorporated Compact power semiconductor package and method with stacked inductor and integrated circuit die
US7948346B2 (en) * 2008-06-30 2011-05-24 Alpha & Omega Semiconductor, Ltd Planar grooved power inductor structure and method
JP5533673B2 (ja) * 2009-02-10 2014-06-25 株式会社村田製作所 電子部品
US8193781B2 (en) * 2009-09-04 2012-06-05 Apple Inc. Harnessing power through electromagnetic induction utilizing printed coils
CN102741956B (zh) * 2010-02-01 2014-08-20 株式会社村田制作所 电子部件的制造方法
CN102986084B (zh) 2010-07-06 2015-08-05 株式会社村田制作所 定向耦合器
CN103035396A (zh) * 2011-09-30 2013-04-10 钰铠科技股份有限公司 积层式电感制程
GB2513725B (en) * 2012-02-29 2016-01-13 Murata Manufacturing Co Multilayer inductor and power supply circuit module
JP2014107513A (ja) * 2012-11-29 2014-06-09 Taiyo Yuden Co Ltd 積層インダクタ
US10431365B2 (en) * 2015-03-04 2019-10-01 Murata Manufacturing Co., Ltd. Electronic component and method for manufacturing electronic component
JP6558158B2 (ja) * 2015-09-04 2019-08-14 株式会社村田製作所 電子部品
TWI713058B (zh) * 2020-08-31 2020-12-11 旺詮股份有限公司 雙面線路結構之電感元件的製作方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3812442A (en) * 1972-02-29 1974-05-21 W Muckelroy Ceramic inductor
JPS5980946A (ja) * 1982-10-30 1984-05-10 Ngk Insulators Ltd セラミツクリ−ドレスパツケ−ジおよびその製造法
JPS59189212U (ja) * 1983-05-18 1984-12-15 株式会社村田製作所 チツプ型インダクタ
US4510000A (en) * 1983-11-30 1985-04-09 International Business Machines Corporation Method for palladium activating molybdenum metallized features on a ceramic substrate
US4746557A (en) * 1985-12-09 1988-05-24 Murata Manufacturing Co., Ltd. LC composite component
JPH01287910A (ja) * 1988-05-16 1989-11-20 Fujitsu Ltd 超電導コイルの作製方法
JPH02144906A (ja) * 1988-11-28 1990-06-04 Fuji Elelctrochem Co Ltd 積層チップインダクタの製造方法
US5006182A (en) * 1989-11-17 1991-04-09 E. I. Du Pont De Nemours And Company Method for fabricating multilayer circuits
US5197170A (en) * 1989-11-18 1993-03-30 Murata Manufacturing Co., Ltd. Method of producing an LC composite part and an LC network part
JP2704562B2 (ja) * 1990-07-19 1998-01-26 株式会社村田製作所 積層セラミックコンデンサの製造方法
JPH07105302B2 (ja) 1990-08-09 1995-11-13 ティーディーケイ株式会社 チップインダクタの製造方法
JPH04142714A (ja) * 1990-10-03 1992-05-15 Murata Mfg Co Ltd ソリッドトランスとその製造方法
US5349743A (en) * 1991-05-02 1994-09-27 At&T Bell Laboratories Method of making a multilayer monolithic magnet component
JP2601069B2 (ja) * 1991-08-08 1997-04-16 株式会社村田製作所 セラミック成形体の焼成方法及び焼成装置
US5312674A (en) * 1992-07-31 1994-05-17 Hughes Aircraft Company Low-temperature-cofired-ceramic (LTCC) tape structures including cofired ferromagnetic elements, drop-in components and multi-layer transformer
JP3239959B2 (ja) * 1992-08-05 2001-12-17 株式会社村田製作所 マイクロ波用非可逆回路素子
JP3132786B2 (ja) * 1992-08-19 2001-02-05 太陽誘電株式会社 積層チップインダクタおよびその製造方法
JPH06112047A (ja) * 1992-09-26 1994-04-22 Taiyo Yuden Co Ltd 積層セラミックインダクタとその製造方法
JP3099640B2 (ja) * 1994-06-14 2000-10-16 株式会社村田製作所 焼結体内蔵抵抗体の製造方法及び積層セラミック電子部品の製造方法
JPH0818376A (ja) 1994-06-30 1996-01-19 Kyocera Corp 分布定数型ノイズフィルタ
JPH08236354A (ja) 1995-02-28 1996-09-13 Tokin Corp 積層インダクタ
US5740603A (en) * 1995-07-31 1998-04-21 Samsung Electro-Mechanics Co., Ltd. Method for manufacturing low dielectric constant multiple layer ceramic circuit board

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6504466B1 (en) * 1999-07-05 2003-01-07 Murata Manufacturing Co., Ltd. Lamination-type coil component and method of producing the same
KR100372737B1 (ko) * 2001-05-28 2003-02-15 주식회사 쎄라텍 표면 실장형 칩 인덕터 및 제조 방법
KR100644788B1 (ko) 2003-12-12 2006-11-15 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 전자부품
JP2007012825A (ja) * 2005-06-29 2007-01-18 Ricoh Co Ltd チップ部品及びその製造方法

Also Published As

Publication number Publication date
US6189200B1 (en) 2001-02-20
JP3097569B2 (ja) 2000-10-10
US6630881B1 (en) 2003-10-07

Similar Documents

Publication Publication Date Title
JPH1092643A (ja) 積層チップインダクタの製造方法
JPH10321436A (ja) 積層型コイル及びその製造方法
JPH1167554A (ja) 積層型コイル部品及びその製造方法
JPH0363205B2 (ja)
JPS5924535B2 (ja) 積層複合部品
JP2000340448A (ja) 積層セラミックコンデンサ
JP2857552B2 (ja) 積層電子部品及びその製造方法
JPH08186024A (ja) 積層インダクタ
JP2007012825A (ja) チップ部品及びその製造方法
JPH0757935A (ja) 積層チップインダクタ
JP2967843B2 (ja) 積層チップインダクタおよびその製造方法
JP2001093733A (ja) 積層チップインダクタ及びその製造方法
JPH04165606A (ja) チップ・ビーズインダクタとその製造方法
JPS5933247B2 (ja) 積層複合部品
JPH0945830A (ja) チップ状電子部品
JPH04206910A (ja) 積層コイルの製造方法
JP2002343640A (ja) 積層セラミック型電子部品
JP2012099600A (ja) 積層型電子部品の製造方法
JP2003022913A (ja) チップ部品及びその製造方法
JP2001060515A (ja) 積層チップインダクタ
JP2006041320A (ja) 積層型インダクタ
JP2002075768A (ja) 積層インダクタの製造方法
JP3684290B2 (ja) 積層電子部品とその製造方法
JP2000195741A (ja) 積層セラミックコンデンサ
JPH05267854A (ja) セラミック多層配線基板及びその製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080811

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080811

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090811

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090811

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100811

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100811

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110811

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120811

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120811

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130811

Year of fee payment: 13

EXPY Cancellation because of completion of term