JP2967843B2 - 積層チップインダクタおよびその製造方法 - Google Patents

積層チップインダクタおよびその製造方法

Info

Publication number
JP2967843B2
JP2967843B2 JP32641391A JP32641391A JP2967843B2 JP 2967843 B2 JP2967843 B2 JP 2967843B2 JP 32641391 A JP32641391 A JP 32641391A JP 32641391 A JP32641391 A JP 32641391A JP 2967843 B2 JP2967843 B2 JP 2967843B2
Authority
JP
Japan
Prior art keywords
conductor
ferrite
sheet
hole
printed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP32641391A
Other languages
English (en)
Other versions
JPH05135949A (ja
Inventor
宏之 茂木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP32641391A priority Critical patent/JP2967843B2/ja
Publication of JPH05135949A publication Critical patent/JPH05135949A/ja
Application granted granted Critical
Publication of JP2967843B2 publication Critical patent/JP2967843B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Manufacturing Cores, Coils, And Magnets (AREA)
  • Coils Or Transformers For Communication (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、積層チップインダクタ
およびその製造方法に関する。
【0002】
【従来の技術】積層チップインダクタは積層された磁性
体の中にコイル状導体がらせん状に周回し、その始端と
終端がそれぞれ別の外部電極端子に接続してなる電子部
品である。
【0003】図7は従来の積層チップインダクタの製造
工程のうち、フェライトグリーンシートの積層工程を模
式的に分解して示した斜視図であって、この図を参照し
てその製造工程を説明すると以下の通りである。
【0004】なお、図面ではフェライトグリーンシート
から裁断分離された1個分のチップ素子について示して
いる。
【0005】すなわち、ベースフィルム上に磁性体セラ
ミックスのスラリーを塗工して得られるフェライトグリ
ーンシート1を作製し、これを適当な大きさに切断した
シート片のそれぞれ所定位置にスルーホール3をあけ、
所望の導体パターンによるコイルが形成されるように、
複数のフェライトグリーンシート上にそれぞれ導体ペー
スト4により導体パターンを印刷するとともに、導体の
外部引出口がシートの一方の末端に露出しているフェラ
イトグリーンシートを用意し、積層順序として、まずカ
バーシート2となる導体パターンが印刷されていない複
数枚のグリーンシート、最下層と最上層のグリーンシー
トとして導体の外部引出口が互いに異なる一方の末端に
露出しているグリーンシートを上下に含んで導体パター
ンが印刷された複数枚のグリーンシート1および同様に
複数枚のカバーシート2の順に積層した後、圧着して積
層成形体とし、これを各チップ素子に裁断、分離してか
ら焼成し、次いで外部電極を塗布、焼き付けて製品とさ
れる。
【0006】
【発明が解決しようとする課題】しかしながら、従来の
方法では、フェライトグリーンシート上に導体パターン
を印刷する際、所望のターン数を得るにはどのような導
体パターンを何個用意すべきか考えねばならず、また導
体パターンが多種にわたるため、印刷スクリーンを幾度
か交換しなければならなかった。しかもチップが小形化
し、高いインダクタンスが求められてきている現在、巻
数を増やすことによって対応しなければならなくなり、
従来の方法ではチップが厚くなってしまうなどの課題が
あった。
【0007】そこで本発明の目的は、所望の巻数を得る
のに必要とする導体パターンの種類をできるだけ少なく
し、かつ積層するフェライトグリーンシートの枚数を特
に増やすことなく、より高いインダクタンス値が得られ
るような積層チップインダクタならびにその製造方法を
提供することにある。
【0008】
【課題を解決するための手段】本発明者等は、上記目的
を達成すべく研究の結果、図1に示すようにスルーホー
ルを形成した1枚のフェライトグリーンシートにおい
て、該スルーホールにかかるようにコイル導体の一部を
形成し、該スルーホール部分にフェライトペーストを塗
布し、前記コイル導体の一部に連続する他のコイル導体
を形成して、このグリーンシート上に周回するコイル導
体を形成すれば、画一的な導体パターンが形成されたグ
リーンシートが得られ、このようにして得られた複数の
グリーンシートを積層してスパイラルコイルを形成すれ
ば、上記の課題が解消されることを見い出し、本発明に
到達した。
【0009】したがって本発明は、第一に、一定の位置
にスルーホールがあり、該スルーホールを通って周回コ
イル導体が形成されているフェライト磁性体であって、
前記周回コイル導体は、前記スルーホール部分において
スポット状の絶縁用フェライト層の介在によって分離さ
れ1ターン分のコイル導体となっているフェライト磁性
体ユニットシートが、スルーホール部分で互いに上下の
ユニットシートに接続するように所定枚数積層されて内
部コイル部分が構成されていることを特徴とする積層チ
ップインダクタ;ならびに第二に、積層されたフェライ
ト磁性体の中にコイル状導体がらせん状に周回し、その
始端と終端がそれぞれ別の外部電極端子に接続する積層
チップインダクタの製造方法において、上記コイル状導
体が形成されるフェライトグリーンシートが(イ)所望
のターン数に基づいて導体パターンが設定され、該パタ
ーンの端部が一方の端面にまで露出して印刷されたフェ
ライトグリーンシート、(ロ)導体パターンが印刷され
た所定枚数のフェライトグリーンシート、(ハ)上記
(イ)に記載のパターンの端部が他方の端面に露出して
印刷されたフェライトグリーンシートおよびこれら
(イ)ないし(ハ)のシートの上側と下側にそれぞれ設
けられる導体パターンを印刷していないシートとともに
圧着されて積層体が形成される際、上記(ロ)のフェラ
イトグリーンシートの各シート上に形成される導体パタ
ーンは、該シートに形成されたスルーホールにかかるよ
うに、まず導体コイルの一部を形成し、次いでこのスル
ーホールを覆うようにフェライトペーストを塗布し、さ
らにこのコイル導体の一部に連続して他のコイル導体を
形成させ、その結果、該シート1枚ごとに1ターンずつ
周回するコイル導体を形成させることを特徴とする積層
チップインダクタの製造方法を提供するものである。
【0010】
【作用】図2はスルーホール部における導体ペーストお
よびフェライトペーストの塗布状況を示す平面図、図3
はその縦断面図である。
【0011】図から明らかであるように、本発明の方法
では、内部電極となる導体の交差部分にフェライトペー
スト5が挟み込まれており、換言すればスルーホール3
の部分ではフェライトペースト5を介して導体ペースト
4による導体が形成されることになり、1枚のグリーン
シート上に導体コイル1ターン分が形成された画一的な
ユニット層が得られるので、チップの厚さが従来の場合
と同じでも、ターン数が増加し、したがってより高いイ
ンダクタンス値をもつ積層チップインダクタとすること
ができる。
【0012】以下、実施例により本発明をさらに詳細に
説明する。しかし本発明の範囲は以下の実施例により制
限されるものではない。
【0013】
【実施例】図4、図5および図6は本実施例におけるフ
ェライトグリーンシートの積層工程を模式的に分解して
示した斜視図であり、図1は同じく積層工程においてコ
イル導体形成の基本となるユニット層の作製手順を示す
斜視図である。
【0014】一般には多数の導体パターンを同時に印刷
したフェライトグリーンシートを得て、これらを積層圧
着後、各チップ素子に裁断するのであるが、図では裁断
された1個のチップ素子について示してある。
【0015】以下、図4ないし図6および図1を参照し
て本発明を具体的に説明する。
【0016】磁性体材料であるフェライト粉末をポリビ
ニルブチラールを主成分とするバインダーと混合してス
ラリー化し、ドクターブレード法によりフェライトグリ
ーンシートに成形する。内部導体材料となるAg粉末に
ついては、バインダーとしてエチルセルロース、溶剤と
して主にα−ターピネオールとブチルカルビトールアセ
テートを用いて導体ペーストを作製し、別にフェライト
粉末から同様にしてフェライトペーストをそれぞれ用意
した。
【0017】上記図1に示したように、まずユニット層
を作製する。すなわちフェライトグリーンシート1上
に、スルーホール3にかかるように導体コイルの一部を
形成し、このスルーホール部分にスルーホールを覆うよ
うにフェライトペースト5を塗布し、さらにこのコイル
導体の一部に連続する他のコイル導体を塗布することに
より、該シート上に1ターン分の周回する導体コイルを
形成する。このようにして得られたユニット層を所望の
ターン数にしたがって複数枚用意する。
【0018】次に、図4に示すように、まず導体パター
ンが印刷されていない複数のフェライトグリーンシート
からなるカバーシート2を積層し(同図(e))、さら
に外部引出し口が露出しているグリーンシート1(同図
(d))、上記複数のユニット層(同図(c)、図では
7枚)、外部引出し口が露出している別のグリーンシー
ト1(同図(b))、最後に最上層のカバーシート2
(同図(a))の順にそれぞれ積層し圧着して積層体6
(図5)を得た後、従来法に従い積層体を裁断後、大気
中 1,000℃で焼成し、続いて外部電極7となる導体ペー
ストを外部引出し口が露出しているチップ両端面に塗布
し、大気中 700℃で焼き付け、図6で示されている積層
チップインダクタを得る。
【0019】
【発明の効果】以上説明したように、本発明の方法によ
って作製された積層チップインダクタでは、従来のもの
と同じインダクタンス値を得る場合、フェライトシート
1枚当りのターン数が増すため、ターン数が同じでもシ
ート数の少ない状態で構成でき、チップの厚さをそれだ
け減らすことができるので、小形化に貢献できる。
【0020】また、図1で説明したように、本発明のイ
ンダクタでは、導体パターンが一部を除いて画一化され
ているので、従来法において生じていた導体パターンの
設計上の問題、その他パターン印刷時のスクリーン交換
等の問題が簡素化される。
【図面の簡単な説明】
【図1】本発明におけるフェライトグリーンシートの積
層工程において、コイル導体形成の基本となるユニット
層の作製手順を示す斜視図である。
【図2】図1に示したユニット層のスルーホール部にお
ける導体ペーストおよびフェライトペーストの塗布状況
を示す平面図である。
【図3】図2におけるスルーホール部近傍の縦断面図で
ある。
【図4】本発明の一実施例におけるフェライトグリーン
シートの積層工程を模式的に分解して示した斜視図であ
る。
【図5】図4の各種シートを積層して得た積層体を示す
斜視図である。
【図6】図5の積層体を圧着し、外部電極を形成して得
た積層チップインダクタを示す斜視図である。
【図7】従来の製法によるフェライトグリーンシートの
積層工程を模式的に分解して示した斜視図である。
【符号の説明】
1‥‥‥フェライトグリーンシート 2‥‥‥カバーシート 3‥‥‥スルーホール 4‥‥‥導体ペースト 5‥‥‥フェライトペースト 6‥‥‥積層体 7‥‥‥外部電極

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 一定の位置にスルーホールがあり、該ス
    ルーホールを通って周回コイル導体が形成されているフ
    ェライト磁性体であって、前記周回コイル導体は、前記
    スルーホール部分においてスポット状の絶縁用フェライ
    ト層の介在によって分離され1ターン分のコイル導体と
    なっているフェライト磁性体ユニットシートが、スルー
    ホール部分で互いに上下のユニットシートに接続するよ
    うに所定枚数積層されて内部コイル部分が構成されてい
    ることを特徴とする積層チップインダクタ。
  2. 【請求項2】 積層されたフェライト磁性体の中にコイ
    ル状導体がらせん状に周回し、その始端と終端がそれぞ
    れ別の外部電極端子に接続する積層チップインダクタの
    製造方法において、上記コイル状導体が形成されるフェ
    ライトグリーンシートが(イ)所望のターン数に基づい
    て導体パターンが設定され、該パターンの端部が一方の
    端面にまで露出して印刷されたフェライトグリーンシー
    ト、(ロ)導体パターンが印刷された所定枚数のフェラ
    イトグリーンシート、(ハ)上記(イ)に記載のパター
    ンの端部が他方の端面に露出して印刷されたフェライト
    グリーンシートおよびこれら(イ)ないし(ハ)のシー
    トの上側と下側にそれぞれ設けられる導体パターンを印
    刷していないシートとともに圧着されて積層体が形成さ
    れる際、上記(ロ)のフェライトグリーンシートの各シ
    ート上に形成される導体パターンは、該シートに形成さ
    れたスルーホールにかかるように、まず導体コイルの一
    部を形成し、次いでこのスルーホールを覆うようにフェ
    ライトペーストを塗布し、さらにこのコイル導体の一部
    に連続して他のコイル導体を形成させ、その結果、該シ
    ート1枚ごとに1ターンずつ周回するコイル導体を形成
    させることを特徴とする積層チップインダクタの製造方
    法。
JP32641391A 1991-11-14 1991-11-14 積層チップインダクタおよびその製造方法 Expired - Lifetime JP2967843B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32641391A JP2967843B2 (ja) 1991-11-14 1991-11-14 積層チップインダクタおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32641391A JP2967843B2 (ja) 1991-11-14 1991-11-14 積層チップインダクタおよびその製造方法

Publications (2)

Publication Number Publication Date
JPH05135949A JPH05135949A (ja) 1993-06-01
JP2967843B2 true JP2967843B2 (ja) 1999-10-25

Family

ID=18187516

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32641391A Expired - Lifetime JP2967843B2 (ja) 1991-11-14 1991-11-14 積層チップインダクタおよびその製造方法

Country Status (1)

Country Link
JP (1) JP2967843B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100228174B1 (ko) * 1996-06-28 1999-11-01 이형도 초소협 칩형 인덕터의 제조방법
JP3571247B2 (ja) * 1999-03-31 2004-09-29 太陽誘電株式会社 積層電子部品
JP4816971B2 (ja) * 2006-01-16 2011-11-16 株式会社村田製作所 インダクタの製造方法

Also Published As

Publication number Publication date
JPH05135949A (ja) 1993-06-01

Similar Documents

Publication Publication Date Title
US4322698A (en) Laminated electronic parts and process for making the same
EP1067568B1 (en) Lamination type coil component and method of producing the same
US20040141297A1 (en) Method of manufacturing laminated ceramic electronic component and laminated ceramic electronic component
JPH1092643A (ja) 積層チップインダクタの製造方法
JP2002246231A (ja) 積層型インダクタ
WO2005052962A1 (ja) 積層セラミック電子部品およびその製造方法
US6238779B1 (en) Laminated electric part
JP2002093623A (ja) 積層インダクタ
JPH0669040A (ja) 積層チップインダクタおよびその製造方法
JPH11265823A (ja) 積層型インダクタ及びその製造方法
JP2967843B2 (ja) 積層チップインダクタおよびその製造方法
JPH0363205B2 (ja)
JPH1197256A (ja) 積層型チップインダクタ
JPS5924535B2 (ja) 積層複合部品
JP3319449B2 (ja) 積層インダクタ及びその製造方法
JP2858609B2 (ja) 積層セラミック電子部品の製造方法
JP2938631B2 (ja) 積層セラミックインダクタの製造方法
JPH0115159Y2 (ja)
KR0180568B1 (ko) 적층 칩 인덕터의 제조방법
JPH0447950Y2 (ja)
JP3159574B2 (ja) 積層インダクターの製造方法
JP3365287B2 (ja) 積層セラミック電子部品の製造方法
JPH06196334A (ja) 積層インダクタ
JPS5933248B2 (ja) 複合電子部品
JPH05175060A (ja) チップ型トランス及びその製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990727