JPH0669040A - 積層チップインダクタおよびその製造方法 - Google Patents
積層チップインダクタおよびその製造方法Info
- Publication number
- JPH0669040A JPH0669040A JP24265292A JP24265292A JPH0669040A JP H0669040 A JPH0669040 A JP H0669040A JP 24265292 A JP24265292 A JP 24265292A JP 24265292 A JP24265292 A JP 24265292A JP H0669040 A JPH0669040 A JP H0669040A
- Authority
- JP
- Japan
- Prior art keywords
- coil
- hole
- conductor pattern
- coil conductor
- holes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Manufacturing Cores, Coils, And Magnets (AREA)
- Coils Or Transformers For Communication (AREA)
Abstract
(57)【要約】
【目的】 磁気特性が低下することなく、高い信頼性を
維持したままで小形化することができる積層チップイン
ダクタおよびその製造方法の提供。 【構成】 まず、Ｎｉ−Ｚｎ−Ｃｕ系の磁性フェライト
グリーンシート１に、 0.3mm径のスルーホール２を縦1.
92mm、横0.96mmの間隔で約3400個形成する。次いで、上
記スルーホール２を形成したグリーンシート１に、Ａｇ
ペーストを用い、一方の端部が円弧状に 180度屈曲し、
他方の端部が円弧状に90度屈曲した略コの字状のコイル
導体パターン３を印刷する。このとき、コイル導体パタ
ーン３における円弧状に90度屈曲した端部は、コイル捲
芯側においてスルーホール２の周縁の一部（スルーホー
ル円周の約２／３）と重なっている。次に、これらのシ
ートおよびダミーシートを所定の構成で積層して圧着
し、チップ寸法に裁断した後 900℃で焼成し、コイル末
端が導出された対向する一対の端面に、外部端子電極を
形成する。
維持したままで小形化することができる積層チップイン
ダクタおよびその製造方法の提供。 【構成】 まず、Ｎｉ−Ｚｎ−Ｃｕ系の磁性フェライト
グリーンシート１に、 0.3mm径のスルーホール２を縦1.
92mm、横0.96mmの間隔で約3400個形成する。次いで、上
記スルーホール２を形成したグリーンシート１に、Ａｇ
ペーストを用い、一方の端部が円弧状に 180度屈曲し、
他方の端部が円弧状に90度屈曲した略コの字状のコイル
導体パターン３を印刷する。このとき、コイル導体パタ
ーン３における円弧状に90度屈曲した端部は、コイル捲
芯側においてスルーホール２の周縁の一部（スルーホー
ル円周の約２／３）と重なっている。次に、これらのシ
ートおよびダミーシートを所定の構成で積層して圧着
し、チップ寸法に裁断した後 900℃で焼成し、コイル末
端が導出された対向する一対の端面に、外部端子電極を
形成する。
Description
【０００１】
【産業上の利用分野】本発明は、小形化しても優れた磁
気特性を有する積層チップインダクタおよびその製造方
法に関する。
気特性を有する積層チップインダクタおよびその製造方
法に関する。
【０００２】
【従来の技術】積層チップインダクタは、磁性フェライ
ト素体内にらせん状のコイルが埋設され、この磁性フェ
ライト素体におけるコイル末端が導出された一対の対向
する端面に、外部端子電極が形成されてなるものであっ
て、このような積層チップインダクタは、一般に次のよ
うな方法で製造されてきた。
ト素体内にらせん状のコイルが埋設され、この磁性フェ
ライト素体におけるコイル末端が導出された一対の対向
する端面に、外部端子電極が形成されてなるものであっ
て、このような積層チップインダクタは、一般に次のよ
うな方法で製造されてきた。
【０００３】まず、フェライト磁性粉末原料と有機バイ
ンダーとを混練して得たスラリーと、例えばポリエチレ
ンテレフタレートフィルムからなる長尺なベースフィル
ムとを塗工機にセットし、ドクターブレード法によって
ベースフィルム上にスラリーを数十〜数百μｍの厚さで
連続的に塗布した後、ベースフィルム上のスラリーを乾
燥させる。次いで、乾燥したスラリーをベースフィルム
から剥離し、例えば 100mm角に切断して磁性フェライト
グリーンシート１を得る。
ンダーとを混練して得たスラリーと、例えばポリエチレ
ンテレフタレートフィルムからなる長尺なベースフィル
ムとを塗工機にセットし、ドクターブレード法によって
ベースフィルム上にスラリーを数十〜数百μｍの厚さで
連続的に塗布した後、ベースフィルム上のスラリーを乾
燥させる。次いで、乾燥したスラリーをベースフィルム
から剥離し、例えば 100mm角に切断して磁性フェライト
グリーンシート１を得る。
【０００４】次に、上記のようにして得たフェライトグ
リーンシート１における所定の位置にスルーホール２を
形成し、その表面に、導電ペーストによって図２に示す
ようなコイル導体パターン３を印刷形成する。なお、上
記グリーンシート上に印刷されるコイル導体パターン
は、スルーホールの径よりも広い幅を有するものであ
り、積層してスルーホール接続されることによってらせ
ん状のコイルが構成されるように、数種類の異なる方向
を向いた略コの字状をしている。
リーンシート１における所定の位置にスルーホール２を
形成し、その表面に、導電ペーストによって図２に示す
ようなコイル導体パターン３を印刷形成する。なお、上
記グリーンシート上に印刷されるコイル導体パターン
は、スルーホールの径よりも広い幅を有するものであ
り、積層してスルーホール接続されることによってらせ
ん状のコイルが構成されるように、数種類の異なる方向
を向いた略コの字状をしている。
【０００５】また、上記コイル導体パターンは、図２に
示すように、その線幅内にスルーホール全体を包含して
いるため、コイル導体パターン形成の際、一方の主面に
印刷された導電ペーストは、コイル導体パターンを形成
すると共に、スルーホール内壁を伝って他方の主面にお
けるスルーホール周辺部にも付着する。したがって、こ
のようなシートを積層することにより、隣接するコイル
導体パターンは導電接続され、らせん状のコイルが構成
されるのである。
示すように、その線幅内にスルーホール全体を包含して
いるため、コイル導体パターン形成の際、一方の主面に
印刷された導電ペーストは、コイル導体パターンを形成
すると共に、スルーホール内壁を伝って他方の主面にお
けるスルーホール周辺部にも付着する。したがって、こ
のようなシートを積層することにより、隣接するコイル
導体パターンは導電接続され、らせん状のコイルが構成
されるのである。
【０００６】次に、上記のようなスルーホールおよびコ
イル導体パターンが形成されたシートを所定枚数と、そ
の上下にスルーホールおよびコイル導体パターンが形成
されていないダミーシートとを積層して圧着し、所定の
巻数を有するらせん状のコイルが埋設された磁性フェラ
イト素体を得る。
イル導体パターンが形成されたシートを所定枚数と、そ
の上下にスルーホールおよびコイル導体パターンが形成
されていないダミーシートとを積層して圧着し、所定の
巻数を有するらせん状のコイルが埋設された磁性フェラ
イト素体を得る。
【０００７】次いで、この素体をチップサイズに裁断す
ることによってチップ素体における一対の対向する端面
にコイル末端を導出させ、これを焼成する。焼成後、素
体におけるコイル末端が導出した端面に導電ペーストを
塗布し、これを焼き付けることによって外部端子電極を
形成し、積層チップインダクタを得る。
ることによってチップ素体における一対の対向する端面
にコイル末端を導出させ、これを焼成する。焼成後、素
体におけるコイル末端が導出した端面に導電ペーストを
塗布し、これを焼き付けることによって外部端子電極を
形成し、積層チップインダクタを得る。
【０００８】
【発明が解決しようとする課題】近年、電子部品の小形
化に伴って積層チップインダクタの小形化が要望されて
いるが、これに対して従来の技術では、セラミックシー
トを薄くしたり、コイル導体パターンおよびスルーホー
ルを小さくすることによって小形化を図っていた。しか
しながら、打ち抜きによって形成することができるスル
ーホールの径には限界があったため、フェライトシート
の薄さやコイル導体パターンの大きさに対して、スルー
ホール径の大きさには不満があるという問題点があっ
た。
化に伴って積層チップインダクタの小形化が要望されて
いるが、これに対して従来の技術では、セラミックシー
トを薄くしたり、コイル導体パターンおよびスルーホー
ルを小さくすることによって小形化を図っていた。しか
しながら、打ち抜きによって形成することができるスル
ーホールの径には限界があったため、フェライトシート
の薄さやコイル導体パターンの大きさに対して、スルー
ホール径の大きさには不満があるという問題点があっ
た。
【０００９】すなわち、径の小さいスルーホールを打ち
抜くためには、スルーホール径に対応した細いシート打
ち抜き用ピンを必要とするが、シート打ち抜き用ピンの
径が小さすぎるとシートを打ち抜くことができず、シー
トを押し広げて貫通したり、シートによってはいわゆる
差し抜きになってしまうのである。そのため、ピンをシ
ートから抜いた際、孔が塞がったり、シートにおけるス
ルーホール縁部が盛り上がってしまい、スクリーン印刷
によるスルーホール接続の信頼性が著しく低下してしま
っていた。
抜くためには、スルーホール径に対応した細いシート打
ち抜き用ピンを必要とするが、シート打ち抜き用ピンの
径が小さすぎるとシートを打ち抜くことができず、シー
トを押し広げて貫通したり、シートによってはいわゆる
差し抜きになってしまうのである。そのため、ピンをシ
ートから抜いた際、孔が塞がったり、シートにおけるス
ルーホール縁部が盛り上がってしまい、スクリーン印刷
によるスルーホール接続の信頼性が著しく低下してしま
っていた。
【００１０】また、従来の技術においては、スルーホー
ルをコイル導体パターンの線幅内に包含することによ
り、積層圧着によるスルーホール接続を可能にしていた
ため、チップ素体が小さくなってもスルーホールの径が
大きいと、コイル導体パターンの線幅を細くすることが
できず、コイル導体が捲回する中央部、すなわち捲芯部
の断面積が小さくなり、インダクタンス等の磁気特性が
低下してしまうという問題点があった。
ルをコイル導体パターンの線幅内に包含することによ
り、積層圧着によるスルーホール接続を可能にしていた
ため、チップ素体が小さくなってもスルーホールの径が
大きいと、コイル導体パターンの線幅を細くすることが
できず、コイル導体が捲回する中央部、すなわち捲芯部
の断面積が小さくなり、インダクタンス等の磁気特性が
低下してしまうという問題点があった。
【００１１】そこで本発明は、上述従来の技術の問題点
を解決し、磁気特性が低下することなく、高い信頼性を
維持したままで小形化することができる積層チップイン
ダクタおよびその製造方法を提供することを目的とす
る。
を解決し、磁気特性が低下することなく、高い信頼性を
維持したままで小形化することができる積層チップイン
ダクタおよびその製造方法を提供することを目的とす
る。
【００１２】
【課題を解決するための手段】本発明者等は、上記目的
を達成するために鋭意研究した結果、スルーホール径よ
りも小さい線幅のコイル導体パターンを、コイル捲芯側
においてスルーホール周縁部の一部と重なるように印刷
形成することにより、上記課題が解決されることを見い
出し、本発明に到達した。
を達成するために鋭意研究した結果、スルーホール径よ
りも小さい線幅のコイル導体パターンを、コイル捲芯側
においてスルーホール周縁部の一部と重なるように印刷
形成することにより、上記課題が解決されることを見い
出し、本発明に到達した。
【００１３】すなわち、本発明は、磁性フェライト素体
内に、コイル導体パターンをスルーホール接続すること
によって構成されたらせん状のコイルが埋設され、該磁
性フェライト素体におけるコイル末端が導出された一対
の対向する端面に、外部端子電極が形成されてなる積層
チップインダクタであって、前記コイル導体パターン
が、コイルの線幅よりも大きい径を有し、コイル部分と
コイル捲芯部分とに跨がって、好ましくは円周の２／３
程度がコイル部分に重なるように位置するスルーホール
によって接続されていることを特徴とする積層チップイ
ンダクタ；およびスルーホールを有する複数枚の磁性体
セラミックグリーンシートにコイル導体パターンを印刷
し、これらのシートを積層圧着することによって隣接す
るコイル導体パターンをスルーホール接続し、得られた
らせん状のコイルが埋設された磁性フェライト素体を焼
成した後、磁性フェライト素体におけるコイル末端が導
出された一対の対向する端面に外部端子電極を形成する
積層チップインダクタの製造方法であって、前記スルー
ホールを有する磁性体セラミックグリーンシートに、導
電ペーストによってスルーホール径よりも小さい線幅の
コイル導体パターンを、スルーホールがコイル捲芯部分
とコイル部分とに跨がって位置するように、すなわちコ
イル導体パターンがコイル捲芯側においてスルーホール
周縁部の一部、好ましくはスルーホール円周の２／３程
度と重なるように印刷することを特徴とする積層チップ
インダクタの製造方法を提供するものである。
内に、コイル導体パターンをスルーホール接続すること
によって構成されたらせん状のコイルが埋設され、該磁
性フェライト素体におけるコイル末端が導出された一対
の対向する端面に、外部端子電極が形成されてなる積層
チップインダクタであって、前記コイル導体パターン
が、コイルの線幅よりも大きい径を有し、コイル部分と
コイル捲芯部分とに跨がって、好ましくは円周の２／３
程度がコイル部分に重なるように位置するスルーホール
によって接続されていることを特徴とする積層チップイ
ンダクタ；およびスルーホールを有する複数枚の磁性体
セラミックグリーンシートにコイル導体パターンを印刷
し、これらのシートを積層圧着することによって隣接す
るコイル導体パターンをスルーホール接続し、得られた
らせん状のコイルが埋設された磁性フェライト素体を焼
成した後、磁性フェライト素体におけるコイル末端が導
出された一対の対向する端面に外部端子電極を形成する
積層チップインダクタの製造方法であって、前記スルー
ホールを有する磁性体セラミックグリーンシートに、導
電ペーストによってスルーホール径よりも小さい線幅の
コイル導体パターンを、スルーホールがコイル捲芯部分
とコイル部分とに跨がって位置するように、すなわちコ
イル導体パターンがコイル捲芯側においてスルーホール
周縁部の一部、好ましくはスルーホール円周の２／３程
度と重なるように印刷することを特徴とする積層チップ
インダクタの製造方法を提供するものである。
【００１４】
【作用】本発明の積層チップインダクタの製造方法によ
ると、スルーホールを有する磁性体セラミックグリーン
シートに、導電ペーストによってスルーホール径よりも
小さい線幅のコイル導体パターンを、スルーホールがコ
イル捲芯部分とコイル部分とに跨がって位置するよう
に、すなわちコイル導体パターンがコイル捲芯側におい
てスルーホール周縁部の一部、好ましくはスルーホール
円周の２／３程度と重なるように印刷している。
ると、スルーホールを有する磁性体セラミックグリーン
シートに、導電ペーストによってスルーホール径よりも
小さい線幅のコイル導体パターンを、スルーホールがコ
イル捲芯部分とコイル部分とに跨がって位置するよう
に、すなわちコイル導体パターンがコイル捲芯側におい
てスルーホール周縁部の一部、好ましくはスルーホール
円周の２／３程度と重なるように印刷している。
【００１５】このようにコイル導体パターンをスルーホ
ール円周の２／３程度と重ねることにより、シートに上
記コイル導体パターンの線幅以下の径のスルーホールを
形成し、このスルーホール全体が線幅内に包含されるよ
うにコイル導体パターンを印刷した場合と同等の精度で
スルーホール接続を行うことができる。
ール円周の２／３程度と重ねることにより、シートに上
記コイル導体パターンの線幅以下の径のスルーホールを
形成し、このスルーホール全体が線幅内に包含されるよ
うにコイル導体パターンを印刷した場合と同等の精度で
スルーホール接続を行うことができる。
【００１６】また、コイル捲芯部に位置したスルーホー
ルの一部分は、積層体を圧着した際にグリーンシートの
伸びによって埋められ、コイルの捲芯として作用する。
すなわち、本発明の積層チップインダクタの製造方法に
おいてシートに形成されるスルーホールは、その一部が
コイル導体パターンの接続用部分として作用し、残りの
部分がコイル捲芯部分として作用するのである。そのた
め、本発明の積層チップインダクタは、コイル捲芯部分
に部分的に位置したスルーホールによってコイル捲芯の
断面積が減少してしまうことはない。
ルの一部分は、積層体を圧着した際にグリーンシートの
伸びによって埋められ、コイルの捲芯として作用する。
すなわち、本発明の積層チップインダクタの製造方法に
おいてシートに形成されるスルーホールは、その一部が
コイル導体パターンの接続用部分として作用し、残りの
部分がコイル捲芯部分として作用するのである。そのた
め、本発明の積層チップインダクタは、コイル捲芯部分
に部分的に位置したスルーホールによってコイル捲芯の
断面積が減少してしまうことはない。
【００１７】上記のような構成でスルーホールおよびコ
イル導体を形成することにより、シートを小形化した場
合においても、打ち抜きによって形成することができな
くなるほどスルーホールの径を小さくしなくても良く、
しかも捲芯部の断面積を大きくとることができるため、
インダクタンス等の磁気特性の低下が防止され、高い信
頼性を有する積層チップインダクタを得ることができ
る。
イル導体を形成することにより、シートを小形化した場
合においても、打ち抜きによって形成することができな
くなるほどスルーホールの径を小さくしなくても良く、
しかも捲芯部の断面積を大きくとることができるため、
インダクタンス等の磁気特性の低下が防止され、高い信
頼性を有する積層チップインダクタを得ることができ
る。
【００１８】以下、実施例により本発明をさらに詳細に
説明する。しかし本発明の範囲は以下の実施例により制
限されるものではない。
説明する。しかし本発明の範囲は以下の実施例により制
限されるものではない。
【００１９】
【実施例１】本発明の積層チップインダクタの製造方法
の一例を以下に示す。
の一例を以下に示す。
【００２０】まず、Ｎｉ−Ｚｎ−Ｃｕ系の磁性フェライ
トグリーンシート１（ 100mmW × 100mmL × 0.1mmT ）
に、 0.3mm径のスルーホール２を縦1.92mm、横0.96mmの
間隔で約3400個形成した。次いで、上記スルーホール２
を形成したグリーンシート１に、Ａｇペーストを用い、
線幅0.16mmで図１に示すような形状、すなわち一方の端
部が円弧状に 180度屈曲し、他方の端部が円弧状に90度
屈曲した略コの字状のコイル導体パターン３を印刷し
た。このとき、コイル導体パターン３における円弧状に
90度屈曲した端部は、コイル捲芯側においてスルーホー
ル２の周縁の一部（スルーホール円周の約２／３）と重
なっている。なお、本実施例においてシート上に形成し
たコイル導体パターンは、円弧状に屈曲した略コの字状
のものとしたが、直角に屈曲させたものであっても良
い。
トグリーンシート１（ 100mmW × 100mmL × 0.1mmT ）
に、 0.3mm径のスルーホール２を縦1.92mm、横0.96mmの
間隔で約3400個形成した。次いで、上記スルーホール２
を形成したグリーンシート１に、Ａｇペーストを用い、
線幅0.16mmで図１に示すような形状、すなわち一方の端
部が円弧状に 180度屈曲し、他方の端部が円弧状に90度
屈曲した略コの字状のコイル導体パターン３を印刷し
た。このとき、コイル導体パターン３における円弧状に
90度屈曲した端部は、コイル捲芯側においてスルーホー
ル２の周縁の一部（スルーホール円周の約２／３）と重
なっている。なお、本実施例においてシート上に形成し
たコイル導体パターンは、円弧状に屈曲した略コの字状
のものとしたが、直角に屈曲させたものであっても良
い。
【００２１】次に、スルーホール２およびコイル導体パ
ターン３を形成したシート１を、図１に示すような構成
で積層し、その上下にダミーシートをそれぞれ５枚づつ
積層して圧着した後、1.92mm×0.96mmのチップ寸法に裁
断した。なお、図１はチップ１個分が示されており、そ
れぞれのシートに形成されたスルーホールは、これらの
シートを積層した際にコイルの内側で対角状に配置され
る。
ターン３を形成したシート１を、図１に示すような構成
で積層し、その上下にダミーシートをそれぞれ５枚づつ
積層して圧着した後、1.92mm×0.96mmのチップ寸法に裁
断した。なお、図１はチップ１個分が示されており、そ
れぞれのシートに形成されたスルーホールは、これらの
シートを積層した際にコイルの内側で対角状に配置され
る。
【００２２】次いで、これらのチップ素体を 900℃で焼
成し（チップ寸法 1.6mm× 0.8mm）、チップ素体におけ
るコイル末端が導出された対向する一対の端面に、外部
端子電極を形成し、積層チップインダクタを得た。
成し（チップ寸法 1.6mm× 0.8mm）、チップ素体におけ
るコイル末端が導出された対向する一対の端面に、外部
端子電極を形成し、積層チップインダクタを得た。
【００２３】上記のようにして得た積層チップインダク
タから無作為に 300個を抜き取り、インダクタンス
（Ｌ）と品質係数（Ｑ）を測定したところ、Ｌの平均値
は 0.068μＨ、Ｑの平均値は30であり、優れた磁気特性
を有していた。
タから無作為に 300個を抜き取り、インダクタンス
（Ｌ）と品質係数（Ｑ）を測定したところ、Ｌの平均値
は 0.068μＨ、Ｑの平均値は30であり、優れた磁気特性
を有していた。
【００２４】
【実施例２】本発明の積層チップインダクタの製造方法
の別の一例を以下に示す。
の別の一例を以下に示す。
【００２５】まず、Ｎｉ−Ｚｎ−Ｃｕ系の磁性フェライ
トグリーンシート（ 100mmW × 100mmL × 0.1mmT ）
に、 0.3mm径のスルーホールを縦 1.2mm、横 0.6mmの間
隔で約8800個形成した。次いで、上記スルーホールを形
成したグリーンシートに、Ａｇペーストを用い、線幅0.
08mmで、両方の端部が円弧状に 180度屈曲した略Ｃ字状
のコイル導体パターンを印刷した。このとき、コイル導
体パターンにおける一方の端部は、コイル捲芯側におい
てスルーホールの周縁の一部（スルーホール円周の約３
／４）と重なっている。なお、本実施例においてシート
上に形成したコイル導体パターンは、円弧状に屈曲した
略Ｃ字状のものとしたが、直角に屈曲させたものであっ
ても良い。
トグリーンシート（ 100mmW × 100mmL × 0.1mmT ）
に、 0.3mm径のスルーホールを縦 1.2mm、横 0.6mmの間
隔で約8800個形成した。次いで、上記スルーホールを形
成したグリーンシートに、Ａｇペーストを用い、線幅0.
08mmで、両方の端部が円弧状に 180度屈曲した略Ｃ字状
のコイル導体パターンを印刷した。このとき、コイル導
体パターンにおける一方の端部は、コイル捲芯側におい
てスルーホールの周縁の一部（スルーホール円周の約３
／４）と重なっている。なお、本実施例においてシート
上に形成したコイル導体パターンは、円弧状に屈曲した
略Ｃ字状のものとしたが、直角に屈曲させたものであっ
ても良い。
【００２６】次に、スルーホールおよびコイル導体パタ
ーンを形成したシートを、所定の構成で積層し、その上
下にダミーシートをそれぞれ５枚づつ積層して圧着した
後、1.2mm× 0.6mmのチップ寸法に裁断した。なお、上
記それぞれのシートに形成されたスルーホールは、これ
らのシートを積層した際にコイルの内側で対向して配置
される。
ーンを形成したシートを、所定の構成で積層し、その上
下にダミーシートをそれぞれ５枚づつ積層して圧着した
後、1.2mm× 0.6mmのチップ寸法に裁断した。なお、上
記それぞれのシートに形成されたスルーホールは、これ
らのシートを積層した際にコイルの内側で対向して配置
される。
【００２７】次いで、これらのチップ素体を 900℃で焼
成し（チップ寸法 1.0mm× 0.5mm）、チップ素体におけ
るコイル末端が導出された対向する一対の端面に、外部
端子電極を形成し、積層チップインダクタを得た。
成し（チップ寸法 1.0mm× 0.5mm）、チップ素体におけ
るコイル末端が導出された対向する一対の端面に、外部
端子電極を形成し、積層チップインダクタを得た。
【００２８】上記のようにして得た積層チップインダク
タから無作為に 300個を抜き取り、インダクタンス
（Ｌ）と品質係数（Ｑ）を測定したところ、Ｌの平均値
は 0.042μＨ、Ｑの平均値は20であり、優れた磁性特性
を有していた。
タから無作為に 300個を抜き取り、インダクタンス
（Ｌ）と品質係数（Ｑ）を測定したところ、Ｌの平均値
は 0.042μＨ、Ｑの平均値は20であり、優れた磁性特性
を有していた。
【００２９】
【比較例】コイル導体の線幅を 0.3mmとしたこと以外は
実施例１と同様にして積層チップインダクタを複数個製
造し、無作為に 300個を抜き取ってインダクタンス
（Ｌ）と品質係数（Ｑ）を測定したところ、Ｌの平均値
は 0.052μＨ、Ｑの平均値は32であった。
実施例１と同様にして積層チップインダクタを複数個製
造し、無作為に 300個を抜き取ってインダクタンス
（Ｌ）と品質係数（Ｑ）を測定したところ、Ｌの平均値
は 0.052μＨ、Ｑの平均値は32であった。
【００３０】
【発明の効果】本発明の開発により、スルーホールの径
を小さくしなくとも、コイル導体パターンの線幅を細く
することができるようになった。そのため、スルーホー
ルを差し抜きによらず打ち抜きで形成することができる
ようになり、信頼性を保ったままで小形化することが可
能になった。また、本発明によると、スルーホールはコ
イル導体パターンとコイル捲芯部分とに跨がって位置し
ているが、そのうちコイル捲芯部分に位置した部分は、
積層体の圧着時におけるシートの伸びによって埋められ
るため、捲芯部の断面積が狭まることはない。そのた
め、コイル捲芯部を広くとることができるようになり、
従来の小形化した積層チップインダクタのように磁気特
性が低下してしまうことが防止されるようになった。
を小さくしなくとも、コイル導体パターンの線幅を細く
することができるようになった。そのため、スルーホー
ルを差し抜きによらず打ち抜きで形成することができる
ようになり、信頼性を保ったままで小形化することが可
能になった。また、本発明によると、スルーホールはコ
イル導体パターンとコイル捲芯部分とに跨がって位置し
ているが、そのうちコイル捲芯部分に位置した部分は、
積層体の圧着時におけるシートの伸びによって埋められ
るため、捲芯部の断面積が狭まることはない。そのた
め、コイル捲芯部を広くとることができるようになり、
従来の小形化した積層チップインダクタのように磁気特
性が低下してしまうことが防止されるようになった。
【図１】本発明の積層チップインダクタを構成するコイ
ル導体パターンおよびスルーホールが形成されたシート
を示す斜視図である。
ル導体パターンおよびスルーホールが形成されたシート
を示す斜視図である。
【図２】従来の積層チップインダクタを構成するコイル
導体パターンおよびスルーホールが形成されたシートを
示す斜視図である。
導体パターンおよびスルーホールが形成されたシートを
示す斜視図である。
１‥‥‥磁性フェライトグリーンシート ２‥‥‥スルーホール ３‥‥‥コイル導体パターン
Claims (2)
- 【請求項１】 磁性フェライト素体内に、コイル導体パ
ターンをスルーホール接続することによって構成された
らせん状のコイルが埋設され、該磁性フェライト素体に
おけるコイル末端が導出された一対の対向する端面に、
外部端子電極が形成されてなる積層チップインダクタで
あって、前記コイル導体パターンが、コイルの線幅より
も大きい径を有し、コイル部分とコイル捲芯部分とに跨
がって位置するスルーホールによって接続されているこ
とを特徴とする積層チップインダクタ。 - 【請求項２】 スルーホールを有する複数枚の磁性体セ
ラミックグリーンシートにコイル導体パターンを印刷
し、これらのシートを積層圧着することによって隣接す
るコイル導体パターンをスルーホール接続し、得られた
らせん状のコイルが埋設された磁性フェライト素体を焼
成した後、磁性フェライト素体におけるコイル末端が導
出された一対の対向する端面に外部端子電極を形成する
積層チップインダクタの製造方法であって、前記スルー
ホールを有する磁性体セラミックグリーンシートに、ス
ルーホールがコイル捲芯部分とコイル部分とに跨がって
位置するように、導電ペーストによってスルーホール径
よりも小さい線幅のコイル導体パターンを印刷すること
を特徴とする積層チップインダクタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04242652A JP3132786B2 (ja) | 1992-08-19 | 1992-08-19 | 積層チップインダクタおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04242652A JP3132786B2 (ja) | 1992-08-19 | 1992-08-19 | 積層チップインダクタおよびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0669040A true JPH0669040A (ja) | 1994-03-11 |
| JP3132786B2 JP3132786B2 (ja) | 2001-02-05 |
Family
ID=17092236
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04242652A Expired - Fee Related JP3132786B2 (ja) | 1992-08-19 | 1992-08-19 | 積層チップインダクタおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3132786B2 (ja) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0978852A1 (en) * | 1998-08-04 | 2000-02-09 | Korea Electronics Technology Institute | Multilayer type chip inductor |
| US6133809A (en) * | 1996-04-22 | 2000-10-17 | Murata Manufacturing Co., Ltd. | LC filter with a parallel ground electrode |
| JP2001044033A (ja) * | 1999-05-25 | 2001-02-16 | Hitachi Metals Ltd | 積層型コモンモードチョークコイル |
| US6189200B1 (en) * | 1996-09-17 | 2001-02-20 | Murata Manufacturing Co., Ltd. | Method for producing multi-layered chip inductor |
| KR100316478B1 (ko) * | 1999-06-30 | 2001-12-12 | 이형도 | 칩 인덕터 |
| US6345434B1 (en) * | 1998-07-06 | 2002-02-12 | Tdk Corporation | Process of manufacturing an inductor device with stacked coil pattern units |
| US6580350B1 (en) * | 1999-03-31 | 2003-06-17 | Taiyo Yuden Co., Ltd. | Laminated electronic component |
| KR20030057998A (ko) * | 2001-12-29 | 2003-07-07 | 셀라반도체 주식회사 | 저온 소성 세라믹을 이용한 다층 인덕터 |
| US6817085B2 (en) * | 1999-07-07 | 2004-11-16 | Tdk Corporation | Method of manufacturing a multi-layer ferrite chip inductor array |
| US6820320B2 (en) | 1998-07-06 | 2004-11-23 | Tdk Corporation | Process of making an inductor device |
| KR100475620B1 (ko) * | 2001-12-14 | 2005-03-15 | 미쓰비시덴키 가부시키가이샤 | 적층 인덕턴스 소자 |
| US20100171582A1 (en) * | 2007-06-20 | 2010-07-08 | Osram Gesellschaft Mit Beschraenkter Haftung | Monolithic inductive component, method for the production of the component, and application of the component |
| US7928823B2 (en) | 2003-11-28 | 2011-04-19 | Murata Manufacturing Co., Ltd. | Laminated ceramic electronic component and method for producing the same |
| JP2019004082A (ja) * | 2017-06-16 | 2019-01-10 | 太陽誘電株式会社 | コイル部品 |
-
1992
- 1992-08-19 JP JP04242652A patent/JP3132786B2/ja not_active Expired - Fee Related
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6133809A (en) * | 1996-04-22 | 2000-10-17 | Murata Manufacturing Co., Ltd. | LC filter with a parallel ground electrode |
| US6189200B1 (en) * | 1996-09-17 | 2001-02-20 | Murata Manufacturing Co., Ltd. | Method for producing multi-layered chip inductor |
| US6630881B1 (en) | 1996-09-17 | 2003-10-07 | Murata Manufacturing Co., Ltd. | Method for producing multi-layered chip inductor |
| US7173508B2 (en) | 1998-07-06 | 2007-02-06 | Tdk Corporation | Inductor device |
| US6345434B1 (en) * | 1998-07-06 | 2002-02-12 | Tdk Corporation | Process of manufacturing an inductor device with stacked coil pattern units |
| US6820320B2 (en) | 1998-07-06 | 2004-11-23 | Tdk Corporation | Process of making an inductor device |
| EP0978852A1 (en) * | 1998-08-04 | 2000-02-09 | Korea Electronics Technology Institute | Multilayer type chip inductor |
| US6580350B1 (en) * | 1999-03-31 | 2003-06-17 | Taiyo Yuden Co., Ltd. | Laminated electronic component |
| JP2001044033A (ja) * | 1999-05-25 | 2001-02-16 | Hitachi Metals Ltd | 積層型コモンモードチョークコイル |
| KR100316478B1 (ko) * | 1999-06-30 | 2001-12-12 | 이형도 | 칩 인덕터 |
| US6817085B2 (en) * | 1999-07-07 | 2004-11-16 | Tdk Corporation | Method of manufacturing a multi-layer ferrite chip inductor array |
| KR100475620B1 (ko) * | 2001-12-14 | 2005-03-15 | 미쓰비시덴키 가부시키가이샤 | 적층 인덕턴스 소자 |
| KR20030057998A (ko) * | 2001-12-29 | 2003-07-07 | 셀라반도체 주식회사 | 저온 소성 세라믹을 이용한 다층 인덕터 |
| US7928823B2 (en) | 2003-11-28 | 2011-04-19 | Murata Manufacturing Co., Ltd. | Laminated ceramic electronic component and method for producing the same |
| US20100171582A1 (en) * | 2007-06-20 | 2010-07-08 | Osram Gesellschaft Mit Beschraenkter Haftung | Monolithic inductive component, method for the production of the component, and application of the component |
| US8695208B2 (en) * | 2007-06-20 | 2014-04-15 | Siemens Aktiengesellschaft | Method for production of monolithic inductive component |
| JP2019004082A (ja) * | 2017-06-16 | 2019-01-10 | 太陽誘電株式会社 | コイル部品 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3132786B2 (ja) | 2001-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8159322B2 (en) | Laminated coil | |
| JP3571247B2 (ja) | 積層電子部品 | |
| KR100438191B1 (ko) | 인덕터 소자 및 그 제조방법 | |
| KR100370670B1 (ko) | 인덕터 소자 및 그 제조방법 | |
| US20010020885A1 (en) | Method of manufacturing multilayer-type chip inductors | |
| JP3132786B2 (ja) | 積層チップインダクタおよびその製造方法 | |
| JPH0258813A (ja) | 積層型インダクタ | |
| JPH10321436A (ja) | 積層型コイル及びその製造方法 | |
| JP2002093623A (ja) | 積層インダクタ | |
| JPH0669057A (ja) | 積層チップインダクタの製造方法 | |
| JPH11265823A (ja) | 積層型インダクタ及びその製造方法 | |
| JPH0363205B2 (ja) | ||
| JP2000082615A (ja) | インダクタ素子およびその製造方法 | |
| JP2002270432A (ja) | 積層部品及びその製造方法 | |
| JPH10270249A (ja) | 積層型コイル部品 | |
| JP2938631B2 (ja) | 積層セラミックインダクタの製造方法 | |
| JPH0757935A (ja) | 積層チップインダクタ | |
| JP2000082626A (ja) | インダクタ素子およびその製造方法 | |
| JP2002343640A (ja) | 積層セラミック型電子部品 | |
| JP2001060518A (ja) | 積層電子部品 | |
| JP4635430B2 (ja) | 積層コイル部品 | |
| JP2967843B2 (ja) | 積層チップインダクタおよびその製造方法 | |
| KR850001769B1 (ko) | 세라믹 커패시터 및 그 제조방법 | |
| JPH0729815U (ja) | 積層ｌｃフィルタおよびこれを用いた複合積層ｌｃフィルタ | |
| JPH10241997A (ja) | 積層複合電子部品 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20001031 |
|
| LAPS | Cancellation because of no payment of annual fees |