JP4635430B2

JP4635430B2 - 積層コイル部品

Info

Publication number: JP4635430B2
Application number: JP2003393565A
Authority: JP
Inventors: 利夫河端
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 2003-11-25
Filing date: 2003-11-25
Publication date: 2011-02-23
Anticipated expiration: 2023-11-25
Also published as: JP2005158920A

Description

本発明は積層コイル部品に関し、より詳細には、セラミック焼結体に内蔵されたコイルの浮遊容量を小さくして自己共振周波数を高くする積層コイル部品に関する。

従来、積層コイル部品は、図６に示すような外観形状をしている。この従来の積層コイル部品１は、図７に示すように、帯状に導体パターンを形成した帯状導体２２をＵ字形状に印刷したセラミックグリーンシート２１を９０°ずつ回転させて順次積層するものである。すなわち、それぞれ帯状導体２２，２２ａ，２２ｂ，２２ｃ，２２ｄが印刷されたセラミックグリーンシート２１，２１ａ，２１ｂ，２１ｃ，２１ｄを順次積層する（図７のＲの範囲）。この場合、バイアホール２３で帯状導体２２を順次接続している。そして、帯状導体が形成されておらずバイアホール２３のみ設けられたセラミックグリーンシート２４と外部電極に接続する図示していない接続導体が配置されているセラミックグリーンシート２５を、Ｒの範囲を繰り返して積層した層の上下側にそれぞれ順次積層し、圧着して焼成している。

このように、セラミックグリーンシートに帯状導体を配置したものを９０°、１８０°、２７０°回転させた際の帯状導体の配列状態および、それを重ねた場合の帯状導体の重なり状態を図８に示している。図８（ａ）に示すようなセラミックグリーンシートに帯状導体を配置した構成のものの裏面に、同一構成のものを反時計方向に９０°回転させた図８（ｂ）に示すような配置になるものを重ねると、図８（ｅ）に斜線して示すように、隣接する帯状導体２２は２辺で重なる。さらに、反時計方向に１８０回転させた図８（ｃ）に示すような配置になるものを図８（ａ）に示すような配置のものの下に重ねると、（図８（ｆ））に斜線して示すように、２辺で重なるものであった。
このように、従来はインダクタンスを大きくして小型化を図るため、帯状導体のズレを少なくして積層している。しかし、帯状導体の重なり面積が大きくなり、コイルの浮遊容量が増加し、自己共振周波数（ＳＲＦ）が低下して高周波帯でのインピーダンスが低下してしまう。

また、シート厚を薄くして帯状導体間隔を小さくすることで小型化を図ろうとすると、コイルの浮遊容量が増加し、自己共振周波数が低下してしまうという関係がある。ところが、基板に実装する高周波で使用する積層コイル部品としては、小型化と共に高い周波数まで使用できることが要求されている。

そこで、浮遊容量を小さくする積層コイル部品の一例としては、特許文献１で開示された積層チップインダクタがある。特許文献１の積層チップインダクタは上下の両外装面をなす一対の磁性体板の間に、所定部分に切り欠き窓を有する磁性体層と、渦巻状の帯状導電体とを、前記切り欠き窓を通して、一の帯状導電体の終端部分と次の帯状導電体の始端部分とを接続するように積層して磁性体内にコイルを内蔵した積層体を形成する。前記一対の磁性体板の一の磁性体板と密着する帯状導電体の始端部分と他の磁性体板に密着する帯状導電体の終端部分とを積層体の側面に露出し、該露出部分を外部電極に接続してなる。そして、前記渦巻状の帯状導電体のライン幅が各層ごとに互に異なる構成としている。このように、特許文献１では、太い導体パターンと、細い導体パターンを交互に積層して接続することで、幅の小さい導体パターンの部分的存在により、線間を小さくすることができ、自己共振周波数を高くすることができる。

また、浮遊容量を小さくする積層コイル部品の他の例としては、特許文献２で開示された積層チップコイル部品がある。特許文献２の積層チップコイル部品は、電気絶縁層と導体パターンとが交互に積層され、各導体パターンの端部が順次接続されることで積層方向に重畳したコイルパターンが形成されて電気絶縁体中に埋設された状態となっており、チップ外表面に、内部のコイルパターンのそれぞれの端部近傍に接続される外部電極が設けられている。そして、コイルパターンは、チップ中で内側と外側の２経路を周回し、内側を周回する導体パターンと外側を周回する導体パターンが積層方向で交互に配置されている。このように特許文献２の積層コイル部品では、内側を周回するパターンと外側を周回するパターンを交互に積層することで、絶縁体の１層の厚み分が離れた導体パターンについて、直角に横切ることはあっても重ならず、導体パターン間の浮遊容量が減り、自己共振周波数を高くすることができる。

特開平１０−２７７１１号公報特開２０００−２２３３１５号公報

ところで、特許文献１では、太い帯状導体と、細い帯状導体を交互に積層することを行っているが、少なくとも２種類の帯状導体を用意しなければならないと共に、それを交互に間違いなく積層しなければならない等のことから、製造コストが高くなるという問題があった。

また、特許文献２においては、内側を周回するパターンと外側を周回するパターンを交互に積層することを行っているが、この場合においても、少なくとも２種類の帯状導体を用意しなければならないと共に、それを交互に間違いなく積層しなければならない等のことから、製造コストが高くなるという問題があった。

本発明はこれらの問題点に鑑みてなされたものであって、小型化を実現しながらも浮遊容量を小さくし、コストを低減する積層コイル部品を提供することを目的としている。

上記の目的を達成するために、請求項１記載の発明に係る積層コイル部品は、セラミック焼結体と、該セラミック焼結体を形成するセラミック層を介して配設される複数の帯状導体を、前記セラミック層に設けられたバイアホールによって直列に接続してなるコイルとを有する積層コイル部品であって、前記帯状導体の各々は、同一構成を有し、しかも、それぞれ略直角のＵ字状に形成された３辺からなって３／４ターンしており、第２辺の長さをａ、第１辺と第３辺の長さをｂ、第２辺の幅をｃとして、３辺の前記帯状導体の幅が略一定で、かつ、ｂ≦ａ−ｃの関係を満たす形状にされていることを特徴とする。

請求項２に記載の発明に係る積層コイル部品は、請求項１に記載の発明におい
て、前記帯状導体の各々は、ｂ＝ａ−ｃの関係を満たす形状にされていることを特徴とする。

請求項３に記載の発明に係る積層コイル部品は、請求項１又は２に記載の発明において、前記帯状導体の第１辺と第３辺の先端及び該辺の外縁から焼結体の接近した辺までの距離がほぼ等しく形成されていることを特徴とする。

請求項１記載の発明に係る積層コイル部品は、１層のセラミック層を介して帯状導体の重なる部分は、直角に交わる部分のみであるからその面積が小さくできる。さらに、帯状に重なる部分は２層のセラミック層を介してであるので、浮遊容量を小さくできて自己共振周波数を高くすることができ、小型化できる。さらに、帯状導体は同一構成のものを使用するから、コイルパターン形状や導体パターン数を減らし、製造工数、コストを低減することができる。

請求項２記載の発明に係る積層コイル部品は、請求項１記載の発明の効果に加えて、隣接する帯状導体の重なりを直角に交わる部分のみであり、しかも積層方向の帯状導体同士のズレが少なくなり、コイル径を大きくできてインダクタンスを大きくでき、一層小型化を図ることができる。

請求項３記載の発明に係る積層コイル部品は、請求項１及び２記載の発明の効果に加えて、積層方向の帯状導体同士のズレを一層少なくでき、製造が容易となり、製造工数、コストを低減することができる。

セラミック焼結体と、セラミック焼結体を形成するセラミック層を介して配設される複数の該帯状導体を前記セラミック層に設けられたバイアホールによって直列に接続してなるコイルとを有する積層コイル部品であって、前記帯状導体の各々は、それぞれ略直角のＵ字状に形成された３辺からなって３／４ターンしており、第２辺の長さをa、第１辺と第３辺の長さをｂ、第２辺の幅をｃとして、ｂ≦ａ−ｃの関係を満たす形状とした。
なお、この場合において、ｂ＝ａ−ｃの関係を満たし、各帯状導体の幅ｃが等しく、前記帯状導体の第１辺と第３辺の先端及び該辺の外縁から焼結体の接近した辺までの距離がほぼ等しく形成されていることがより好ましい。

以下に図面により本発明の実施の形態を説明する。図１は本発明の積層コイル部品の分解構造を示す斜視図、図２はセラミック層（セラミックシート）を介して配設された帯状導体を示す平面図、図３は９０°ずつ回転させて積層した場合の隣接する帯状導体の重なり状態を示す平面図、図４は本発明に係る積層コイル部品の周波数とインピーダンスの関係を示す図である。

積層コイル部品であるチップインダクタ１は、図６で外観形状を示すような従来の積層コイル部品と同様に、略直方体形状のセラミック焼結体２の内部のセラミック層の積層面に帯状導体が配置されているものである。この帯状導体は、その端部に設けられたバイアホールを介して隣接する層の帯状導体の端部に接続され、帯状導体のコイルを形成している。さらにバイアホールを介してセラミック焼結体内の積層方向（Ｌ方向）の端部に形成された帯状導体の端部又は端縁に形成された接続電極に接続され、接続電極を介してそれぞれ外部電極３及び４に接続されている。

図１に示すような帯状導体６及びバイアホール７が配置されて構成されたセラミック層５に配設された帯状導体によるコイルの形成は、セラミック層５の帯状導体６の形成されていない裏面側に、順次反時計方向に９０°回転させてセラミック層５ａ、５ｂ、５ｃ、５ｄ、５ｅ（以下、特に区別する必要がない限り５とする）と繰り返し重ねられたように構成されることでなされる。すなわち、帯状導体６、６ａ、６ｃ、６ｄ、６ｅ（以下、特に区別する必要がない限り６とする）の第１辺８に設けられたバイアホール７（７，７ａ，７ｂ，７ｃ，７ｄ，７ｅ）で裏面の帯状導体６の第３辺１０の端部に当接することで、表側の帯状導体６と裏面側の帯状導体６を順次接続する。このように帯状導体６の所定の端部同士をセラミック層５の厚み方向に貫通して形成されたバイアホール７でもって順次接続していくことで、周回した形状の帯状導体のコイルが形成される。

上記のように周回を繰り返すことにより、形成した帯状導体のコイル層の表側に、さらに、帯状導体が形成されておらずバイアホール７のみ設けられたセラミックグリーンシート１１を積層し、さらに外部電極に接続する接続導体が配置されているセラミックグリーンシート１２を積層する。また、形成した帯状導体のコイル層の裏側にも同様に、セラミックグリーンシート１１、１２が積層されている。そしてこれらは圧着されて焼成される。

さらに、バイアホールおよび接続導体を介して帯状導体に接続される外部電極がディップ法によってセラミック焼結体の端面に形成される。

セラミック層５には、図２に示すように、帯状導体６が配置され、バイアホール７（この図２では第１辺に配置されている）がセラミック層５を貫通して設けられている。
図２に示す帯状導体６の第２辺の長さをａ、第１辺と第３辺の長さをｂ、第２辺の幅をｃとしている。さらに、第１辺と第３辺の先端から接近した辺までの距離をｂ₀とし、第１辺と第３辺の外縁から接近した辺までの距離をそれぞれａ₀、ａ₁とし、第２辺の外縁から接近した辺までの距離をそれぞれｂ₁としている。そして、ｂ≦ａ−ｃ、ａ₀＝ａ₁＝ｂ₀、ｃ＋ｂ₀≦ｂ₁としている。

次に、図３により、図２に示すようにセラミックシート５の表面に帯状導体６が配置され、バイアホール７がセラミックシート５の第１辺に貫通して形成されたものを積層して帯状導体をコイルに形成する際の帯状導体６の重なる状態について説明する。

帯状導体６ａ及びバイアホール７ａが形成されたセラミックシート５ａを用意し、セラミックシート５の裏面（帯状導体６が形成されていない面）に、帯状導体６ａ及びバイアホール７ａが形成されたセラミックシート５ａを積層する（図３（ａ））。このとき、帯状導体６ａが帯状導体６をセラミックシートのおもて面側から見て反時計回り（裏面側から見れば時計回り）に９０°回転させた関係にされている。これにより、帯状導体６の端部と帯状導体６ａの端部とは、バイアホール７を介して接続される。また、このとき帯状導体６と帯状導体６ａとが重なる部分は、バイアホール７の部分を除き、帯状導体６の第２辺９と帯状導体６ａの第２辺９ａが交差する部分のみである（図３（ａ））。

次に、セラミックシート５ａの裏面（帯状導体６ａが形成されていない面）に、帯状導体６ｂ及びバイアホール７ｂが形成されたセラミックシート５ｂを積層する（図３（ｂ））。このとき、帯状導体６ｂが帯状導体６ａをセラミックシートのおもて面側から見て反時計回り（裏面側から見れば時計回り）に９０°回転させた関係になるようにされている。これにより、帯状導体６ａの端部と帯状導体６ｂの端部とは、バイアホール７ａを介して接続される。また、このとき帯状導体６ａと帯状導体６ｂとが重なる部分は、バイアホール７ａの部分を除き、帯状導体６ａの第２辺９ａと帯状導体６ｂの第２辺９ｂが交差する部分のみである（図３（ｂ））。

次に、セラミックシート５ｂの裏面に帯状導体６ｃ及びバイアホール７ｃが形成されたセラミックシート５ｃを反時計方向に９０°回転させて積層する。これにより、帯状導体６ｂの端部と帯状導体６ｃの端部とはバイアホール７ｂを介して接続される。このとき、帯状導体６ｂと隣接する帯状導体６ｃの重なる部分はバイアホール７ｂの部分を除き、帯状導体７ｂの第２辺９ｂと帯状導体６ｃの第２辺９ｃが交差する部分のみである（図３（ｃ））。

次に、セラミックシート５ｃの裏面（帯状導体６ｃが形成されていない面）に、帯状導体６ｄ及びバイアホール７ｄが形成されたセラミックシート５ｄを積層する（図３（ｄ））。このとき、帯状導体６ｄが帯状導体６ｃをセラミックシート６ｃのおもて面側から見て反時計回り（裏面側から見れば時計回り）に９０°回転させた関係になるようにされている。これにより、帯状導体６ｃの端部と帯状導体６ｄの端部とは、バイアホール７ｃを介して接続される。また、このとき帯状導体６ｃと帯状導体６ｄとが重なる部分は、バイアホール７ｃの部分を除き、帯状導体６ｃの第２辺９ｃと帯状導体６ｄの第２辺９ｄが交差する部分のみである（図３（ｄ））。

すなわち、本発明の積層コイル部品は、上記のように周回を繰り返すことにより形成した帯状導体のコイル層の表面側に、さらに、帯状導体が形成されておらずバイアホール７のみ設けられたセラミックグリーンシート１１を積層し、さらに外部電極に接続する接続導体１３が形成されているセラミックグリーンシート１２を積層する。また、形成した帯状導体のコイル層の裏面側にも同様に、セラミックグリーンシート１１、１２が順次積層されている。そしてこれらを圧着して焼成してなる。
ここにおいて、ｂ＝ａ−ｃ、ａ₀＝ａ₁＝ｂ₀、ｃ＋ｂ₀≦ｂ₁とすることによって、隣接する帯状導体の重なりが小さくなって浮遊容量が低下し、ＳＲＦが高い積層コイル部品を得ることができる。

またさらに、ｂ＝ａ−ｃ、ａ₀＝ａ₁＝ｂ₀、ｃ＋ｂ₀＝ｂ₁とすれば、図４に示すように、セラミックシートを介して隣接して対向する帯状導体間の隙間のきわめて少ないコイルが形成される。

すなわち、上記のように帯状導体６が形成されたセラミックシート５の裏面に、反時計方向に９０°回転させた位置に帯状導体６ａが形成されたセラミックシート５ａを重ねると、図４（ｂ）に示すように、帯状導体６の端部と帯状導体６ａの端部とは、バイアホール７を介して接続される。また、このとき帯状導体６と帯状導体６ａとが重なる部分は、バイアホール７の部分を除き、帯状導体６の第２辺９と帯状導体６あの第２辺９ａが交差する部分のみである（図４（ｂ））。しかも、帯状導体６と帯状導体６ａとは積層方向にみれば、辺が接した状態で配置されている。

同様に、図４（ｃ）、図４（ｃ）に示すように、順次、積層して帯状導体５のコイルを形成する。
このように帯状導体が配置されたセラミックシートを積層することによってコイルを形成することで、コイルの内径を大きくとることができて、高いインダクタンスを得ることができる。

上記のように構成した本発明の積層コイル部品の製造は、下記のように、従来の積層コイル部品と同様にして行う。
先ず、フェライト材料等の粉体材料を所要の組成になるように秤量し、所要の粒度に粉砕して乾燥する。得られた原料に溶媒、バインダー、分散剤を加えて混合後、ドクターブレード法、リバースロールコータ法等の成型方法により、所要の厚さのセラミックグリーンシートを作製する。バインダとしては、水系バインダ（酢酸ビニルや水溶性アクリル等）または有機系バインダ（ポリビニルブチラール等）等が使用される。また、消泡剤等を添加してもよい。

次いで、所定の条件の導体パターンを形成するように、帯状導体６をＵ字形状に多数印刷したセラミックグリーンシートを作製する。帯状導体６はＡｇペースト等のような導電性の材料（導電ペースト）をセラミックグリーンシート表面に塗布して形成する。また、バイアホール７は、セラミックグリーンシートの所定位置にレーザ光照射等によって貫通孔を形成し、この貫通孔の内部にＡｇペースト等の導電性材料を充填して形成する。

次いで、帯状導体を９０°ずつ回転させた位置で、バイアホールで帯状導体６
同士を導通させた状態でセラミックグリーンシートを積層する。そして、このようにして積層を繰り返して、所要のターン数の帯状導体のコイルを形成する。

さらに、これらの上側に、バイアホールのみが形成されたセラミックグリーンシートを重ね、さらに外部電極の下地となる導体パターンが形成されたセラミックグリーンシートを重ねて配置する。また、下側にも、バイアホールのみが形成されたセラミックグリーンシートを重ね、さらに他の外部電極の下地となる導体パターンが形成されたセラミックグリーンシートを重ねて配置する。
その後、積層されたセラミックグリーンシートを圧着する。この圧着の加圧力は、９８〜１２０ＭＰａ程度である。

次いで、圧着成形したものを、チップ形状にカットする。このチップ形のものを加熱してバインダーを放出する。そして、脱バインダーしたチップ形のものを焼成した後、バレルしてチップの面取りをする。
次いで、チップのコイル巻軸方向のチップ端部に接続電極と接続される外部電極のＮｉ下地を塗布した後焼成し、さらに電気めっき（Ｎｉめっき，Ｓｎめっき）して外部電極を形成して積層コイル部品を得る。

次に、実施例により本発明の積層チップインダクタを説明する。
透磁率４００のＮｉＺｎＣｕフェライト原料を得るため、所定量の酸化物原料を混合して８００℃で、１時間仮焼した。それから、ボールミルで粉砕して乾燥し、平均粒径約２μmの粉末とした。得られたフェライト粉末原料に溶媒、バインダー、分散剤を加えて混合した後、ドクターブレード法により厚さ３０μｍのセラミックグリーンシートを作製した。

得られたセラミックグリーンシートに、内部コイルとなる帯状導体を銀ぺーストの印刷により形成した。この帯状導体の配置は、図２において、ａ＝０．６４ｍｍ、ａ₀＝ａ₁＝ｂ₀＝０．１５ｍｍ、ｂ＝０．５４ｍｍ、ｂ₁＝０．２５ｍｍ，ｃ＝０．１ｍｍとしている。すなわち、このとき、ｂ＝ａ−ｃの関係が成り立っている。このように形成された帯状導体を順次９０°ずつ回転させて配置しつつ、コイルのターン数が３０ターンになるように積層して圧着し、チップ形状にカットした。

チップ状の素材を４００℃で３時間の脱バインダー処理をした後、９００℃で２時間焼成した。焼成品をバレルしてチップの面取りを行い、長さが１．６ｍｍ、高さ及び幅が０．８ｍｍのチップを得た。

次いで、焼成したチップの端部に帯状導体と接続される接続導体を塗布した後、この焼成を行って、外部電極を電気めっきにより形成して積層チップインダクタを作製した。

比較例として、帯状導体を、図６に示す従来例のように、隣接するものが２辺で重なり合うようにセラミックグリーンシートに形成した以外は、実施例と同様にして、積層チップインダクタを作製した。

実施例による積層チップインダクタと、従来のようにして得た比較例の積層チップインダクタの周波数とインピーダンスとの関係を調べた。その結果を図４に示す。
図４から明らかなように、本発明の積層チップインダクタによれば、従来品では自己共振周波数が６００〜７００ＭＨｚの間にあったものを、８００〜９００ＭＨｚの間まで高めることができた。また、本発明の積層チップインダクタは、７５０ＭＨｚより高い周波数の領域で、従来品より大きいインピーダンスが得られる。よって、本発明によれば、７５０ＭＨｚ以上のノイズを減衰させるのに従来品より有利である。

なお、上記において、積層チップインダクタについて具体的に説明した、本発明はこれに限られるものではなく、帯状導体のコイルを用いるＬＣ複合電子部品などにも適用できる。

本発明に係る積層コイル部品の一例であるチップインダクタの分解構造を示す斜視図である。その構成材料の１つであるセラミックグリーンシートに帯状導体を配置した構成を示す平面図である。セラミック層を介しての帯状導体を９０°ずつ回転させて積層する場合の隣接する帯状導体の重なり状態を示す平面図である。セラミックシートに形成した帯状導体の他の例のものを９０°ずつ回転させて積層する場合の隣接する帯状導体の重なり状態を示す平面図である。本発明に係る積層チップインダクタと従来の積層チップインダクタの周波数とインピーダンスとの関係を示すグラフである。積層コイル部品の一例であるチップインダクタの外観形状を示す斜視図である。従来のチップインダクタの分解構造を示す斜視図である。セラミックグリーンシートに帯状導体を配置したものを９０°、１８０°、２７０°回転させた際の帯状導体の配列状態および、それを重ねた場合の帯状導体の重なり状態を説明する平面図である。

符号の説明

１チップインダクタ（積層コイル部品）
２セラミック焼結体
３，４外部電極
５セラミック層（セラミック（グリーン）シート）
６帯状導体
７バイアホール

Claims

セラミック焼結体と、該セラミック焼結体を形成するセラミック層を介して配設される複数の帯状導体を、前記セラミック層に設けられたバイアホールによって直列に接続してなるコイルとを有する積層コイル部品であって、
前記帯状導体の各々は、同一構成を有し、しかも、それぞれ略直角のＵ字状に形成された３辺からなって３／４ターンしており、第２辺の長さをａ、第１辺と第３辺の長さをｂ、第２辺の幅をｃとして、３辺の前記帯状導体の幅が略一定で、かつ、ｂ≦ａ−ｃの関係を満たす形状にされていることを特徴とする積層コイル部品。
前記帯状導体の各々は、ｂ＝ａ−ｃの関係を満たす形状にされていることを特徴とする請求項１に記載の積層コイル部品。
前記帯状導体の第１辺と第３辺の先端及び該辺の外縁から焼結体の接近した辺までの距離が等しく形成されていることを特徴とする請求項１又は２に記載の積層コイル部品。