JP2001217126A

JP2001217126A - 積層インダクタ

Info

Publication number: JP2001217126A
Application number: JP2000353804A
Authority: JP
Inventors: Shinzo Fujii; 信三藤井; Mikio Kitaoka; 幹雄北岡; Yoshinari Oba; 佳成大場; Yasuo Suzuki; 靖生鈴木; Masamitsu Amano; 昌光天野; Kazuaki Asakawa; 和亮朝河
Original assignee: FDK Corp
Current assignee: FDK Corp
Priority date: 1999-11-22
Filing date: 2000-11-21
Publication date: 2001-08-10

Abstract

(57)【要約】【課題】生産性や歩留まりが良く、且つ高精度にＬ値
調整が成された積層インダクタを提供する。【解決手段】電気絶縁層とコイルパターンを交互に積
層し、各コイルパターンの端部を順次接続して電気絶縁
層体２中に積層方向に重畳した周回コイル３を形成す
る。そして、当該周回コイル３の端部を外部電極に引き
出して積層インダクタを形成する。ここで、他の部分と
厚みが異なる前記コイルパターンが前記周回コイル３を
形成する積層体中に少なくとも１層分以上存在するよう
に構成した。このように、任意の積層位置においてコイ
ルパターンの厚みを部分的に変えコイルの交鎖磁束数を
制御することにより、所望のＬ値に微調整することがで
きる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、移動体通信機器等
の高周波回路に使用されるインダクタ素子に関し、特
に、積層インダクタにおけるインダクタンス値（Ｌ値）
の調整構造に係わるものである。

【０００２】

【従来の技術】積層インダクタは、上記した高周波回路
基板等に実装されるチップ部品であって、その構造は、
図８に示すように、磁性体や非磁性体による電気絶縁層
と導体によるコイルパターンを交互に積層し、各コイル
パターンの端部を順次接続することにより電気絶縁層体
２中に積層方向に重畳した周回コイル３を形成すると共
に、そのコイル端を引出パターン４，４にて引き出して
チップ両端の外部電極５，５に接続して構成したものが
一般的である。そして、通常、チップのコイル構造は、
図１５に示すように、コイルパターンの厚みｄ１や電気
絶縁層の厚みｄ２（以後、ギャップ厚ｄ２という）は、
それぞれが全て同じ厚みになるように形成されている。

【０００３】ところで、係る構造の積層インダクタ１で
は、周回コイル３の形成において同形状のコイルパター
ンを使用しターン数を変えた場合は、単純にコイルのタ
ーン数に対応したＬ値が得られるわけではなく、ある程
度のズレが生じることが多い。このため、ターン数を変
えた場合、実状では所望するＬ値になるよう微調整する
必要性が生じている。

【０００４】従来、同一外形寸法の積層インダクタにお
いて、異なるＬ値を得たい場合やＬ値の微調整を行いた
い場合、次のような方法が提案されていた。例えば、 (1)電気絶縁層の材料組成を変えて素材の透磁率を変え
る。 (2)コイルのターン数を変える（積層数を変える）。 (3)各層毎にターンの径を変える（特開平１０−７９３
１８号公報）。 (4)各層毎にコイルの幅を変える（実公平７−２７６１
７号公報）。 (5)各層毎にコイルピッチの異なるチップを作製し、そ
の後、チップ（フェライト素地）を切削・除去する（公
報第２８６５９０３号）。等々である。

【０００５】

【発明が解決しようとする課題】ところが、上記した
(1)の透磁率を変える方法は、取り扱う材料の種類が多
くなり、生産性が低下する。また、(2)のターン数を変
える方法は、精度の良い調整が困難である。また、(3)
や(4)のターンの径やコイル幅を変える方法は、印刷工
程でコイル形状の異なる多数のスクリーンを必要とし、
生産性が悪くコスト高となる。更に、(5)のチップ加工
する方法は、作業工程が複雑で工数が掛かるといった種
々の問題点を有していた。

【０００６】本発明は、上記問題点を解消するために成
されたもので、生産性や歩留まりの点で優れ、且つ、高
精度のＬ値調整が成される積層インダクタを提供するこ
とを目的としている。

【０００７】

【課題を解決するための手段】インダクタのＬ値はコイ
ルを鎖交する磁束数に依って決まるものである。例え
ば、コイルの断面積を大きくすれば鎖交磁束数が増大
し、同一ターン数のコイルであってもＬ値を大きくする
ことができる。本発明は、コイルの形状を適正に合わせ
込み、上記鎖交磁束数を好適に制御することにより、Ｌ
値の微調整を行うようにした積層インダクタを提案す
る。しかも、本発明では、従来技術のように形状の異な
る多数のスクリーンを必要とせず、同一形状のスクリー
ンを用いて達成できるものである。

【０００８】すなわち、請求項１に記載の積層インダク
タは、電気絶縁層とコイルパターンが交互に積層され、
各コイルパターンの端部が順次接続されて電気絶縁層体
（２）中に積層方向に重畳した周回コイル（３）が形成
されると共に、当該周回コイル（３）の端部が引出パタ
ーン（４，４）によって外部電極（５，５）に接続され
て成る積層インダクタ（１）において、他の部分と厚み
が異なる前記コイルパターンが前記周回コイル（３）を
形成する積層体中に少なくとも１層分以上存在するよう
に構成したものである。

【０００９】本構成は、コイルパターンをチップ積層方
向の任意の位置で任意の厚みにすることにより鎖交磁束
数を好適に制御し、所望のＬ値を得るようにしたもので
ある。また、このように、コイルの厚みを部分的に厚く
することにより、インダクタのＱ値を高くできるという
効果もある。

【００１０】また、請求項２に記載の積層インダクタ
は、他の部分と厚みが異なる前記電気絶縁層が前記周回
コイル（３）を形成する積層体中に少なくとも１層分以
上存在するように構成したものである。

【００１１】ギャップ厚を変えることにより、漏れ磁束
が変化してＬ値が変化する。ギャップを広くすると漏れ
磁束が増加し、Ｌ値は低下する。この場合、コイル厚の
場合と同様にギャップ厚についても積層方向の任意の位
置で任意の厚みに設定できるものである。

【００１２】また、請求項３に記載の積層インダクタ
は、他の部分と厚みが異なる前記コイルパターンおよび
前記電気絶縁層が前記コイルを形成する積層体中にそれ
ぞれ少なくとも１層分以上存在するように構成したもの
である。

【００１３】所望のＬ値を得るため、本構成のようにコ
イル厚とギャップ厚の変更を適宜組み合わせることも可
能である。

【００１４】また、請求項４に記載の積層インダクタ
は、他の部分より厚みのある前記コイルパターンが前記
周回コイル（３）を形成する積層体の積層方向の中心付
近に少なくとも１層分以上存在するように構成したもの
である。

【００１５】また、請求項５に記載の積層インダクタ
は、他の部分より厚みのある前記電気絶縁層が前記周回
コイル（３）を形成する積層体の積層方向の中心付近に
少なくとも１層分以上存在するように構成したものであ
る。

【００１６】また、請求項６に記載の積層インダクタ
は、他の部分より厚みのある前記コイルパターンおよび
前記電気絶縁層が前記周回コイル（３）を形成する積層
体の積層方向の中心付近にそれぞれ少なくとも１層分以
上存在するように構成したものである。

【００１７】また、請求項７に記載の積層インダクタ
は、前記コイルパターンの厚みが、前記周回コイル
（３）を形成する積層体の積層方向に連続的に増加して
いき、その中心付近で逆に連続的に減少していくように
構成したものである。

【００１８】また、請求項８に記載の積層インダクタ
は、前記電気絶縁層の厚みが、前記周回コイル（３）を
形成する積層体の積層方向に連続的に増加していき、そ
の中心付近で逆に連続的に減少していくように構成した
ものである。

【００１９】さらに、請求項９に記載の積層インダクタ
は、前記コイルパターンおよび前記電気絶縁層の厚み
が、前記周回コイル（３）を形成する積層体の積層方向
に連続的に増加していき、その中心付近で逆に連続的に
減少していくように構成したものである。

【００２０】請求項４〜９のように、コイルの厚みやギ
ャップの厚みを、コイル積層方向の中心付近において厚
く形成することにより、請求項１〜３のように自由なＬ
値の調整を可能とするばかりでなく、同時にＱ値の向上
をも図ることができる。

【００２１】尚、上記したコイル厚やギャップ厚につい
ては、例えば、印刷積層方式の場合では、通常１回の印
刷で形成するところを２回、もしくはそれ以上の回数印
刷する（重ね印刷という）ことによって任意の厚みに調
整することができる。また、シート積層方式の場合で
は、通常１枚のシートを使用するところを２枚以上重ね
ることによって厚み調整することができる。

【００２２】

【発明の実施の形態】以下、図１〜図３に基づいて本発
明の第１の実施形態を説明する。図１〜図３はコイルの
積層構造を示す積層インダクタの側断面図である。尚、
説明を簡略化するため、以下の説明において従来と共通
する部分については同一の符号を用いた。

【００２３】本発明の積層インダクタ１は、従来型と同
様、磁性体や非磁性体による電気絶縁層と導体によるコ
イルパターンを交互に積層し、各コイルパターンの端部
を順次接続することによって電気絶縁層体２の内部に積
層方向に重畳した周回コイル３を形成すると共に、コイ
ル端を引き出してチップ両端の外部電極４，４に接続し
て構成されるものである（図８参照）。

【００２４】しかしながら、本発明と従来型とは上記周
回コイル３の形状が相違している。図１５に示すよう
に、従来型がコイルパターンの厚みｄ１とギャップの厚
みｄ２が各々全て一定に形成されているのに対し、本発
明では、図１〜図３に示すように、コイルパターンの厚
みｄ１やギャップ厚みｄ２が積層方向の任意の層におい
て、任意の厚みに形成されている。すなわち、係る周回
コイル３の積層構造が所定ターン数における積層インダ
クタ１のＬ値のズレを所望のＬ値に微調整するための構
造である。

【００２５】例えば、図１は、５ターンで構成される周
回コイル３の内、２ターン目（図中、下から第２番目）
のコイルパターンと４ターン目のコイルパターンの厚み
ｄ１を他の部分（１ターン目と３ターン目と５ターン目
のコイルパターン）より厚く形成したコイル積層構造の
実施形態を示し、また、図２は、１−２ターン間と４−
５ターン間のギャップ厚みｄ２を他の部分（２−３ター
ン間と３−４ターン間）より厚くしたコイル積層構造の
実施形態を示し、そして、図３は、上記２つ実施形態を
組み合わせたコイル積層構造を示している。

【００２６】以下、図４の工程図に基づき、上記積層イ
ンダクタ１のコイル形成方法を説明する。尚、コイル形
成方法とて、セラミックスをシート上に形成して行うシ
ート積層法や電気絶縁層と内部の導体パターンを全てス
クリーン印刷にて形成する印刷積層法とがあり、ここで
は印刷積層法で説明するが、勿論シート積層法でも形成
可能である。

【００２７】先ず、図４（ａ）で、電気絶縁層として誘
電体セラミックス１１を所定の厚みになるまで繰り返し
印刷し、図４（ｂ）で、その上にコイルの始端を外部電
極（５，５）側に引き出すための引出パターン１２を印
刷する。次に、図４（ｃ）で、その下半面を覆うように
誘電体セラミックス１１ａを印刷し、図４（ｄ）で、前
記誘電体セラミックス１１ａで覆われずに露出した引出
パターン１２の左端に接続する形でＬ字形のコイルパタ
ーン１３を印刷する。これで、周回コイルの半ターン分
が形成される。次に、図４（ｅ）で、上記接続部分を覆
うように、その上半面に誘電体セラミックス１１ｂを印
刷し、図４（ｆ）で、露出しているコイルパターン１３
の右端に接続する形で新たな逆Ｌ字形のコイルパターン
１４を印刷し、これで周回コイルのもう半ターン分が形
成される。以降、上記した図４（ｃ）〜（ｆ）の工程を
繰り返し行うことにより、所定ターン数の周回コイル
（３）が形成できる。所定ターン数形成後は、図４
（ｇ）で、誘電体セラミックス１１を所定の厚みになる
まで繰り返し印刷し、電気絶縁層を形成する。

【００２８】以上の工程を経て、複数の周回コイルが一
括形成された積層ブロックが形成され、これをチップ単
位に切断・焼成した後、各チップの両端面に外部電極
５，５を形成し、焼き付け・メッキ処理を経て図８に示
した積層インダクタ１が作製できる。

【００２９】ここで、図１の実施形態のようにコイルパ
ターンを厚くするには、所定ターン数の周回コイルを形
成するための繰り返工程（図４（ｃ）〜（ｆ））におい
て、所望のターン数が形成された時にコイルパターン１
３、１４の印刷を従来の一回の印刷に変えて複数回重ね
印刷すれば良い。

【００３０】この時、コイルパターン１３とコイルパタ
ーン１４の両方について重ね印刷を行えば、所望のター
ン数においてコイル１ターン分を厚くすることができ、
また、コイルパターン１３、もしくは、コイルパターン
１４の何れか片方のみを重ね印刷することにより、コイ
ル半ターン分を厚くすることができる。このように、コ
イルの厚みを変える部分は必ずしも１ターン分とする必
要はなく、１ターン以下であっても勿論可能であり、更
には、積層方向に任意の回数行えるものである。すなわ
ち、本方式では、微調整したいＬ値に応じて適宜厚みや
位置を自由に設定することができる。

【００３１】また、図２の実施形態のように、ギャップ
を広くするには、上記同様に図４（ｃ）〜（ｆ）の工程
において、所望のターン数形成時に、誘電体セラミック
ス１１ａ、１１ｂの重ね印刷を行えば良い。この場合も
コイルパターンの場合と同様で、積層面の全面について
行っても良いし、あるいは、半面のみ行っても良い。こ
れもまた、微調したいＬ値に応じて適宜行えば良い。

【００３２】また、当然のことであるが、任意のターン
数において、上記したコイルパターンの重ね印刷と誘電
体セラミックスの重ね印刷の両方を組み合わせることに
より、図３の実施形態に示すコイル構造が実現できるも
のである。

【００３３】以上のように、本発明は、任意の積層位置
においてコイルパターンの厚みｄ１やギャップの厚みｄ
２を部分的に変えることでコイルを交鎖する磁束数を好
適に制御し、所望のＬ値を得るようにしたものである。
これらの実施形態は、何れも同一形状の印刷スクリーン
を用いた従来通りの印刷工程において実現できるもので
あるから、これによって生産性の低下を招くことはな
く、歩留まりの良い製品を作製することができる。

【００３４】ここで、具体的な数値を用いて幾つかの実
施例を示せば、以下の通りである。

【００３５】実施例１ある所定形状のコイルパターンにより３ターンコイルを
作製した時のコイルパターンの厚み（導体厚）を１０μ
ｍ、ギャップの厚みを１０μｍとした。この時、１００
ＭＨｚでのＬ値は８．２ｎＨと所望の値を得ることがで
きた。

【００３６】ここで、上記と同じ積層条件で５ターンコ
イルを形成した時、１００ＭＨｚでＬ＝１５．９５ｎ
Ｈ、Ｑ＝１１．３であった（図１５のコイル積層構
造）。そこで、２ターン目と４ターン目の導体厚のみを２
０μｍにすると、Ｌ＝１５．３０ｎＨ、Ｑ＝１１．５
となった（図１のコイル積層構造）。また、１−２ターン間と４−５ターン間のギャップ
厚のみを２０μｍにすると、Ｌ＝１５．０３ｎＨ、Ｑ＝
１１．４となった（図２のコイル積層構造）。また、との組み合わせ、すなわち、導体厚、ギ
ャップ厚を同時に変更すると、Ｌ＝１４．１９ｎＨ、Ｑ
＝１１．４となった（図３のコイル積層構造）。このよ
うに、導体厚やギャップ厚を厚くすることでＬ値を小さ
くすることができる。また、導体厚が厚くなるとＱ値も
改善される。

【００３７】実施例２実施例１と同じ形状のコイルパターンを使用し、導体厚
を１０μｍ、ギャップ厚を１０μｍとして１０ターンコ
イルを作製した。この時、１００ＭＨｚでのＬ値は４
１．２ｎＨ、Ｑ値は１２．６であり、所望のＬ値３９ｎ
Ｈを得ることができなかった。そこで、４−７ターン目のコイル厚のみを２０μｍ
にすると、Ｌ＝３６．２０ｎＨ、Ｑ＝１２．９となっ
た。また、１−４ターン間、７−１０ターン間のギャッ
プ厚のみを２０μｍにすると、Ｌ＝３６．３ｎＨ、Ｑ＝
１２．８となった。また、とを組み合わると、Ｌ＝３２．２ｎＨ、
Ｑ＝１２．７となった。また、２−３ターン間、７−８ターン間のギャップ
厚のみを２０μｍにすると、Ｌ＝３９．２ｎＨ、Ｑ＝１
２．８となり所望のＬ値を得ることができた。

【００３８】実施例３実施例１と同じ形状のコイルパターンを使用し、導体厚
を１０μｍ、ギャップ厚を１０μｍとして１５ターンコ
イルを作製した。この時、１００ＭＨｚでのＬ値は６
９．９５ｎＨ、Ｑ値は１３．６であり、所望のＬ値６８
ｎＨを得ることができなかった。そこで、６ターン目と８ターン目のコイル厚のみを
２０μｍにすると、Ｌ＝６８．０ｎＨ、Ｑ＝１３．９と
なり、所望のＬ値を得ることができた。また、１−４ターン間と７−１０ターン間と１２−
１５ターン間のギャップ厚のみを２０μｍにすると、Ｌ
＝６０．３ｎＨ、Ｑ＝１３．９となった。また、とを組み合わせると、Ｌ＝５８．４ｎ
Ｈ、Ｑ＝１４．２となった。また、２−３ターン間と７−８ターン間のギャップ
厚のみを２０μｍにすると、Ｌ＝６５．３ｎＨ、Ｑ＝１
３．７となった。

【００３９】以上、実施例１〜実施例３では、所望のＬ
値を得るため導体厚とギャップ厚の好適な組み合わせを
効率的に見出すことが重要となる。それには、カットア
ンドエラーによって導体厚とギャップ厚の条件出しをす
るよりも、コンピュータによるシミュレーション技術を
活用することが好ましい。

【００４０】次に、図９〜図１２に基づいてＬ値の微調
と共にＱ値の向上を図った第２の実施形態を説明する。
本実施形態は、前記した第１の実施形態において、コイ
ルパターンの導体厚やギャップ厚みを変える部分（厚み
を厚くする部分）をコイル積層方向における中心付近に
設定したものである。

【００４１】ここで、図９は、５ターンで構成される周
回コイル３の内、積層体の中心部分に当たる３ターン目
（図中、下から第３番目）のコイルパターンの厚みｄ１
をその両外側のコイルパターンより厚く形成したコイル
積層構造の実施形態を示しており、また、図１０は、積
層方向の中心部分に当たる２−３ターン間と３−４ター
ン間のギャップの厚みｄ２を両外側の部分より厚くした
コイル構造の実施形態を示している。また、図１１は、
７ターンで構成される周回コイル３において、コイルパ
ターンの厚みｄ１を１ターン目より中心方向に順次厚く
形成し、積層体の中心部分に当たる４ターン目以降はコ
イルパターンの厚みを順次薄く形成したコイル積層構造
を示しており、そして、図１２は、ギャップの厚みｄ２
を外側部分より中心方向に順次厚くし、積層体の中心部
分より逆に順次薄くしたコイル積層構造を示している。
尚、図示しないが、図１１と図１２の実施形態を組み合
わせたコイル積層構造も勿論可能である。係る周回コイ
ルの積層構造は、コイルの高周波抵抗値の低減に対して
有効であり、これによってＱ値を向上することができ
る。

【００４２】次に、上記第２実施形態による積層インダ
クタの作用効果を図１３および図１４に基づいて説明す
る。本実施例では、コイルパターンの導体厚を１０μ
ｍ、ギャップ厚みを１０μｍとした所定ターン数のコイ
ルパターンを基本構成とした。

【００４３】図１３はコイルパターンのギャップ厚みを
変えた場合の積層インダクタの１ＧＨｚにおける各Ｑ特
性を示している。ここで、特性はギャップの厚みを１
０μｍ一定とした従来品の場合、特性は中心付近の２
層分のギャップの厚みを２０μｍとした本実施形態の場
合、特性は両外側各１層（コイルの最上部１層と最下
部１層の計２層分）のギャップの厚みを２０μｍとした
場合、特性はコイル中央部分付近の４層分のギャップ
の厚みを２０μｍとした本実施形態の場合、特性は両
外側各２層（コイル最上部２層と最下部２層の計４層
分）のギャップの厚みを２０μｍとした場合である。

【００４４】図１３によれば、従来型の特性に比べ、
本発明によるギャップの厚みを変えた場合の特性〜
の方が何れも高いＱ値が得られており、このＱ値改善傾
向は厚みの変更層数が多いほど顕著となる。さらに、特
性と、特性とのように、変更層数が同じであっ
ても、変更位置を積層方向の中央部分に設定した本実施
形態の方がＱ値改善により効果的であることが分かる。

【００４５】尚、ギャップの変更層数を多くするほどＱ
値は高くなるが、その層数はチップ自体のコイルの巻き
数や外形寸法等によって規制され、自ずと決まってしま
う。

【００４６】図１４はコイルパターンの導体厚を変えた
場合の１ＧＨｚにおける各Ｑ特性を示している。ここ
で、特性は導体厚を１０μｍ一定とした従来品の場
合、特性は両外側各２層（コイル最上部２層と最下部
２層の計４層分）の導体厚を２０μｍとした場合、特性
はコイル中心部分の４層を導体厚２０μｍとした本実
施形態の場合である。図１４によれば、導体厚の変更位
置を積層方向の中央部分に設定した特性の場合が高い
Ｑ値が得られることが分かる。尚、特性の場合、約１
７ｎＨ以下のコイルに関しては従来品よりＱ特性は優
れるものの、１７ｎＨ以上になるとＱ値は若干低下する
傾向を示している。

【００４７】ところで、上記した本発明の方法により、
所望のコイル構造で形成された積層ブロックは、既述し
たようにチップ単位に切断・焼成された後、チップ両端
に露出させた引出パターンに接続するように外部電極が
ディップされ、積層インダクタが完成する。

【００４８】ところが、引出パターン（例えば、銀等の
金属）と電気絶縁体（例えば、アルミナガラス）では熱
収縮率が相違するため、焼成工程においては熱収縮率の
大きい導体部が電気絶縁層の内側に引っ込んでチップ端
面に十分露出されなくなるという現象が発生する。この
状態で外部電極をディップすると引出パターンとの接続
性に問題を生じ易く、これが歩留まりを低下させる別の
要因となっていた。上記した本発明において歩留まりの
良いコイル構造を提案しても、これではトータル的に生
産性や信頼性の低下を招くこととなった。

【００４９】そこで、本実施形態では、チップ焼成後に
以下に示すバレル処理を施し、図５〜図７に示すように
チップの長手端部（電極接続部）の一部を切除して導体
露出部分を拡大することにより、ディップにおける接続
歩留まりの向上を図った。

【００５０】なお、焼成後のバレル処理条件を適切に設
定することにより、図５，図６のように電極接続部に部
分的なクラックを発生させることが可能となる。これ
は、引出パターンの金属と電気絶縁層のアルミナとの境
界の接合強度が他の部分より弱いことを利用したもので
ある。以下に実施例を示し、従来品（比較例）の歩留ま
り率と比較する。

【００５１】比較例１５ターンコイルより成る１００５サイズ（１．０ｍｍ
×０．５ｍｍ×０．５ｍｍ）のチップを焼成し、通常の
バレル処理（ボールミルとしてΦ１のアルミナボールを
使用）を施した後、ディップ処理により外部電極を形成
した。この時、外部電極との接続歩留まりは９０％であ
った。尚、通常のバレル処理とは、チップ焼成後に、チ
ップの角取りのために行う処理である。

【００５２】実施例４上記比較例と同じチップを焼成後、ボールミルとしてΦ
２のアルミナボールを使用し、１時間のバレル処理を施
したところ、電極接続部の片面で電気絶縁層を好適に切
除でき、接続歩留まりを１００％にすることができた。

【００５３】実施例５実施例４と同様で、バレル処理時間を０．５時間とした
ところ、電気絶縁層が切除できず、このため、接続歩留
まりは９２％であった。

【００５４】実施例６実施例４と同様で、バレル処理時間を２時間としたとこ
ろ、電極接続部以外の部位にもクラックが発生し、製品
歩留まりは５０％に低下した。

【００５５】上記実施例より、バレル処理時間や使用す
るボールミルの径等のバレル条件を適切に設定すること
により、電極接続部の電気絶縁層のみを適格に切除する
ことができ、外部電極の接続歩留まりを向上できること
が分かった。尚、バレル処理による切除の状態は引出パ
ターン４からチップ外寸までの電気絶縁層の厚みｄ３が
関係しており、厚みｄ３が厚すぎると切除部分の占める
割合が多くなり、逆に切除歩留まりが低下することとな
る。従って、好適なクラックを得るには上記厚みｄ３を
外寸の約１／５以下にすることが望ましい。

【００５６】また、電極接続部における内部導体の露出
部分を多くする方法としては、上記バレル処理の他、印
刷時にその部分に電気絶縁層を形成（印刷）しないとい
う方法でも可能である。

【００５７】

【発明の効果】以上説明したように、本発明によれば、
同一形状の積層インダクタからコイルターン数を変えて
異なるＬ値を得たい場合は、コイルの厚みやギャップの
厚みを積層方向の任意の位置で最適に設定することによ
り、Ｌ値を微調整して所望のＬ値を得ることができる。
また、コイルの厚みやギャップの厚みをコイル積層方向
の中心付近において厚く形成することにより、上記Ｌ値
の微調整のみならずＱ値をも向上することができる。し
かも、本方式は、上記厚みの変更を同一形状の印刷スク
リーンを使用した従来通りの印刷工程において実現でき
るものであるから、生産性を低下させることなく歩留ま
りの良い製品を作製することができる。

【図面の簡単な説明】

【図１】本発明の周回コイルの積層構造を示す積層イン
ダクタの側断面図である。

【図２】同、図１とは別の周回コイルの積層構造を示す
積層インダクタの側断面図である。

【図３】同、図２とは別の周回コイルの積層構造を示す
積層インダクタの側断面図である。

【図４】積層インダクタの製造方法を示す工程図であ
る。

【図５】バレル処理を施した積層チップの側断面図であ
る。

【図６】図５に示す積層チップの外観斜視図である。

【図７】図５の積層チップに外部電極を形成した積層イ
ンダクタの側断面図である。

【図８】積層インダクタの内部構造を示す外観斜視図で
ある。

【図９】本発明の図３とは別の周回コイルの積層構造を
示す積層インダクタの側断面図である。

【図１０】同、図９とは別の周回コイルの積層構造を示
す積層インダクタの側断面図である。

【図１１】同、図１０とは別の周回コイルの積層構造を
示す積層インダクタの側断面図である。

【図１２】同、図１１とは別の周回コイルの積層構造を
示す積層インダクタの側断面図である。

【図１３】本発明の積層インダクタのＱ特性を示す図で
ある。

【図１４】同、図１３とは別の積層インダクタのＱ特性
を示す図である。

【図１５】従来の周回コイルの積層構造を示す積層イン
ダクタの側断面図である。

【符号の説明】

１積層インダクタ２電気絶縁層体３周回コイル４引出パターン５外部電極

───────────────────────────────────────────────────── フロントページの続き (72)発明者大場佳成東京都港区新橋５丁目36番11号富士電気化学株式会社内 (72)発明者鈴木靖生東京都港区新橋５丁目36番11号富士電気化学株式会社内 (72)発明者天野昌光東京都港区新橋５丁目36番11号富士電気化学株式会社内 (72)発明者朝河和亮東京都港区新橋５丁目36番11号富士電気化学株式会社内

Claims

【特許請求の範囲】

【請求項１】電気絶縁層とコイルパターンが交互に積
層され、各コイルパターンの端部が順次接続されて電気
絶縁層体（２）中に積層方向に重畳した周回コイル
（３）が形成されると共に、当該周回コイル（３）の端
部が引出パターン（４，４）によって外部電極（５，
５）に接続されて成る積層インダクタ（１）において、他の部分と厚みが異なる前記コイルパターンが前記周回
コイル（３）を形成する積層体中に少なくとも１層分以
上存在することを特徴とする積層インダクタ。
【請求項２】電気絶縁層とコイルパターンが交互に積
層され、各コイルパターンの端部が順次接続されて電気
絶縁層体（２）中に積層方向に重畳した周回コイル
（３）が形成されると共に、当該周回コイル（３）の端
部が引出パターン（４，４）によって外部電極（５，
５）に接続されて成る積層インダクタ（１）において、他の部分と厚みが異なる前記電気絶縁層が前記周回コイ
ル（３）を形成する積層体中に少なくとも１層分以上存
在することを特徴とする積層インダクタ。
【請求項３】電気絶縁層とコイルパターンが交互に積
層され、各コイルパターンの端部が順次接続されて電気
絶縁層体（２）中に積層方向に重畳した周回コイル
（３）が形成されると共に、当該周回コイル（３）の端
部が引出パターン（４，４）によって外部電極（５，
５）に接続されて成る積層インダクタ（１）において、他の部分と厚みが異なる前記コイルパターンおよび前記
電気絶縁層が前記周回コイル（３）を形成する積層体中
にそれぞれ少なくとも１層分以上存在することを特徴と
する積層インダクタ。
【請求項４】電気絶縁層とコイルパターンが交互に
積層され、各コイルパターンの端部が順次接続されて電
気絶縁層体（２）中に積層方向に重畳した周回コイル
（３）が形成されると共に、当該周回コイル（３）の端
部が引出パターン（４，４）によって外部電極（５，
５）に接続されて成る積層インダクタ（１）において、他の部分より厚みのある前記コイルパターンが前記周回
コイル（３）を形成する積層体の積層方向の中心付近に
少なくとも１層分以上存在することを特徴とする積層イ
ンダクタ。
【請求項５】電気絶縁層とコイルパターンが交互に積
層され、各コイルパターンの端部が順次接続されて電気
絶縁層体（２）中に積層方向に重畳した周回コイル
（３）が形成されると共に、当該周回コイル（３）の端
部が引出パターン（４，４）によって外部電極（５，
５）に接続されて成る積層インダクタ（１）において、他の部分より厚みのある前記電気絶縁層が前記周回コイ
ル（３）を形成する積層体の積層方向の中心付近に少な
くとも１層分以上存在することを特徴とする積層インダ
クタ。
【請求項６】電気絶縁層とコイルパターンが交互に積
層され、各コイルパターンの端部が順次接続されて電気
絶縁層体（２）中に積層方向に重畳した周回コイル
（３）が形成されると共に、当該周回コイル（３）の端
部が引出パターン（４，４）によって外部電極（５，
５）に接続されて成る積層インダクタ（１）において、他の部分より厚みのある前記コイルパターンおよび前記
電気絶縁層が前記周回コイル（３）を形成する積層体の
積層方向の中心付近にそれぞれ少なくとも１層分以上存
在することを特徴とする積層インダクタ。
【請求項７】電気絶縁層とコイルパターンが交互に積
層され、各コイルパターンの端部が順次接続されて電気
絶縁層体（２）中に積層方向に重畳した周回コイル
（３）が形成されると共に、当該周回コイル（３）の端
部が引出パターン（４，４）によって外部電極（５，
５）に接続されて成る積層インダクタ（１）において、前記コイルパターンの厚みが、前記周回コイル（３）を
形成する積層体の積層方向に連続的に増加していき、そ
の中心付近で逆に連続的に減少していくことを特徴とす
る積層インダクタ。
【請求項８】電気絶縁層とコイルパターンが交互に積
層され、各コイルパターンの端部が順次接続されて電気
絶縁層体（２）中に積層方向に重畳した周回コイル
（３）が形成されると共に、当該周回コイル（３）の端
部が引出パターン（４，４）によって外部電極（５，
５）に接続されて成る積層インダクタ（１）において、前記電気絶縁層の厚みが、前記周回コイル（３）を形成
する積層体の積層方向に連続的に増加していき、その中
心付近で逆に連続的に減少していくことを特徴とする積
層インダクタ。
【請求項９】電気絶縁層とコイルパターンが交互に積
層され、各コイルパターンの端部が順次接続されて電気
絶縁層体（２）中に積層方向に重畳した周回コイル
（３）が形成されると共に、当該周回コイル（３）の端
部が引出パターン（４，４）によって外部電極（５，
５）に接続されて成る積層インダクタ（１）において、前記コイルパターンおよび前記電気絶縁層の厚みが、前
記周回コイル（３）を形成する積層体の積層方向に連続
的に増加していき、その中心付近で逆に連続的に減少し
ていくことを特徴とする積層インダクタ。