JP2002260925A - 積層チップインダクタ - Google Patents

Abstract

(57)【要約】 【課題】 小型化に容易に対応可能で、狭公差にも適し
た構造とする。また、小型化した場合でも引出導体を容
易に形成でき、工程数を削減して安価に製造できるよう
にする。 【解決手段】 電気絶縁層と導体パターンが交互に積層
され導体パターンが順次接続されることで、電気絶縁体
２２の内部で積層方向に重畳したコイル２４が形成さ
れ、該コイルの両端部がそれぞれ引出導体２６によって
積層体チップ外表面の外部電極２８に接続されている積
層チップインダクタ２０である。一対の外部電極が、コ
イル軸方向に対して垂直な積層体チップ外表面の一方の
面に印刷形成され、両引出導体は、コイル軸方向に対し
て平行な積層体チップ側面に埋設され且つ導体表面が露
出した状態で積層形成されている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、移動体通信機器な
どの高周波回路で使用する開磁路タイプの積層チップイ
ンダクタに関し、更に詳しく述べると、コイル端部と外
部電極とを接続する引出導体が、コイル軸方向に対して
平行な積層体チップ側面に埋設され且つ導体表面が露出
した状態で積層形成されている構造の積層チップインダ
クタ及びその製造方法に関するものである。

【０００２】

【従来の技術】積層チップインダクタは、例えば図１２
に示すように、電気絶縁層間に導体パターンを設け、各
導体パターンを順次接続することによって積層方向に重
畳したコイル（周回パターン）１０を形成し、そのコイ
ル１０が電気絶縁体１２内に埋設された状態となってお
り、該コイル１０の両端と、積層体チップ外表面に形成
した一対の外部電極１４との間を引出導体１６で接続し
た構造の微小電子部品である。電気絶縁層を構成する材
料としては、特に良好な高周波特性が要求され、低イン
ダクタンスの場合には、非磁性体セラミックス（代表的
な例は誘電体セラミックス）が用いられている。

【０００３】積層構造を形成する代表的な方法として
は、セラミックスパターンと導体パターンを重ねてスク
リーン印刷する印刷積層法がある。この場合、コイルを
形成する方法としては、例えば約１／２ターン分の導体
パターンを、端部が重なるように順次印刷する方法が用
いられている。セラミックスパターンの上に、１／２タ
ーン分の導体パターンを印刷し、その片側の半面にセラ
ミックスパターンを印刷して隠し、露出している端部と
繋がるように次の約１／２ターン分の導体パターンを印
刷し、反対側の半面にセラミックスパターンを印刷して
隠すという工程を繰り返してコイルを形成する。その
他、導体パターンを形成したセラミックスシートを積層
一体化するシート積層法もある。シート積層法では、ビ
ア穴を利用して上下の導体層間を接続する。

【０００４】従来構造では、図１２に示すように、引出
導体１６は、コイル端部からチップの相対向する両端面
まで引き出すように形成し、その両端面を導体ペースト
にディップ処理することで外部電極１４を形成してい
る。しかし、導体ペースト中にディップ処理する作業は
煩雑で且つ不安定であり、そのため外部電極寸法の安定
性に欠けるばかりでなく、チップ外形寸法がばらつく大
きな原因となっていた。また、チップが小型化するに従
い、ディップ作業はますます困難になっており、製造コ
ストが高くなる要因にもなっていた。

【０００５】このような従来技術に対して、コイル端部
と外部電極を接続する引出導体を、積層体チップ内部に
完全埋設する構成が提案されている（特開平１１−２６
５８２３号公報参照）。具体的には、電気絶縁層の所定
の位置に切欠き窓を形成し、その切欠き窓を通して導体
層を導体接続するような方法である。

【０００６】

【発明が解決しようとする課題】しかし、この構成で
は、チップが小型化すると、微小な切欠き窓の形成に高
度の技術を要し、かえって歩留まりを低下させる欠点が
あった。例えば１００５タイプの積層チップインダクタ
を作製する場合に、切欠き窓の大きさを０．１mmφとす
ると、穴の周りの電気絶縁性及び亀裂防止などの観点か
ら、切欠き窓の周囲に幅０．０５mm程度以上の領域を確
保しなければならず、結果的に０．２mmφもの大きなス
ペースが必要となる。そのため、チップの小型化には対
応が困難である。

【０００７】本発明の目的は、小型化に容易に対応可能
な積層チップインダクタを提供することである。本発明
の他の目的は、外部電極とコイルとの寸法精度が高く狭
公差に適した構造の積層チップインダクタを提供するこ
と、外部電極とコイルとの間の浮遊容量が小さく、共振
周波数が高いために高周波領域まで使用可能な積層チッ
プインダクタを提供すること、実装安定性の良好な積層
チップインダクタを提供することである。本発明の更に
他の目的は、小型化した場合でも引出導体を容易に形成
でき、工程数を削減して安価に製造できる積層チップイ
ンダクタの製造方法を提供することである。

【０００８】

【課題を解決するための手段】本発明は、電気絶縁層と
導体パターンが交互に積層され導体パターンが順次接続
されることで、電気絶縁体中で積層方向に重畳したコイ
ルが形成され、該コイルの両端部がそれぞれ引出導体に
よって積層体チップ外表面の外部電極に接続されている
積層チップインダクタである。コイル軸方向に対して垂
直な積層体チップ外表面の一方の面に一対の外部電極が
形成され、両引出導体はコイル軸方向に対して平行な積
層体チップ側面に埋設され且つ導体表面が露出した状態
で積層形成されており、その点に特徴がある。この構成
では、コイルのみならず、外部電極及び引出導体の全て
を印刷によって形成でき、従来のディップ処理による外
部電極形成工程が不要となる。引出導体は、多数個取り
方式において、隣接する積層体チップ領域と共有して形
成できるため、チップ面積が小さくても引出導体断面を
大きくでき、容易に且つ安定した製造が可能となる。

【０００９】コイルの巻数が少ない場合には、使用形態
に応じて、コイルを、積層体チップ内でコイル軸方向の
一方に（下方側もしくは上方側）片寄せて形成すること
ができる。下方側（回路基板寄りの外部電極に近い領
域）に設けた場合には、コイルと外部電極が接近してい
るために、インダクタンスの狭公差への対応が容易とな
る。逆に、上方側に配置した場合には、外部電極や回路
基板との間の浮遊容量が減少し共振周波数が高くなるの
で、インダクタンスの周波数特性が向上する。

【００１０】また本発明は、電気絶縁層と導体パターン
が交互に積層され導体パターンが順次接続されること
で、電気絶縁体中で積層方向に重畳したコイルが形成さ
れ、該コイルの両端部がそれぞれ引出導体によって積層
体チップ外表面の外部電極に接続されている積層チップ
インダクタを前提とし、焼結済みのセラミックス基板上
に電気絶縁層と導体パターンが交互に積層されてコイル
が形成されており、コイル軸方向に対して垂直な積層体
チップ外表面に一対の外部電極が形成され、両引出導体
はコイル軸方向に対して平行な積層体チップ側面に埋設
され且つ導体表面が露出した状態で積層形成されている
積層チップインダクタである。この場合、セラミック基
板を上側とし、コイルが下側（回路基板寄り）となるよ
うに構成する。この構成では、実装時のチャッキングは
平坦なセラミックス基板面を吸着することで行えるため
に吸着安定性が高い。更に、コイルと外部電極が近いた
め、距離のばらつきが少なく、それが原因となるインダ
クタンスのばらつきが抑えられ、インダクタンスの狭公
差への対応が容易である。

【００１１】引出導体の形成位置を積層体チップの隅部
近傍とし、コイルを、コイル軸方向に沿って見たときに
前記引出導体を避けた形状としてもよい。チップが小型
化すると、チップ内に占めるコイル面積が大きくなる
が、このような配置によって引出導体の形成領域を十分
に確保できる。

【００１２】コイルを、コイル軸方向に沿って見たとき
に、中央に配置してもよいが、外部電極に近い方の端部
が接続される引出導体に近寄るように位置をずらせて形
成してもよい。そのようにすると、コイルが太い引出導
体から離れるために、浮遊容量が減少する。

【００１３】実装状態によっては、両方の引出導体のコ
イル軸方向の長さがほぼ等しくなるように引出導体を形
成するのも有効である。引出導体はチップ側面で露出し
ているために、外部電極をメッキ処理するときに同時に
メッキされる。高密度実装では、チップ下面の外部電極
のみで回路基板に半田付けされるが、回路パターンが大
きい場合には半田はチップ側面にも付着する。その場
合、引出導体の一方が長くて他方が短いとアンバランス
となり、半田付けの際にチップ立ち現象（「マンハッタ
ン現象」と呼ばれることもある）が生じる。従って、回
路基板の回路パターンが大きく、チップ側面にまで半田
が回り込むような実装状態の場合には、バランスを高め
るため両引出導体の高さをほぼ一致させるのが好まし
い。

【００１４】更に本発明は、積層体チップ外表面の外部
電極形成面とは反対側の面のみ、あるいは外部電極形成
面とその反対側の面の両方に方向マーカーを形成し、前
記外部電極で回路基板に接続されるようにした積層チッ
プインダクタである。方向マーカーの位置によって、ど
ちらの側がコイルの下端に接続されているのかが判別で
きる。

【００１５】本発明は、電気絶縁性セラミックスパター
ンと導体パターンをスクリーン印刷により積層し、導体
パターンの端部を順次接続することで積層方向に重畳し
たコイルが形成されるようにし、該コイルの端部を引出
導体により積層体チップ外表面の外部電極に接続する積
層チップインダクタの製造方法において、多数個取り方
式で、コイル軸方向に対して垂直な積層体外表面の一方
の面に外部電極を印刷形成し、電気絶縁層と導体パター
ンを交互に積層して多数のコイルを縦横に配列形成し、
引出導体は隣り合う２個の積層体チップ領域の間、もし
くは隣り合う４個の積層体チップ領域の間の位置に積層
形成され、該引出導体を２分割もしくは４分割するよう
に切断することによってコイル軸方向に対して平行な積
層体チップ側面に埋設され且つ導体表面が露出した状態
となるようにし、焼成することを特徴とする積層チップ
インダクタの製造方法である。

【００１６】更に本発明は、電気絶縁性セラミックスパ
ターンと導体パターンをスクリーン印刷により積層し、
導体パターンの端部を順次接続することで積層方向に重
畳したコイルが形成されるようにし、該コイルの端部を
引出導体により積層体チップ外表面の外部電極に接続す
る積層チップインダクタの製造方法において、焼結済み
のセラミックス基板上に、多数個取り方式で、電気絶縁
層と導体パターンを交互に積層して多数のコイルを縦横
に配列形成し、引出導体は隣り合う２個の積層体チップ
領域の間、もしくは隣り合う４個の積層体チップ領域の
間の位置に積層形成され、コイル軸方向に対して垂直な
積層体外表面の一方の面に外部電極を印刷形成し、前記
引出導体を２分割もしくは４分割するように切断するこ
とによってコイル軸方向に対して平行な積層体チップ側
面に埋設され且つ導体表面が露出した状態となるように
し、焼成することを特徴とする積層チップインダクタの
製造方法である。

【００１７】

【実施例】図１は、本発明に係る積層チップインダクタ
の内部構造の一例を示す説明図である。積層チップイン
ダクタ２０は、非磁性電気絶縁層と導体パターンが交互
に積層され導体パターンが順次接続されることで、非磁
性電気絶縁体２２の内部で積層方向に重畳したコイル２
４が形成され、該コイル２４の両端部がそれぞれ引出導
体２６によって積層体チップ外表面の外部電極２８に接
続されている構成である。コイル軸方向（図１では上下
方向）に対して垂直な積層体チップ外表面の一方の面
（回路基板に対向する面：図１では下面）に一対の外部
電極２８が形成されており、両引出導体２６はコイル軸
方向に対して平行な積層体チップ側面に埋設され且つ導
体表面が露出した状態で積層形成されている。

【００１８】この構成では、コイル２４のみならず、外
部電極２８及び引出導体２６の全てを印刷積層工程で形
成する。非磁性電気絶縁層は誘電体セラミックス系材料
からなり、導体パターンは銀ペーストなどからなる。焼
結後に、外部電極２８をニッケルメッキし、更に半田メ
ッキする。なお、引出導体２６の側面も積層体チップの
側面で露出しているため、同時にニッケルメッキ及び半
田メッキが施される。

【００１９】最終製品の外観の一例を図２に示す。Ａは
上面側から見た図であり、Ｂは下面側（回路基板側）か
ら見た図である。一対の外部電極２８は積層体チップの
下面にのみ設けられており、それに連続する引出導体２
６の一部が両端面で露出している。また、上面に形成さ
れている矩形パターンは方向マーカー２９である。方向
マーカー２９も、積層時に印刷によって形成する。この
方向マーカー２９の位置によって、どちらの外部電極が
コイルの下端部（もしくは上端部）に接続されているの
かが、容易に判別できる。

【００２０】次に、このような積層チップインダクタの
製造方法について説明する。非磁性電気絶縁体材料とし
ては、ガラスを添加して低温焼結化を可能とした誘電体
セラミックスを使用する。本実施例では、硼珪酸ガラス
とアルミナを体積比で７０：３０の比率に混合した誘電
体材料粉末を使用し、これにビヒクルとしてエチルセル
ロースとテレピネールと分散剤、可塑剤などを配合し、
混合して、印刷用のセラミックスペーストを作製した。
導体ペーストとしては、銀粒子を上記ビヒクルに混合し
た銀ペーストを使用した。ビヒクル中のバインダとして
は、エチルセルロース以外に、ＰＶＢ（ポリビニルブチ
ラール）、メチルセルロース、アクリル樹脂などを用い
てもよい。銀に代えて銀パラジウムを用いてもよい。分
散剤や可塑剤は印刷性の向上や生産時の取り扱い性など
を考慮して、適宜適量添加する。

【００２１】印刷積層工程の一例を図３に示す。これは
積層チップインダクタ１個分のパターンを表している。
以下の括弧内の番号は図３中の番号に対応している。 （１）まず、銀ペーストにより一対の外部電極３０を印
刷する。 （２）引出導体パターン３１と誘電体セラミックスパタ
ーン３２を印刷する（必要があれば複数回数重ねて印刷
し、所定の厚みまで積層する）。 （３）一方の引出導体パターン３１に接続されるように
コイル端部パターン３３を印刷する。 （４）コイル端部パターン３３の先端部のみ残し他は隠
れるように、誘電体セラミックス右半面パターン３４を
印刷する。 （５）露出しているコイル端部パターンの先端部分に接
続するように１／２ターン分（ほぼコの字型）の主導体
パターン３５を印刷する。 （６）引出導体パターン３１及び誘電体セラミックス左
半面パターン３６を印刷し、主導体パターン３５の大部
分を隠す。 （７）主導体パターン３５の先端部分に接続するよう
に、逆向きの１／２ターン分（ほぼコの字型）の主導体
パターン３７を印刷する。 （８）引出導体パターン３１及び誘電体セラミックス右
半面パターン３４を印刷し、主導体パターン３７の大部
分を隠す。前記（５）〜（８）の工程を必要回数繰り返
すことで、所望の巻数のコイルを形成する。 （９）主導体パターン３７の先端部分と引出導体パター
ン３１に接続するようにコイル端部パターン３８を印刷
する。 （１０）所定の厚みまで誘電体セラミックス全面パター
ン３９を必要回数重ねて印刷積層する。 （１１）最後に、方向マーカー４０を印刷する。

【００２２】なお、上記の実施例では、説明及び図面を
分かり易くするために、積層チップインダクタを１個ず
つ製造する場合（１つのチップ領域のみ）の印刷積層手
順を示している。しかし、通常、このような積層チップ
部品の製造では、量産化のために、縦横に同じパターン
が多数配列されるようにして印刷積層し、その後、積層
体ブロックを縦横に切断することで個々のチップに分離
する方式を採用する。従って本発明においても、実際に
は、そのような多数個取り方式で印刷積層することにな
る。

【００２３】その様子を図４に示す。縦横の線は積層体
ブロックの切断位置を示しており、斜線を施した部分は
引出導体の形成位置を表している。図４のＡでは、引出
導体は隣り合う２個の積層体チップ領域の間の位置に形
成され、該引出導体を２分割するように切断する。図４
のＢでは、引出導体は隣り合う４個の積層体チップ領域
の間の位置に形成され、該引出導体を４分割するように
切断する。印刷する誘電体セラミックスパターンは、引
出導体を形成する部分が穴になっており、その穴の部分
に引出導体を印刷する。従って、引出導体は上下に連続
し、コイル端部と外部電極の間を接続することになる。
これらの構成によれば、引出導体を積層体チップの端部
に配置できるし、隣の積層体チップと共有するために、
内部のコイル面積を大きくでき、積層体チップの小型化
に容易に対応可能となる。

【００２４】上記のように作製した積層体ブロック、を
縦横に切断して積層体チップに分離し、脱脂、焼成した
後、必要に応じてバリ取りを行う。既に外部電極は形成
されているから、従来技術のようなディップ処理で外部
電極を塗布し焼き付ける工程は必要なく、最後に外部電
極にメッキ処理を施すと、図１に示すような積層チップ
インダクタが得られる。

【００２５】図５は本発明に係る積層チップインダクタ
の他の実施例を示す説明図であり、Ａは縦断面を、Ｂは
水平断面を表している。コイル巻数が少ない場合には、
コイル４２を、積層体チップ４４の内部でコイル軸方向
の下方側（外部電極４６に近い領域）に片寄せて形成す
る構成である。このようにコイル４２を下方側に設けた
場合には、コイル４２と外部電極４６が接近しているた
めに引出導体４８を短くでき、インダクタンスの狭公差
への対応が容易となる。例えば５ターン程度でインダク
タンスが１０ｎＨ以下の積層チップインダクタでは、±
０．１〜０．２ｎＨ程度の狭公差に収める必要があるの
で、上記の構成は極めて有効である。更に巻数の少ない
インダクタにおいては、コイルの無いセラミックスの部
分を減らして、厚みを薄くしてもよい。こうすることに
より工程の削減を図ることが可能となる。

【００２６】図５に示す例では、コイルを、コイル軸方
向に沿って見たときに、中央に配置している。それに対
して図６に示すように、コイル４２を、外部電極４６に
近い方の端部が接続される引出導体４８（ここでは右側
の引出導体）に近寄るように位置をずらせて形成しても
よい。このようにすると、コイル４２が太い引出導体
（ここでは左側の引出導体）から離れるため、浮遊容量
が減少し、インダクタンスの高周波特性が向上する。

【００２７】図７は本発明に係る積層チップインダクタ
の他の実施例を示す説明図である。これはコイル巻数が
少ない場合に、コイル４２を、積層体チップ４４の内部
でコイル軸方向の上方側に片寄せて配置する構成であ
る。この構成によれば、外部電極４６や回路基板との浮
遊容量が低減し共振周波数が高くなるので、インダクタ
ンスの周波数特性が向上する（より高い周波領域まで使
用可能となる）。

【００２８】図８は、本発明に係る積層チップインダク
タの更に他の実施例を示す説明図である。焼結済みのア
ルミナ基板５０上に、電気絶縁層と導体パターンが交互
に積層されてコイル５２が形成されており、コイル軸方
向に対して垂直な積層体チップ５４の外表面に一対の外
部電極５６が形成され、両引出導体５８はコイル軸方向
に対して平行な積層体チップ側面に埋設され且つ導体表
面が露出した状態で積層形成されている。この構成は、
特にコイル巻数が少ない場合に有効である。図８のＡは
コイル５２を中央に配置した場合であり、Ｂはコイル５
２を片側に寄せて配置した場合である。これらの場合、
アルミナ基板５０を上側とし、コイル５２が下側（回路
基板寄り）となるように実装する。実装時のチャッキン
グは平坦なセラミックス基板５０を吸着することになる
ために吸着安定性は極めて高い。更に、コイル５２と外
部電極５６が近く、引出導体５８を短くできるため寸法
精度が高くなり、インダクタンスの狭公差への対応が容
易となる利点もある。

【００２９】図９は、本発明に係る積層チップインダク
タの更に他の実施例を示す説明図である。コイル６２の
巻数が多い場合には、外部電極６６とコイル端部の間の
距離が左右で大きく異なってしまう。しかし、ここでは
両方の引出導体６８のコイル軸方向の長さがほぼ等しく
なるように、長い方に揃えている。引出導体６８はチッ
プ側面で露出しているために、外部電極６６をメッキ処
理するときに同時にメッキされる。高密度実装では、チ
ップ下面の外部電極６６のみで回路基板に半田付けされ
るが、回路パターンが大きい場合には半田はチップ側面
にも付着する。その場合、一方が長くて他方が短いとア
ンバランスになりチップ立ち現象が生じる恐れがある。
そこで、回路パターンが大きく、チップ側面にまで半田
７０が回り込むような使用状態の場合には、バランスを
高めるために、このように両引出導体の高さをほぼ一致
させるのが好ましい。更に、上面（あるいは下面）から
見た時に左右の引出導体６８が端縁のほぼ中央に位置し
ていることが望ましい。従って、この構造の積層チップ
インダクタは、比較的大きい回路パターンによって実装
する場合にも使用可能ということになる。

【００３０】なお、高密度実装で側面の引出導体に半田
が付着しないようにするためには、チップ側面に樹脂や
ガラス、低温焼結セラミックの層で覆うような構成も可
能である。

【００３１】図１０は、本発明に係る積層チップインダ
クタの更に他の実施例を示す水平断面図である。引出導
体７２の形成位置を積層体チップ７４の隅部近傍とし、
コイル７６を、コイル軸方向に沿って見たときに前記引
出導体７２を避けた形状としている。積層体チップが小
型化すると、チップ内に占めるコイル面積が大きくなる
が、このような配置及びコイル形状とすることによって
引出導体の形成領域を確保できる。

【００３２】図１１は、本発明に係る積層チップインダ
クタの更に他の実施例を示す説明面図である。この積層
チップインダクタは、積層体チップ外表面の外部電極７
８の形成面及びその反対側の両面に方向マーカー８０，
８２を形成し、前記外部電極７８で回路基板に接続する
ようになっている。外部電極形成面とは反対側の面に形
成した方向マーカー８２は、図１１のＡに示すように、
所定の向きで回路基板に実装する時、あるいは実装後に
向きを検査・確認するのに用いる。外部電極形成面に形
成した方向マーカー８０は、図１１のＢに示すように、
個々の積層チップインダクタの特性測定や選別などに用
いるものである。積層チップインダクタを実装時とは上
下を逆にして（図１１のＢに示すような状態）、測定端
子（矢印で示す）を外部電極７８（通常はエッジ部分）
に当てて電気的特性を測定する。この状態の時に、方向
マーカー８０によって、どの向きで測定しているかが容
易に判別でき、測定作業が容易となり、測定ミスも無く
なる。

【００３３】上記の各実施例では、電気絶縁性セラミッ
クスパターンと導体パターンをスクリーン印刷により積
層し、導体パターンの端部を順次接続することで積層方
向に重畳したコイルが形成されるようにする印刷積層法
を採用している。しかし、本発明は、電気絶縁性シート
にコイル用導体パターンあるいは外部電極を印刷し、引
出導体については電気絶縁性シートにビア穴を形成して
導体ペーストを充填したシートを、積層一体化する所謂
「シート積層法」で製造することもできる。電気絶縁性
セラミックスとしては、要求特性によってはフェライト
などの磁性セラミックスの使用も可能である。

【００３４】

【発明の効果】本発明は上記のように、コイル軸方向に
対して垂直な積層体チップ外表面の一方の面に一対の外
部電極が印刷形成され、両引出導体はコイル軸方向に対
して平行な積層体チップ側面に埋設され且つ導体表面が
露出した状態で積層形成されている積層チップインダク
タであるので、チップ面積が小さくなっても、必要なコ
イル面積及び引出導体断面を確保でき、小型化に容易に
対応可能である。

【００３５】また本発明では、コイル形成領域を外部電
極寄りとすることによって、引出電極の寸法精度やコイ
ルの位置精度が高くなり、そのため狭公差に適した構造
となる。逆に、コイル形成領域を外部電極から離れるよ
うに寄せることによって、外部電極とコイルとの間の浮
遊容量が減少し、高周波領域まで使用可能な特性を発現
させることができる。また、片側に焼結済みの電気絶縁
性セラミックス基板を組み込む構成では、実装安定性が
良好となる。

【００３６】更に本発明によれば、小型化した場合でも
引出導体を容易に形成でき、外部電極形成のための煩瑣
なディップ工程が不要となるため、安価に且つ効率よく
製造することができる。

【図面の簡単な説明】

【図１】本発明に係る積層チップインダクタの一実施例
の内部構造を示す説明図。

【図２】その外観説明図。

【図３】印刷積層工程の一例を示す工程説明図。

【図４】引出導体の位置とチップ切断線の関係を示す説
明図。

【図５】本発明に係る積層チップインダクタの他の実施
例を示す内部説明図。

【図６】本発明に係る積層チップインダクタの他の実施
例を示す内部説明図。

【図７】本発明に係る積層チップインダクタの他の実施
例を示す縦断面図。

【図８】本発明に係る積層チップインダクタの更に他の
実施例を示す縦断面図。

【図９】本発明に係る積層チップインダクタの他の実施
例を示す説明図。

【図１０】本発明に係る積層チップインダクタの他の実
施例を示す水平断面図。

【図１１】本発明に係る積層チップインダクタの他の実
施例を示す外観説明図。

【図１２】従来技術の一例を示す説明図。

【符号の説明】

２０ 積層チップインダクタ ２２ 非磁性電気絶縁体 ２４ コイル ２６ 引出導体 ２８ 外部電極

Claims (9)

【特許請求の範囲】
1. 【請求項１】 電気絶縁層と導体パターンが交互に積層
   され導体パターンが順次接続されることで、電気絶縁体
   中で積層方向に重畳したコイルが形成され、該コイルの
   両端部がそれぞれ引出導体によって積層体チップ外表面
   の外部電極に接続されている積層チップインダクタにお
   いて、 コイル軸方向に対して垂直な積層体チップ外表面の一方
   の面に一対の外部電極が形成され、両引出導体はコイル
   軸方向に対して平行な積層体チップ側面に埋設され且つ
   導体表面が露出した状態で積層形成されていることを特
   徴とする積層チップインダクタ。
2. 【請求項２】 コイルが形成されている領域が、積層体
   チップ内でコイル軸方向の一方に片寄っている請求項１
   記載の積層チップインダクタ。
3. 【請求項３】 電気絶縁層と導体パターンが交互に積層
   され導体パターンが順次接続されることで、電気絶縁体
   中で積層方向に重畳したコイルが形成され、該コイルの
   両端部がそれぞれ引出導体によって積層体チップ外表面
   の外部電極に接続されている積層チップインダクタにお
   いて、 焼結済みのセラミックス基板上に電気絶縁層と導体パタ
   ーンが交互に積層されてコイルが形成されており、コイ
   ル軸方向に対して垂直な積層体チップ外表面に一対の外
   部電極が形成され、両引出導体はコイル軸方向に対して
   平行な積層体チップ側面に埋設され且つ導体表面が露出
   した状態で積層形成されていることを特徴とする積層チ
   ップインダクタ。
4. 【請求項４】 引出導体が積層体チップの隅部近傍に形
   成され、コイルは、コイル軸方向に沿って見たときに前
   記引出導体を避けた形状をなしている請求項１乃至３の
   いずれかに記載の積層チップインダクタ。
5. 【請求項５】 コイルは、コイル軸方向に沿って見たと
   きに、外部電極に近い方の端部が接続される引出導体に
   近寄るように位置をずらせて形成されている請求項１乃
   至４のいずれかに記載の積層チップインダクタ。
6. 【請求項６】 両引出導体は、コイル軸方向の長さがほ
   ぼ等しく設定されている請求項請求項１乃至４のいずれ
   かに記載の積層チップインダクタ。
7. 【請求項７】 積層体チップ外表面の外部電極形成面と
   は反対側の面のみ、あるいは外部電極形成面とその反対
   側の面の両方に方向マーカーを形成し、前記外部電極で
   回路基板に接続されるようにした請求項１乃至６のいず
   れかに記載の積層チップインダクタ。
8. 【請求項８】 電気絶縁性セラミックスパターンと導体
   パターンをスクリーン印刷により積層し、導体パターン
   の端部を順次接続することで積層方向に重畳したコイル
   が形成されるようにし、該コイルの端部を引出導体によ
   り積層体チップ外表面の外部電極に接続する積層チップ
   インダクタの製造方法において、 多数個取り方式で、コイル軸方向に対して垂直な積層体
   外表面の一方の面に外部電極を印刷形成し、電気絶縁層
   と導体パターンを交互に積層して多数のコイルを縦横に
   配列形成し、引出導体は隣り合う２個の積層体チップ領
   域の間、もしくは隣り合う４個の積層体チップ領域の間
   の位置に積層形成され、該引出導体を２分割もしくは４
   分割するように切断することによってコイル軸方向に対
   して平行な積層体チップ側面に埋設され且つ導体表面が
   露出した状態となるようにし、焼成することを特徴とす
   る積層チップインダクタの製造方法。
9. 【請求項９】 電気絶縁性セラミックスパターンと導体
   パターンをスクリーン印刷により積層し、導体パターン
   の端部を順次接続することで積層方向に重畳したコイル
   が形成されるようにし、該コイルの端部を引出導体によ
   り積層体チップ外表面の外部電極に接続する積層チップ
   インダクタの製造方法において、 焼結済みのセラミックス基板上に、多数個取り方式で、
   電気絶縁層と導体パターンを交互に積層して多数のコイ
   ルを縦横に配列形成し、引出導体は隣り合う２個の積層
   体チップ領域の間、もしくは隣り合う４個の積層体チッ
   プ領域の間の位置に積層形成され、コイル軸方向に対し
   て垂直な積層体外表面の一方の面に外部電極を印刷形成
   し、前記引出導体を２分割もしくは４分割するように切
   断することによってコイル軸方向に対して平行な積層体
   チップ側面に埋設され且つ導体表面が露出した状態とな
   るようにし、焼成することを特徴とする積層チップイン
   ダクタの製造方法。