CN113393997A - 层叠线圈部件 - Google Patents

Abstract

本发明的一种层叠线圈部件，其具备素体和端子电极。素体呈长方体形状，具有在第一方向上互相相对的第一主面及第二主面、在与第一方向交叉的第二方向上互相相对的第一端面及第二端面、和在与第一方向及第二方向交叉的第三方向上互相相对的第一侧面及第二侧面。线圈具有沿着第一方向的线圈轴，配置于素体内。端子电极与线圈电连接。端子电极具有设置于第一主面的主面电极部分。线圈具有多个线圈导体，该多个线圈导体在第一方向上互相分离地配置，并且互相电连接。多个线圈导体中的配置于最靠近第一主面侧的位置且与主面电极部分相对的第一线圈导体的宽度，比配置于比第一线圈导体更靠第二主面侧的第二线圈导体的宽度窄。第一线圈导体的长宽比比第二线圈导体的长宽比高。

Description

层叠线圈部件

技术领域

本公开涉及一种层叠线圈部件。

背景技术

特开2014-22426号公报中记载了一种层叠电感器，其具备：层叠有多个磁性体层而成的层叠体、配置于层叠体内的线圈、以及设置于层叠体的下表面的外部电极。在该层叠电感器中，线圈和外部电极互相相对地配置。

发明内容

在上述的层叠电感器中，在线圈和外部电极之间形成浮游电容(寄生容量)。由此，层叠电感器的特性降低。

本公开的一个方面提供一种能够抑制特性的降低的层叠线圈部件。

本公开的一个方面所涉及的层叠线圈部件具备素体和端子电极。素体呈长方体形状，具有在第一方向上互相相对的第一主面及第二主面、在与第一方向交叉的第二方向上互相相对的第一端面及第二端面、和在与第一方向及第二方向交叉的第三方向上互相相对的第一侧面及第二侧面。线圈具有沿着第一方向的线圈轴，配置于素体内。端子电极与线圈电连接。端子电极具有设置于第一主面的主面电极部分。线圈具有多个线圈导体，该多个线圈导体在第一方向上互相分离地配置，并且互相电连接。多个线圈导体中的配置于最靠近第一主面侧的位置且与主面电极部分相对的第一线圈导体的宽度，比配置于比第一线圈导体更靠第二主面侧的第二线圈导体的宽度窄。第一线圈导体的长宽比比第二线圈导体的长宽比高。

在该层叠线圈部件中，第一线圈导体配置于多个线圈导体中的最靠第一主面侧，且与主面电极部分相对。因此，在第一线圈导体和主面电极部分之间，根据第一线圈导体和主面电极部分相对的面积，形成有浮游电容。第一线圈导体的宽度比配置于比第一线圈导体靠第二主面侧的第二线圈导体的宽度窄。因此，与第一线圈导体的宽度和第二线圈导体的宽度同程度的情况相比，第一线圈导体和主面电极部分相对的面积变小。其结果，能够减小形成于第一线圈导体和主面电极部分之间的浮游电容。由此，能够抑制层叠线圈部件的自谐振频率(SRF)变低。第一线圈导体的长宽比比第二线圈导体的长宽比高。因此，与第一线圈导体的长宽比和第二线圈导体的长宽比同程度的情况相比，能够增大第一线圈导体的截面积。由此，能够抑制层叠线圈部件的Q值降低。根据以上，能抑制层叠线圈部件的特性的降低。

第一线圈导体的截面积也可以与第二线圈导体的截面积同等。该情况下，能可靠地抑制Q值的降低。

也可以是，多个线圈导体的宽度越是第一主面侧而越窄，多个线圈导体的长宽比越是第一主面侧而越高。在该情况下，能进一步抑制层叠线圈部件的特性的降低。

也可以是，从第一方向观察，第一线圈导体的外缘与第二线圈导体的外缘一致。在该情况下，由于第一线圈导体的内径变大，因此能够提高Q值及电感(L)。

也可以是，端子电极还具有设置于第一端面的端面电极部分。也可以是，第一线圈导体与端面电极部分相对。也可以是，从第一方向观察，第一线圈导体的内缘与第二线圈导体的内缘一致。在该情况下，由于第一线圈导体和端面电极部分的间隔宽，因此能够减小形成于第一线圈导体和端面电极部分之间的浮游电容。由此，能够进一步抑制层叠线圈部件的自谐振频率变低。

也可以是，线圈包含在第二方向上夹持线圈轴而互相相对的一对第一线圈区域和在第三方向上夹持线圈轴而互相相对的一对第二线圈区域。也可以是，从第一方向观察，在第一线圈区域，第一线圈导体的内缘与第二线圈导体的内缘一致，并且在第一线圈区域，第一线圈导体的外缘与第二线圈导体的外缘一致。在该情况下，在第二线圈区域，由于第一线圈导体和端面电极部分的间隔宽，因此能够减小形成于第一线圈导体和端面电极部分之间的浮游电容。由此，能够抑制层叠线圈部件的自谐振频率变低。另外，在第二线圈区域，由于第一线圈导体的内径变大，因此能够提高Q值及电感(L)。根据以上，能够进一步抑制层叠线圈部件的自谐振频率变低，并能提高Q值及电感(L)。

附图说明

图1是第一实施方式所涉及的层叠线圈部件的立体图。

图2是图1的层叠线圈部件的俯视图。

图3是图1的层叠线圈部件的侧视图。

图4是沿着图1的IV－IV线的截面图。

图5是沿着图1的V－V线的截面图。

图6是第二实施方式所涉及的层叠线圈部件的立体图。

图7是图6的层叠线圈部件的俯视图。

图8是图6的层叠线圈部件的侧视图。

图9是沿着图6的IX－IX线的截面图。

图10是沿着图6的X－X线的截面图。

具体实施方式

以下，参照附图，对本发明的实施方式进行详细地说明。此外，对附图的说明中同一或相当要素标注同一符号，并省略重复的说明。

(第一实施方式)

参照图1～图5，对第一实施方式所涉及的层叠线圈部件1进行说明。层叠线圈部件1具备：呈长方体形状的素体2、分别配置于素体2的两端部的端子电极3、4、线圈10、和连接导体23、24。长方体形状中包含角部及棱线部被倒角的长方体的形状、以及角部及棱线部被倒圆的长方体的形状。在图1～3中，素体2由虚线表示。

素体2具有：互相相对的端面2a、2b、互相相对的主面2c、2d、以及互相相对的侧面2e、2f。以下，将主面2c、2d相对的方向设为第一方向D1，将端面2a、2b相对的方向设为第二方向D2，将侧面2e、2f相对的方向设为第三方向D3。第一方向D1、第二方向D2、及第三方向D3互相交叉(在此为正交)。在本实施方式中，第一方向D1为素体2的高度方向。第二方向D2为素体2的长度方向。第二方向D2也为主面2c、2d的长边方向。第三方向D3为素体2的宽度方向。第三方向D3也为主面2c、2d的短边方向。

端面2a、2b以连结主面2c、2d之间的方式沿第一方向D1延伸。端面2a、2b也以连结侧面2e、2f之间的方式沿第三方向D3延伸。主面2c、2d以连结端面2a、2b之间的方式沿第二方向D2延伸。主面2c、2d也以连结侧面2e、2f之间的方式沿第三方向D3延伸。侧面2e、2f以连结端面2a、2b之间的方式沿第二方向D2延伸。侧面2e、2f也以连结主面2c、2d之间的方式沿第一方向D1延伸。层叠线圈部件1例如焊接安装于电子设备(例如，电路基板或电子部件)。在层叠线圈部件1中，主面2c构成与电子设备相对的安装面。

素体2在第一方向D1上层叠有多个绝缘体层(未图示)而构成。素体2具有在第一方向D1上层叠的多个绝缘体层。在素体2中，层叠有多个绝缘体层的层叠方向与第一方向D1一致。在实际的素体2中，各绝缘体层以不能目视各绝缘体层之间的边界的程度一体化。

各绝缘体层由包含玻璃成分的电介质材料形成。即，素体2包含含有玻璃成分的电介质材料作为构成素体2的元素的化合物。玻璃成分例如为硼酸玻璃等。作为电介质材料，例如为BaTiO₃系、Ba(Ti,Zr)O₃系、或(Ba,Ca)TiO₃系等的电介质陶瓷。各绝缘体层由含有玻璃陶瓷材料的陶瓷生片的烧结体构成。

端子电极3、4分别与线圈10电连接。端子电极3、4配置于素体2的第二方向D2上的两端部。端子电极3、4在第二方向D2上互相分离。端子电极3、4埋设于素体2。端子电极3、4分别配置于设置于素体2的第二方向D2上的两端部的一对凹部。一对凹部形成为对应于端子电极3、4的形状。端子电极3、4与一对凹部的内面接触。端子电极3、4例如互相呈相同形状。

端子电极3设置于素体2的端面2a侧。端子电极3遍及端面2a及主面2c而设置。端子电极3配置于遍及素体2的端面2a及主面2c而设置的凹部。在本实施方式中，端子电极3的表面与端面2a及主面2c的各个为大致同一面。

端子电极3从第三方向D3观察呈L字状。端子电极3具有电极部分3a和电极部分3b。电极部分3a和电极部分3b在素体2的棱线部(主面2c与端面2a形成的角部)连接，且互相电连接。在本实施方式中，电极部分3a和电极部分3b一体地设置，且互相连续。电极部分3a设置于端面2a，沿着第一方向D1延伸。电极部分3a从第二方向D2观察呈矩形形状。电极部分3b设置于主面2c，沿着第二方向D2延伸。电极部分3b从第一方向D1观察呈矩形形状。

端子电极4设置于素体2的端面2b侧。端子电极4遍及端面2b及主面2c而设置。端子电极4配置于遍及素体2的端面2b及主面2c而设置的凹部。在本实施方式中，端子电极4的表面与端面2b及主面2c的各个为大致同一面。

端子电极4从第三方向D3观察呈L字状。端子电极4具有电极部分4a和电极部分4b。电极部分4a和电极部分4b在素体2的棱线部(主面2c与端面2b形成的角部)连接，且互相电连接。在本实施方式中，电极部分4a和电极部分4b一体地设置，且互相连续。电极部分4a设置于端面2b，沿着第一方向D1延伸。电极部分4a从第二方向D2观察呈矩形形状。电极部分4b设置于主面2c，沿着第二方向D2延伸。电极部分4b从第一方向D1观察呈矩形形状。

端子电极3、4例如层叠有多个电极层而构成。各电极层设置于形成于对应的绝缘体层的缺损部。多个缺损部构成配置有端子电极3、4的一对凹部。电极层通过烧结导电性膏体而形成。导电性膏体包含金属成分及玻璃成分。金属成分包含于导电性材料，例如为Ag或Pd。玻璃成分为构成素体2的元素的化合物，包含于素体2的玻璃成分为相同的成分。玻璃成分的含量只要适当设定即可。在端子电极3、4中，多个电极层以不能目视电极层之间的边界的程度一体化。

线圈10以及连接导体23、24配置于素体2内，未从素体2露出。线圈10具有一对端部10a。一个端部10a通过连接导体23与端子电极4电连接。另一个端部10a通过连接导体24与端子电极3电连接。线圈10具有沿着第一方向D1的线圈轴AX。

线圈10具有多个线圈导体11、12、13和通孔导体21、22(参照图3)。在本实施方式中，线圈10具有：第一线圈导体11、第二线圈导体12、及第三线圈导体13。第一线圈导体11、第二线圈导体12、及第三线圈导体13在第一方向D1上互相分离地配置。多个线圈导体11、12、13沿着第一方向D1以第一线圈导体11、第二线圈导体12、及第三线圈导体13的顺序配置。

第一线圈导体11配置于最靠主面2c侧(最靠近主面2c)，在第一方向D1上与主面2c相对。第一线圈导体11在第一方向D1上与电极部分3b、4b分别相对。第三线圈导体13配置于最靠主面2d侧(最靠近主面2d)，在第一方向D1上与主面2d相对。第二线圈导体12在第一方向D1上配置于第一线圈导体11和第三线圈导体13之间。第二线圈导体12及第三线圈导体13配置于相较于第一线圈导体11更靠主面2d侧(靠近主面2d)。

第一线圈导体11、第二线圈导体12、及第三线圈导体13呈环的一部分被切断的形状，分别具有一个端部和另一个端部。第一线圈导体11、第二线圈导体12、及第三线圈导体13互相电连接。

第一线圈导体11的一个端部经由连接导体23而与电极部分4a连接。第一线圈导体11的一个端部构成线圈10的一个端部10a。连接导体23沿着第二方向D2延伸，并将第一线圈导体11的一个端部和电极部分4a连接。在本实施方式中，第一线圈导体11及连接导体23一体地形成。

第一线圈导体11的另一个端部经由通孔导体21而与第二线圈导体12的一个端部连接。通孔导体21沿着第一方向D1延伸，并将第一线圈导体11的另一个端部和第二线圈导体12的一个端部连接。从第一方向D1观察，第一线圈导体11的另一个端部和第二线圈导体12的一个端部互相重叠。

第二线圈导体12的另一个端部经由通孔导体22而与第三线圈导体13的一个端部连接。通孔导体22沿着第一方向D1延伸，并将第二线圈导体12的另一个端部和第三线圈导体13的一个端部连接。从第一方向D1观察，第二线圈导体12的另一个端部和第三线圈导体13的一个端部互相重叠。

第三线圈导体13的另一个端部经由连接导体24与电极部分3a连接。第三线圈导体13的另一个端部构成线圈10的另一个端部10a。连接导体24沿着第二方向D2延伸，并将第三线圈导体13的另一个端部和电极部分3a连接。在本实施方式中，第三线圈导体13及连接导体24一体地形成。

从第一方向D1观察，线圈10呈矩形环状。线圈10包含一对第一线圈区域R1和一对第二线圈区域R2。一对第一线圈区域R1在第二方向D2上夹持线圈轴AX而互相相对。一对第二线圈区域R2在第三方向D3上夹持线圈轴AX而互相相对。

在本实施方式中，在端面2a侧(靠近端面2a)的第一线圈区域R1配置有第一线圈导体11及第二线圈导体12，第一线圈导体11及第二线圈导体12沿着第三方向D3延伸，并且，与端面2a及电极部分3a相对。在端面2b侧(靠近端面2b)的第一线圈区域R1配置有第一线圈导体11、第二线圈导体12、及第三线圈导体13，第一线圈导体11、第二线圈导体12、及第三线圈导体13沿着第三方向D3延伸，并且，与端面2b及电极部分4a相对。

在侧面2e侧(靠近侧面2e)的第二线圈区域R2配置有第一线圈导体11、第二线圈导体12、及第三线圈导体13，第一线圈导体11、第二线圈导体12、及第三线圈导体13沿着第二方向D2延伸，并且，与侧面2e相对。在侧面2f侧(靠近侧面2f)的第二线圈区域R2配置有第一线圈导体11及第二线圈导体12，第一线圈导体11及第二线圈导体12沿着第二方向D2延伸，并且，与侧面2f相对。

如图4及图5所示，第一线圈导体11的宽度W1比第二线圈导体12的宽度W2及第三线圈导体13的W3的宽度窄。在本实施方式中，宽度W2比宽度W3窄。即，多个线圈导体11、12、13的宽度W1、W2、W3越靠主面2c侧而越窄。换言之，越配置于主面2c侧的线圈导体具有越窄的宽度。在此，各宽度W1、W2、W3在第一线圈区域R1中为各线圈导体11、12、13的第二方向D2上的长度。各宽度W1、W2、W3在第二线圈区域R2中为各线圈导体11、12、13的第三方向D3上的长度。

在本实施方式中，多个线圈导体11、12、13的高度T1、T2、T3互相同等。各高度T1、T2、T3为各线圈导体11、12、13的第一方向D1上的长度。由于高度T1、T2、T3互相同等，因此与高度T1比高度T2、T3高的情况相比，能够抑制层叠线圈部件1的高度(第一方向D1的长度)增加，能够实现低高度化。在设定了层叠线圈部件1的高度的情况下，能够抑制线圈10的卷绕数减少。由此，维持层叠线圈部件1的电感(L)。

第一线圈导体11的长宽比T1/W1比第二线圈导体12的长宽比T2/W2及第三线圈导体13的长宽比T3/W3高。在本实施方式中，长宽比T2/W2比长宽比T3/W3高。即，多个线圈导体11、12、13的长宽比T1/W1、T2/W2、T3/W3越靠主面2c侧而越高。换言之，越配置于主面2c侧的线圈导体而越具有高的长宽比。

在本实施方式中，第一线圈导体11的截面积比第二线圈导体12的截面积及第三线圈导体13的截面积小。第二线圈导体12的截面积比第三线圈导体13的截面积小。即，多个线圈导体11、12、13的截面积越靠主面2c侧而越小。换言之，越配置于主面2c侧的线圈导体具有越小的截面积。在此，各线圈导体11、12、13的截面积为正交于各线圈导体11、12、13的轴方向的截面积。

宽度W1及高度T1的各个遍及第一线圈导体11的整体为恒定的。宽度W2及高度T2的各个遍及第二线圈导体12的整体为恒定的。宽度W3及高度T3的各个遍及第三线圈导体13的整体为恒定的。

如图4所示，在侧面2e侧的第二线圈区域R2中，从第一方向D1观察，第一线圈导体11的外缘11a与第二线圈导体12的外缘12a及第三线圈导体13的外缘13a一致。第一线圈导体11的内缘11b位于比第二线圈导体12的内缘12b及第三线圈导体13的内缘13b更靠外侧(侧面2e侧)。从第一方向D1观察，内缘12b位于比内缘13b更靠外侧。即，越靠主面2c侧，多个线圈导体11、12、13的内缘11b、12b、13b位于越靠外侧。换言之，越是配置于主面2c侧的线圈导体，线圈导体的内缘位于越靠外侧。在侧面2f侧的第二线圈区域R2中，从第一方向D1观察，外缘11a与外缘12a一致。内缘11b位于比内缘12b更靠外侧(侧面2f侧)。

如图5所示，在端面2b侧的第一线圈区域R1中，从第一方向D1观察，内缘11b与内缘12b及内缘13b一致。外缘11a位于比外缘12a及外缘13a更靠内侧(端面2a侧)。从第一方向D1观察，外缘12a位于比外缘13a更靠内侧。即，越靠主面2c侧，多个线圈导体11、12、13的外缘11a、12a、13a位于越靠内侧。换言之，越是配置于主面2c侧的线圈导体，线圈导体的外缘位于越靠内侧。在端面2a侧的第一线圈区域R1中，从第一方向D1观察，内缘11b与内缘12b一致。外缘11a位于比外缘12a更靠内侧(端面2b侧)。

第一线圈导体11、第二线圈导体12、第三线圈导体13、及连接导体23、24包含导电性材料。导电性材料包含Ag或Pd。第一线圈导体11、第二线圈导体12、第三线圈导体13、及连接导体23、24构成为包含导电性材料粉末的导电性膏体的烧结体。导电性材料粉末例如包含Ag粉末或Pd粉末。

在本实施方式中，第一线圈导体11、第二线圈导体12、第三线圈导体13、及连接导体23、24包含与端子电极3、4相同的导电性材料。第一线圈导体11、第二线圈导体12、第三线圈导体13、及连接导体23、24也可以包含与端子电极3、4不同的导电性材料。

第一线圈导体11、第二线圈导体12、第三线圈导体13、及连接导体23、24设置于形成于对应的绝缘体层的缺损部。第一线圈导体11、第二线圈导体12、第三线圈导体13、及连接导体23、24通过烧结有位于形成于生片的缺损部内的导电性膏体而形成。

形成于生片的缺损部例如通过以下的过程而形成。首先，通过将包含绝缘体层的构成材料及感光性材料的素体膏体赋予在基材上，从而形成生片。基材例如为PET膜。素体膏体中所含的感光性材料也可以为负型及正型的任一种，能够使用公知的感光性材料。接着，使用与缺损部对应的掩膜，通过光刻法对生片进行曝光及显影，将缺损部形成于基材上的生片。形成有缺损部的生片为素体图案。

电极层、第一线圈导体11、第二线圈导体12、第三线圈导体13、及连接导体23、24例如通过以下的过程而形成。

首先，通过将包含感光性材料的导电性膏体赋予给基材，从而形成导体材料层。导电性膏体中所含的感光性材料也可以为负型及正型的任一种，能够使用公知的感光性材料。接着，使用与缺损部对应的掩膜，通过光刻法对导体材料层进行曝光及显影，从而在基材上形成与缺损部的形状对应的导体图案。

层叠线圈部件1例如通过接着上述的过程的以下的过程而得到。通过导体图案与素体图案的缺损部组合，准备素体图案和导体图案被设为同一层的薄片。在对层叠准备的规定片数的薄片而得到的层叠体进行热处理后，从层叠体得到多个生芯片。在本过程中，例如，通过切割机将生层叠体切割成芯片状。由此，得到具有规定的大小的多个生芯片。接着，烧结生芯片。通过该烧结，得到层叠线圈部件1。在各端子电极3、4的表面，也可以形成有镀层。镀层例如通过电镀或无电解镀敷而形成。镀层例如包含Ni、Sn、或Au。

(第二实施方式)

参照图6～图10，对第二实施方式所涉及的层叠线圈部件1A，以与层叠线圈部件1(参照图1～图5)的不同点为中心进行说明。在图6～图8中，素体2由虚线表示。在层叠线圈部件1A中，端子电极3不具有电极部分3a，而仅具有电极部分3b，并且，端子电极4不具有电极部分4a，而仅具有电极部分4b。层叠线圈部件1A具有连接导体25、26作为层叠线圈部件1的连接导体23、24的代替。连接导体25、26例如呈截面圆形的柱状，沿着第一方向D1延伸。连接导体25将端子电极4和线圈10的一个端部10a电连接。连接导体26将端子电极3和线圈10的另一个端部10a电连接。

在第一线圈导体11及第二线圈导体12，从第一方向D1观察，在与线圈10的另一个端部10a重叠的位置形成有凹部。凹部是为避免与连接导体26的干扰而设置的。凹部的内面与连接导体26的外侧面相对。通过凹部，连接导体26从第一线圈导体11及第二线圈导体12分离地配置。

如图9所示，在侧面2e侧的第二线圈区域R2中，从第一方向D1观察，外缘11a与外缘12a及外缘13a一致。内缘11b位于比内缘12b及内缘13b更靠外侧(侧面2e侧)。从第一方向D1观察，内缘12b位于比内缘13b更靠外侧。即，越靠主面2c侧，多个线圈导体11、12、13的内缘11b、12b、13b位于越靠外侧。换言之，越配置于主面2c侧的线圈导体，线圈导体的内缘位于越靠外侧。在侧面2f侧的第二线圈区域R2中，从第一方向D1观察，外缘11a与外缘12a一致。内缘11b位于比内缘12b更靠外侧(侧面2f侧)。

如图10所示，在端面2b侧的第一线圈区域R1中，从第一方向D1观察，外缘11a与外缘12a及外缘13a一致。内缘11b位于比内缘12b及内缘13b更靠外侧(端面2b侧)。从第一方向D1观察，内缘12b位于比内缘13b更靠外侧。即，越靠主面2c侧，多个线圈导体11、12、13的内缘11b、12b、13b位于越靠外侧。换言之，越是配置于主面2c侧的线圈导体，线圈导体的内缘位于越靠外侧。在端面2a侧的第一线圈区域R1中，从第一方向D1观察，外缘11a与外缘12a一致。内缘11b位于比内缘12b更靠外侧(端面2a侧)。

如以上所说明的那样，在层叠线圈部件1、1A中，第一线圈导体11在多个线圈导体11、12、13中配置于最靠主面2c侧，与电极部分3b、4b相对。因此，在第一线圈导体11和电极部分3b、4b之间，根据第一线圈导体11和电极部分3b、4b相对的面积，形成有浮游电容。第一线圈导体11的宽度W1比配置于比第一线圈导体11更靠主面2d侧的第二线圈导体12的宽度W2窄。因此，与宽度W1和宽度W2同程度的情况相比，第一线圈导体11和电极部分3b、4b相对的面积变小。因此，能够减小形成于第一线圈导体11和电极部分3b、4b之间的浮游电容。由此，能够抑制层叠线圈部件1、1A的自谐振频率变低。

第一线圈导体11的长宽比T1/W1比第二线圈导体12的长宽比T2/W2高。因此，与长宽比T1/W1和长宽比T2/W2同程度的情况相比，能够增大第一线圈导体11的截面积。由此，能够抑制层叠线圈部件1、1A的Q值降低。根据以上，能抑制层叠线圈部件1、1A的特性的降低。

多个线圈导体11、12、13的宽度W1、W2、W3越靠主面2c侧而越窄。多个线圈导体11、12、13的长宽比T1/W1、T2/W2、T3/W3越靠主面2c侧而越高。因此，能进一步抑制层叠线圈部件1、1A的特性的降低。

在层叠线圈部件1、1A中，在第二线圈区域R2中，从第一方向D1观察，外缘11a与外缘12a一致。宽度W1比宽度W2窄。因此，从第一方向D1观察，内缘11b位于比内缘12b更靠外侧。因此，与从第一方向D1观察，内缘11b和内缘12b一致的情况相比，第一线圈导体11的内径变大。因此，能够提高Q值及电感(L)。

在层叠线圈部件1A中，不仅在第二线圈区域R2，而且在第一线圈区域R1中，从第一方向D1观察，外缘11a也与外缘12a一致。因此，能够进一步提高Q值及电感(L)。

在层叠线圈部件1中，在第一线圈区域R1中，第一线圈导体11与电极部分3b、4b相对。从第一方向D1观察，在第一线圈区域R1中，内缘11b与内缘12b一致。因此，第一线圈导体11和电极部分3b、4b的间隔扩大。因此，能够减小形成于第一线圈导体11和电极部分3b、4b之间的浮游电容。由此，在层叠线圈部件1中，能够提高Q值及电感(L)，并能进一步抑制自谐振频率变低。

以上，对本发明的实施方式进行了说明，但本发明未必限定于上述的实施方式，在不脱离其宗旨的范围内能够进行各种变更。

第一线圈导体11的截面积也可以与第二线圈导体12的截面积互相同等。在该情况下，能可靠地抑制Q值的降低。另外，第一线圈导体11的截面积也可以与第二线圈导体12的截面积及第三线圈导体13的截面积互相同等。在该情况下，能更可靠地抑制Q值的降低。

在上述实施方式中，以线圈10具有第一线圈导体11、第二线圈导体12、及第三线圈导体13的方式为一例进行了说明。但是，构成线圈10的线圈导体的数量不局限于上述的值。

Claims (6)

1.一种层叠线圈部件，其中：

具备：

素体，其呈长方体形状，具有在第一方向上互相相对的第一主面及第二主面、在与所述第一方向交叉的第二方向上互相相对的第一端面及第二端面、和在与所述第一方向及所述第二方向交叉的第三方向上互相相对的第一侧面及第二侧面；

线圈，其具有沿着所述第一方向的线圈轴，配置于所述素体内；以及

端子电极，其与所述线圈电连接，

所述端子电极具有设置于所述第一主面的主面电极部分，

所述线圈具有多个线圈导体，该多个线圈导体在所述第一方向上互相分离地配置，并且互相电连接，

所述多个线圈导体中的配置于最靠近所述第一主面侧的位置与所述主面电极部分相对的第一线圈导体的宽度，比配置于比所述第一线圈导体更靠所述第二主面侧的第二线圈导体的宽度窄，

所述第一线圈导体的长宽比比所述第二线圈导体的长宽比高。

2.根据权利要求1所述的层叠线圈部件，其中，

所述第一线圈导体的截面积与所述第二线圈导体的截面积同等。

3.根据权利要求1或2所述的层叠线圈部件，其中，

所述多个线圈导体的宽度越是所述第一主面侧而越窄，

所述多个线圈导体的长宽比越是所述第一主面侧而越高。

4.根据权利要求1～3中任一项所述的层叠线圈部件，其中，

从所述第一方向观察，所述第一线圈导体的外缘与所述第二线圈导体的外缘一致。

5.根据权利要求1～3中任一项所述的层叠线圈部件，其中，

所述端子电极还具有设置于所述第一端面的端面电极部分，

所述第一线圈导体与所述端面电极部分相对，

从所述第一方向观察，所述第一线圈导体的内缘与所述第二线圈导体的内缘一致。

6.根据权利要求5所述的层叠线圈部件，其中，

所述线圈包含在所述第二方向上夹持所述线圈轴而互相相对的一对第一线圈区域、和在所述第三方向上夹持所述线圈轴而互相相对的一对第二线圈区域，

从所述第一方向观察，在所述第一线圈区域中，所述第一线圈导体的内缘与所述第二线圈导体的内缘一致，并且在所述第二线圈区域中，所述第一线圈导体的外缘与所述第二线圈导体的外缘一致。

Images