CN113903546A - 层叠线圈部件 - Google Patents

Abstract

本发明的层叠线圈部件具备素体、第一线圈及第二线圈、以及一对外部电极。素体是多个绝缘体层在第一方向上层叠而成。素体具有在正交于第一方向的第二方向上相互相对的一对端面。第一线圈及第二线圈配置于素体内，分别具有沿着第二方向的线圈轴。一对外部电极配置于一对端面，与第一线圈及第二线圈的两端电连接。第一线圈具有第一导体层、第二导体层以及第一通孔导体。第一通孔导体在第一方向上延伸，连接第一导体层与第二导体层。第二线圈具有第三导体层、第四导体层和第二通孔导体。第二通孔导体在第一方向上延伸，连接第三导体层与第四导体层。第一线圈的线圈轴配置于第二线圈的内侧。第一导体层及第三导体层在第一方向上相互分离，并且第一导体层及第三导体层从第一方向观察相互交叉。

Description

层叠线圈部件

技术领域

本公开涉及层叠线圈部件。

背景技术

已知具备一种层叠线圈部件，其具备：具有层叠的多个绝缘体层的素体、配置于素体内的线圈、以及配置于素体的端面的一对外部电极(例如，参照日本特开2002-252117号公报)。在日本特开2002-252117号公报所记载的层叠线圈部件中，由于线圈的轴向与一对外部电极的相对方向一致，因此能够降低在线圈与外部电极之间形成的杂散电容。由此，抑制层叠线圈部件的自谐振频率(SRF)变低，并且高频特性提高。

发明内容

为了使流过线圈的电流增大，需要降低线圈的直流电阻。在日本特开2002-252117号公报中，公开了具备并列排列的2个线圈的结构。然而，在该结构中，由于各线圈的内径小，因此电感小。

本公开的目的在于提供一种层叠线圈部件，能够提高高频特性，并且能够一边保持大电感一边降低线圈的直流电阻。

本公开所涉及的层叠线圈部件具备素体、第一线圈及第二线圈、以及一对外部电极。素体是多个绝缘体层在第一方向上层叠而成。素体具有在正交于第一方向的第二方向上相互相对的一对端面。第一线圈及第二线圈配置于素体内，分别具有沿着第二方向的线圈轴。一对外部电极配置于一对端面，与第一线圈及第二线圈的两端电连接。第一线圈具有第一导体层、第二导体层以及第一通孔导体。第一通孔导体在第一方向上延伸，并且连接第一导体层与第二导体层。第二线圈具有第三导体层、第四导体层以及第二通孔导体。第二通孔导体在第一方向上延伸，并且连接第三导体层与第四导体层。第一线圈的线圈轴配置于第二线圈的内侧。第一导体层及第三导体层在第一方向上相互分离，并且第一导体层及第三导体层从第一方向观察相互交叉。

在该层叠线圈部件，第一线圈及第二线圈的线圈轴沿着一对端面的相对方向即第二方向。因此，能够降低在第一线圈及第二线圈与外部电极之间形成的杂散电容，提高高频特性。第一线圈的线圈轴配置于第二线圈的内侧。第一导体层及第三导体层在第一方向上相互分离，并且从第一方向观察相互交叉。通过这样的结构，第一线圈及第二线圈能够一边相互交叉一边构成大的螺旋。因此，能够增大电感。

也可以是：第二导体层及第四导体层在第一方向上相互分离，并且从第一方向观察相互交叉。在该情况下，第一线圈及第二线圈能够一边相互交叉一边增加匝数。

也可以是：第一导体层及第四导体层在第一方向上配置于彼此相同的位置。在该情况下，容易进一步增大第一线圈的内径和第二线圈的内径。

也可以是：第二导体层以及第三导体层在第一方向上配置于彼此相同的位置。在该情况下，容易进一步增大第一线圈的内径以及第二线圈的内径。

也可以是：上述层叠线圈部件还具备将第一线圈及第二线圈与外部电极电连接的多个第五导体层。在该情况下，与第五导体层为一层的情况相比，能够降低电阻。

也可以是：各第五导体层的厚度比第一导体层的厚度、第二导体层的厚度、第三导体层的厚度以及第四导体层的厚度薄。在该情况下，在切断层叠体基板而将素体个片化的工序中，能够容易地将层叠体基板连通多个第五导体层一起切断。

也可以是：多个第五导体层在第一方向上配置于第一导体层与第二导体层之间，并且在第一方向上配置于第三导体层与第四导体层之间。在该情况下，通过增加第五导体层的层数，能够容易地扩大第一线圈及第二线圈的内径。

附图说明

图1是示出一个实施方式所涉及的层叠线圈部件的立体图。

图2是示出图1的层叠线圈部件的内部结构的立体图。

图3是示出图1的层叠线圈部件的内部结构的侧视图。

图4是用于对流过第一线圈及第二线圈的电流进行说明的分解立体图。

图5是示出构成第一线圈及第二线圈的导体层的位置关系的俯视图。

具体实施方式

以下，参照附图对本发明的实施方式进行详细说明。需要说明的是，在说明中，对相同要素或具有相同功能的要素使用相同符号，并省略重复的说明。

图1是示出一个实施方式所涉及的层叠线圈部件的立体图。如图1所示，本实施方式所涉及的层叠线圈部件1具备：呈长方体形状的素体2以及配置于素体2的表面的一对外部电极4、5。一对外部电极4、5分别配置于素体2的两端部并且相互分离。长方体形状包括角部以及棱线部被倒角的长方体的形状、以及角部以及棱线部被倒圆的长方体的形状。层叠线圈部件1例如能够适用于磁珠电感器或者功率电感器。

素体2具有一对端面2a、2b以及4个侧面2c、2d、2e、2f作为其表面。一对端面2a、2b相互相对。一对侧面2c、2d相互相对。一对侧面2e、2f相互相对。各端面2a、2b与各侧面2c、2d、2e、2f相互相邻。

在本实施方式中，一对侧面2c、2d相对的方向(第一方向D1)为素体2的高度方向。一对端面2a、2b相对的方向(第二方向D2)为素体2的长度方向。一对侧面2e、2f相对的方向(第三方向D3)为素体2的宽度方向。第一方向D1、第二方向D2以及第三方向D3相互正交。

素体2的第二方向D2的长度比素体2的第一方向D1的长度以及素体2的第三方向D3的长度长。素体2的第一方向D1的长度与素体2的第三方向D3的长度同等。即，在本实施方式中，各端面2a、2b呈正方形，各侧面2c、2d、2e、2f呈长方形状。例如，素体2的第二方向D2的长度为1.0mm，素体2的第一方向D1的长度为0.5mm，素体2的第三方向D3的长度为0.5mm。例如，也可以是，素体2的第二方向D2的长度为0.6mm，素体2的第一方向D1的长度为0.3mm，素体2的第三方向D3的长度为0.3mm。

除了相等之外，同等也可以将包含在预先设定的范围内的微差或制造误差等的值当作同等。例如，如果多个值包含在该多个值的平均值的±5％的范围内，则规定该多个值为同等。

素体2的第一方向D1的长度与素体2的第三方向D3的长度也可以不同。例如，也可以是，素体2的第二方向D2的长度为1.0mm，素体2的第一方向D1的长度为0.5mm，素体2的第三方向D3的长度为0.7mm。例如，也可以是，素体2的第二方向D2的长度为0.6mm，素体2的第一方向D1的长度为0.3mm，素体2的第三方向D3的长度为0.45mm。素体2的第二方向D2的长度也可以与素体2的第一方向D1的长度以及素体2的第三方向D3的长度同等。

一对端面2a、2b以连结一对侧面2c、2d之间的方式在第一方向D1上延伸。一对端面2a、2b也以连结一对侧面2e、2f之间的方式在第三方向D3上延伸。一对侧面2c、2d以连结一对端面2a、2b之间的方式在第二方向D2上延伸。一对侧面2c、2d也以连结一对侧面2e、2f之间的方式在第三方向D3上延伸。一对侧面2e、2f以连结一对侧面2c、2d之间的方式在第一方向D1上延伸。一对侧面2e、2f也以连结一对端面2a、2b之间的方式在第二方向D2上延伸。

素体2通过层叠多个绝缘体层10(参照图3)而构成。即，素体2具有在第一方向D1上层叠的多个绝缘体层10。多个绝缘体层10在侧面2c与侧面2d相对的方向上层叠。即，多个绝缘体层10的层叠方向与侧面2c和侧面2d相对的方向一致。以下，将侧面2c与侧面2d相对的方向也称为“层叠方向”。各绝缘体层10呈大致矩形形状。在实际的素体2，各绝缘体层10以看不出其层间的边界的程度被一体化。

各绝缘体层10由包含铁氧体材料(例如Ni-Cu-Zn系铁氧体材料、Ni-Cu-Zn-Mg系铁氧体材料、或Ni-Cu系铁氧体材料等)的陶瓷生片的烧结体构成。

在层叠线圈部件1，侧面2c、2d、2e、2f中的任一个可构成安装面。安装面例如在将层叠线圈部件1安装于未图示的其他电子设备(例如，电路基板或电子部件等)时，被规定为与其他电子设备相对的面。

一对外部电极4、5配置于一对端面2a、2b。一对外部电极4、5在一对端面2a、2b的相对方向(第二方向D2)上相互分离。一对外部电极4、5与第一线圈C1及第二线圈C2的两端电连接。外部电极4配置于素体2的端面2a侧，与第一线圈C1的一端电连接，并且与第二线圈C2的一端电连接。外部电极5配置于素体2的端面2b侧，与第一线圈C1的另一端电连接，并且与第二线圈C2的另一端电连接。

外部电极4、5包含导电材料(例如，Ag或Pd等)。外部电极4、5作为包含导电性金属粉末(例如，Ag粉末或Pd粉末等)及玻璃粉的导电性膏体的烧结体而构成。通过对外部电极4、5实施电镀，在其表面形成镀层。在电镀中例如使用Ni、Sn等。

外部电极4包括位于端面2a上的电极部分4a、位于侧面2c上的电极部分4b、位于侧面2d上的电极部分4c、位于侧面2e上的电极部分4d、以及位于侧面2f上的电极部分4e的5个电极部分。电极部分4a与电极部分4b、电极部分4c、电极部分4d以及电极部分4e在素体2的棱线部连接，相互电连接。外部电极4至少配置于端面2a。外部电极4遍及端面2a、一对侧面2c、2d以及一对侧面2e、2f的五面而形成。电极部分4a、电极部分4b、电极部分4c、电极部分4d以及电极部分4e一体地形成。

外部电极5包括位于端面2b上的电极部分5a、位于侧面2c上的电极部分5b、位于侧面2d上的电极部分5c、位于侧面2e上的电极部分5d、以及位于侧面2f上的电极部分5e的5个电极部分。电极部分5a与电极部分5b、电极部分5c、电极部分5d以及电极部分5e在素体2的棱线部连接，相互电连接。外部电极5至少配置于端面2b。外部电极5遍及端面2b、一对侧面2c、2d以及一对侧面2e、2f的五面而形成。电极部分5a、电极部分5b、电极部分5c、电极部分5d以及电极部分5e一体地形成。

图2是示出图1的层叠线圈部件的内部结构的立体图。在图2中，省略了素体2以及外部电极4、5的图示。图3是示出图1的层叠线圈部件的内部结构的侧视图。在图3中，示出从端面2a侧观察的层叠线圈部件1的内部结构。在图3中，省略了外部电极4、5的图示，并且用双点划线表示素体2。

如图2及图3所示，层叠线圈部件1具备第一线圈C1及第二线圈C2。第一线圈C1及第二线圈C2配置于素体2内。第一线圈C1具有沿着第二方向D2的线圈轴A1。第二线圈C2具有沿着第二方向D2的线圈轴A2。线圈轴A1配置于第二线圈C2所形成的螺旋的内侧。即，可以说第一线圈C1所形成的螺旋的内侧的区域与第二线圈C2所形成的螺旋的内侧的区域具有相互重叠的部分。线圈轴A2配置于第一线圈C1所形成的螺旋的内侧。

第一线圈C1具有导体层11～14和通孔导体21～23。第二线圈C2具有导体层15～18和通孔导体24～26。层叠线圈部件1还具备多个导体层19和多个导体层20以及通孔导体27、28。导体层11～20和通孔导体21～28包含导电材料(例如Ag或Pd等)。导体层11～20和通孔导体21～28作为包含导电性材料(例如Ag粉末或Pd粉末等)的导电性膏体的烧结体而构成。

图4是用于对流过第一线圈及第二线圈的电流进行说明的分解立体图。在图4中，示出导体层11～18、一对导体层20以及通孔导体21～28。如图2～图4所示，导体层11、13、16、18配置于相同的绝缘体层10上。即，导体层11、13、16、18在第一方向D1上配置于彼此相同的位置。导体层12、17配置于相同的绝缘体层10上。即，导体层12、17在第一方向D1上配置于彼此相同的位置。导体层14、15以及多个导体层19配置于相同的绝缘体层10上。即，导体层14、15以及多个导体层19在第一方向D1上配置于彼此相同的位置。在本实施方式中，导体层19的数量为4个。

配置有导体层12、17的绝缘体层10、配置有导体层14、15及多个导体层19的绝缘体层10、以及配置有多个导体层20的绝缘体层10、配置有导体层11、13、16、18的绝缘体层10从侧面2d侧在第一方向D1上依次层叠。在本实施方式中，配置有多个导体层20的绝缘体层10以3层结构在第一方向D1上层叠。对一个绝缘体层10，配置有8个导体层20。配置有多个导体层20的绝缘体层10也可以为2层以下或4层以上。

导体层19、20从第一方向D1观察呈矩形状。导体层20比导体层11～19薄。导体层20的厚度(第一方向D1上的长度)例如为导体层11～19的厚度(第一方向D1上的长度)的30％以上且70％以下。导体层20的厚度例如为12μm以上且20μm以下。导体层11～19的厚度例如为28μm以上且40μm以下。配置有多个导体层20的绝缘体层10的厚度(第一方向D1上的长度)比配置有导体层11～19的绝缘体层10的厚度(第一方向D1上的长度)薄。

导体层11、13相对于线圈轴A1配置于第一方向D1的一侧(侧面2c侧)。导体层12、14相对于线圈轴A1配置于第一方向D1的另一侧(侧面2d侧)。导体层16、18相对于线圈轴A2配置于第一方向D1的一侧(侧面2c侧)。导体层15、17相对于线圈轴A2配置于第一方向D1的另一侧(侧面2d侧)。

导体层11、13、16、18配置于比导体层12、14、15、17、19、20更靠第一方向D1的侧面2c侧。导体层12、17配置于比导体层11、13～16、18～20更靠第一方向D1的侧面2d侧。导体层14、15以及多个导体层19在第一方向D1上配置于导体层11、13、16、18与导体层12、17之间。多个导体层20在第一方向D1上配置于导体层11、13、16、18与导体层14、15及多个导体层19之间。

图5是示出从侧面2c侧观察的导体层11～13、16～18的位置关系的俯视图。在图5中，素体2由双点划线表示。如图5所示，从第一方向D1观察，导体层12及导体层16相互交叉。从第一方向D1观察，导体层13及导体层17相互交叉。如图2～图4所示，导体层12及导体层16在第一方向D1上相互分离。导体层13及导体层17在第一方向D1上相互分离。

通孔导体21～28贯通绝缘体层10，沿第一方向D1延伸。通孔导体21连接导体层11与导体层12。通孔导体22连接导体层12与导体层13。通孔导体23连接导体层13与导体层14。通孔导体24连接导体层15与导体层16。通孔导体25连接导体层16与导体层17。通孔导体26连接导体层17与导体层18。通孔导体27连接导体层11与导体层15。通孔导体28连接导体层14与导体层18。

各通孔导体21～28包含沿着第一方向D1排列的多个导体部分。在第一方向D1上相邻的导体部分彼此经由导体层19或导体层20而相互连接。即，导体层19、20具有在通孔导体21～28将在第一方向D1上相邻的导体部分彼此电连接的功能。

从第一方向D1观察，各导体层19、20与通孔导体21～28中的任一个重叠。各通孔导体21、22、25、26通过1个导体层19和3个导体层20连接5个导体部分而构成。通孔导体23、24、27、28通过3个导体层20连接4个导体部分而构成。

从第一方向D1观察与通孔导体27重叠的各导体层20具有在端面2a露出且与电极部分4a连接的端部，并且经由通孔导体27与构成第一线圈C1的一端的导体层11及构成第二线圈C2的一端的导体层15连接。即，从第一方向D1观察与通孔导体27重叠的多个导体层20将第一线圈C1及第二线圈C2与外部电极4电连接(参照图1)。

从第一方向D1观察与通孔导体28重叠的各导体层20具有在端面2b露出且与电极部分5a连接的端部，并且经由通孔导体28与构成第一线圈C1的另一端的导体层14及构成第二线圈C2的另一端的导体层18连接。即，从第一方向D1观察与通孔导体28重叠的多个导体层20将第一线圈C1及第二线圈C2与外部电极5电连接(参照图1)。

这样，从第一方向D1观察与通孔导体27、28重叠的导体层20除了在通孔导体27、28将在第一方向D1上相邻的导体部分彼此电连接的功能以外，还具有将第一线圈C1及第二线圈C2与一对外部电极4、5电连接的功能。在本实施方式中，从第一方向D1观察与通孔导体27、28重叠的导体层20被引出到端面2a、2b，因此，第二方向D2上的长度比与通孔导体21～26重叠的其他导体层20长，但也可以是同等。

使用图4，对流过第一线圈C1及第二线圈C2的电流进行说明。在图4中，示出电流从外部电极4(参照图1)通过第一线圈C1及第二线圈C2而流向外部电极5(参照图1)的情况。如图4所示，电流从外部电极4流入端部与电极部分4a连接的各导体层20后分支，通过通孔导体27分别流入构成第一线圈C1的一端的导体层11以及构成第二线圈C2的一端的导体层15。通过通孔导体27朝向第一线圈C1的电流由单点划线的箭头表示。通过通孔导体27朝向第二线圈C2的电流由虚线的箭头表示。

流入导体层11的电流(由单点划线表示的箭头)通过通孔导体21流入导体层12，接着，通过通孔导体22流入导体层13，接着，通过通孔导体23流入导体层14，接着，通过通孔导体28，流入端部与电极部分5a连接的各导体层20。

流入导体层15的电流(由虚线表示的箭头)通过通孔导体24流入导体层16，接着，通过通孔导体25流入导体层17，接着，通过通孔导体26流入导体层18，接着，通过通孔导体28，流入端部与电极部分5a连接的各导体层20。

流过第一线圈C1的电流及流过第二线圈C2的电流流过通孔导体28后，在端部与电极部分5a连接的各导体层20合流，并且流入外部电极5。电流也可以从外部电极5通过第一线圈C1及第二线圈C2流向外部电极4。在该情况下，图4所示的箭头的方向全部变为相反方向。

如以上说明的那样，在层叠线圈部件1，第一线圈C1的线圈轴A1及第二线圈C2的线圈轴A2与一对端面2a、2b的相对方向即第二方向D2一致。因此，能够分别降低在外部电极4、5与第一线圈C1之间形成的杂散电容、以及在外部电极4、5与第二线圈C2之间形成的杂散电容。由此，抑制层叠线圈部件1的自谐振频率(SRF)变低，并且高频特性提高。

第一线圈C1及第二线圈C2在一对外部电极4、5之间并联电连接。因此，能够降低层叠线圈部件1的直流电阻。

第一线圈C1的线圈轴A1配置于第二线圈C2的内侧。此外，导体层12以及导体层16在第一方向D1上相互分离，并且从第一方向D1观察相互交叉。通过这样的结构，第一线圈C1以及第二线圈C2能够一边相互交叉一边构成大的螺旋。因此，能够增大第一线圈C1以及第二线圈C2的内径。其结果，能够增大电感。

通过使第一线圈C1及第二线圈C2的螺旋交叉，与不使螺旋交叉的情况相比，能够在维持第一线圈C1及第二线圈C2的匝数的状态下缩短第一线圈C1以及第二线圈C2的第二方向D2上的长度。因此，能够抑制由第一线圈C1以及第二线圈C2的磁路变长而引起的特性的劣化。另外，能够实现层叠线圈部件1的小型化。

导体层13以及导体层17在第一方向D1上相互分离，并且从第一方向D1观察相互交叉。由此，第一线圈C1以及第二线圈C2能够一边相互交叉一边增加匝数。

导体层12以及导体层17在第一方向D1上配置于彼此相同的位置。因此，容易进一步增大第一线圈C1的内径以及第二线圈C2的内径。另外，导体层13以及导体层16在第一方向D1上配置于彼此相同的位置。因此，容易进一步增大第一线圈C1及第二线圈C2的内径。

第一线圈C1及第二线圈C2和一对外部电极4、5通过多个导体层20电连接。多个导体层20的电阻与多个导体层20的截面积之和成反比。因此，导体层20的层数越多，则多个导体层20的电阻越低。因此，与导体层20为一层的情况相比，能够降低电阻。

各导体层20的厚度比导体层11～19的厚度薄。因此，在切断层叠体基板而将素体2个片化的工序中，能够容易地将层叠体基板连同多个导体层20一起切断。因此，能够容易地形成导体层20的端部在端面2a、2b露出的状态。

多个导体层20在第一方向D1上配置于导体层12与导体层13之间，并且在第一方向D1上配置于导体层16与导体层17之间。因此，通过增加导体层20的层数，能够容易地在第一方向D1上扩大第一线圈C1以及第二线圈C2的内径。由此，能够增大电感。

以上，对实施方式进行了说明，但本发明不一定限定于上述的实施方式，在不脱离其主旨的范围内能够进行各种变更。

导体层11、13、16、18在第一方向D1上配置于彼此相同的位置，但也可以在第一方向D1上配置于相互不同的位置。另外，导体层12、17和导体层14、15在第一方向D1上配置于彼此不同的位置，但也可以在第一方向D1上配置于彼此相同的位置。

第一线圈C1也可以是重复多次由导体层12、通孔导体22、导体层13以及通孔导体23构成的环路的结构。即，第一线圈C1也可以在第二方向D2上导体层11与导体层14之间具有多个由导体层12、通孔导体22、导体层13以及通孔导体23构成的环路。由此，能够增加第一线圈C1的匝数。

第二线圈C2也可以是重复多次由导体层16、通孔导体25、导体层17以及通孔导体26构成的环路的结构。即，在第二线圈C2，也可以在第二方向D2上导体层15与导体层18之间具有多个由导体层16、通孔导体25、导体层17以及通孔导体26构成的环路。由此，能够增加第二线圈C2的匝数。

Claims (7)

1.一种层叠线圈部件，其特征在于，

具备：

素体，多个绝缘体层在第一方向上层叠而成，并且具有在正交于所述第一方向的第二方向上相互相对的一对端面；

第一线圈及第二线圈，其配置于所述素体内，并且分别具有沿着所述第二方向的线圈轴；以及

一对外部电极，其配置于所述一对端面，并且与所述第一线圈及所述第二线圈的两端电连接；

所述第一线圈具有：第一导体层、第二导体层、以及在所述第一方向上延伸并且连接所述第一导体层与所述第二导体层的第一通孔导体，

所述第二线圈具有：第三导体层、第四导体层、以及在所述第一方向上延伸并且连接所述第三导体层与所述第四导体层的第二通孔导体，

所述第一线圈的所述线圈轴配置于所述第二线圈的内侧，

所述第一导体层及所述第三导体层在所述第一方向上相互分离，并且从所述第一方向观察相互交叉。

2.根据权利要求1所述的层叠线圈部件，其特征在于，

所述第二导体层及所述第四导体层在所述第一方向上相互分离，并且从所述第一方向观察相互交叉。

3.根据权利要求1或2所述的层叠线圈部件，其特征在于，

所述第一导体层及所述第四导体层在所述第一方向上配置于彼此相同的位置。

4.根据权利要求1～3中任一项所述的层叠线圈部件，其特征在于，

所述第二导体层以及所述第三导体层在所述第一方向上配置于彼此相同的位置。

5.根据权利要求1～4中任一项所述的层叠线圈部件，其特征在于，

还具备：多个第五导体层，其将所述第一线圈及所述第二线圈与所述外部电极电连接。

6.根据权利要求5所述的层叠线圈部件，其特征在于，

各所述第五导体层的厚度比所述第一导体层的厚度、所述第二导体层的厚度、所述第三导体层的厚度、以及所述第四导体层的厚度薄。

7.根据权利要求5或6所述的层叠线圈部件，其特征在于，

所述多个第五导体层在所述第一方向上配置于所述第一导体层与所述第二导体层之间，并且在所述第一方向上配置于所述第三导体层与所述第四导体层之间。

Images