JP2002064016A - 積層インダクタ - Google Patents

Abstract

(57)【要約】 【課題】 インダクタンスの公差を小さくでき、共振周
波数の高周波化によるＱ値の向上とインダクタンスの周
波数特性の平坦化を図る。 【解決手段】 電気絶縁層と導体パターンが交互に積層
され、各導体パターンの端部が順次接続されることでチ
ップ状の電気絶縁体２２中で積層方向に重畳したコイル
２０が形成され、該コイルの両端がそれぞれ引出導体２
６によってチップ表面の両端に形成されている外部電極
２４に接続され、コイル軸方向が上下方向を向いている
構造である。コイルの積層方向の中央がチップの上部方
向にずれている。コイルは、例えばチップ内で上方から
２／３程度の領域内に収まるようにする。またコイルの
最上層は、チップの上面から０．０５mm以上で０．１５
mm以下（より好ましくは０．１mm以下）の間に位置する
のが好ましい。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、積層方向に重畳し
たコイルがチップ状の電気絶縁体内に埋設され、コイル
の端部が引出導体によって外部電極に接続され、外部電
極の対向方向がコイル軸方向と直交する構造の積層チッ
プインダクタに関するものである。更に詳しく述べると
本発明は、内部コイルを、その積層方向の中央がチップ
の上方にずれるように設け、それによって良好な高周波
特性と狭公差を実現できるようにした積層インダクタに
関するものである。この積層インダクタは、特に限定さ
れるものではないが、例えば移動体通信機器などの高周
波回路基板に実装する開磁路タイプのインダクタ素子と
して有用である。

【０００２】

【従来の技術】積層インダクタは、電気絶縁層と導体パ
ターンとを交互に積層し、各導体パターンの端部を順次
接続することによって積層方向に重畳したコイル（周回
パターン）を形成してチップ状の電気絶縁体中に埋設さ
れた状態とし、該コイルの両端がそれぞれ引出導体によ
ってチップ表面の両端に形成されている外部電極に接続
された構造のチップ部品である。電気絶縁層を構成する
材料としては、非磁性セラミックス（代表的な例は誘電
体セラミックス）あるいは磁性セラミックス（代表的な
例はフェライト）などが用いられている。

【０００３】積層体を形成する方法としては、大別する
と、セラミックスをシート状に成形して、その上に導体
パターンをスクリーン印刷し、そのセラミックスシート
を積層し圧着一体化する方法（シート積層法）と、セラ
ミックスパターンと導体パターンを交互にスクリーン印
刷することで積層する方法（印刷積層法）がある。

【０００４】印刷積層法において、電気絶縁体内に埋設
されるコイルを形成する方法としては、約１／２ターン
分の導体パターンを順次印刷する方法、あるいは約３／
４ターン分の導体パターンを順次印刷する方法など様々
である。いずれにしても所定形状の導体パターンの接続
と積み重ねでコイルを形成し、各導体パターンは積層方
向で薄いセラミックス層を介して隣接する構造になって
いる。

【０００５】このような積層インダクタでは、外部電極
の対向方向とコイル軸方向（積層方向）の関係によって
二つの形式に分けられるが、その一つが外部電極の対向
方向とコイル軸方向が直交する構造であり、この形式が
一般的である。

【０００６】従来のこの種の積層インダクタの一例を図
１に示す。Ａはチップ内部を透視した状態を、Ｂは縦断
面を表している。コイル１０は電気絶縁体（チップ）１
２内の上下左右のほぼ中央に埋設され、外部電極１４も
上下左右均等に形成されている。コイル１０の両端は引
出導体１６によってチップ両端の外部電極１４に接続さ
れる。なお、符号１８は方向性を表示するためのマーカ
ーを示している。

【０００７】

【発明が解決しようとする課題】図１に示すような構造
の積層インダクタでは、コイル１０と外部電極１４の位
置関係により、両者の間に図示のように浮遊容量が発生
し、これらによって共振周波数が低下する問題があっ
た。

【０００８】ところで、チップ部品の製造において、シ
ート積層法は、チップの小型化には不利であり、積層工
程でプレス作業があり上下からの圧力によりコイルの位
置ずれが生じやすい欠点がある。それに対して印刷積層
法は、チップの小型化には有利であるが、積層を重ねる
と印刷面に凹凸が生じるため高精細印刷が困難になる問
題がある。コイルや印刷のずれは、インダクタンスのば
らつきをもたらす。そこで、近年のチップ部品の一層の
小型化の進展に対応して、小型化に適するという印刷積
層法の利点を活かしつつ、コイルパターンの高精細印刷
が可能な方法の開発が強く求められている。

【０００９】本発明の目的は、インダクタンスの公差を
小さくでき、共振周波数の高周波化によるＱ値の向上と
インダクタンスの周波数特性の平坦化を実現できる積層
インダクタを提供することである。

【００１０】

【課題を解決するための手段】本発明は、電気絶縁層と
導体パターンが交互に積層され、各導体パターンの端部
が順次接続されることでチップ状の電気絶縁体中で積層
方向に重畳したコイルが形成され、該コイルの両端がそ
れぞれ引出導体によってチップ表面の両端に形成されて
いる外部電極に接続され、コイル軸方向が上下方向を向
いている構造の積層インダクタである。本発明において
は、コイルの積層方向の中央がチップの上部方向にずれ
ており、この点に特徴がある。コイルは、例えばチップ
内で上方から２／３程度の領域内に収まるようにする。
またコイルの最上層は、チップの上面から０．０５mm以
上で０．１５mm以下（より好ましくは０．１mm以下）の
間に位置するのが好ましい。

【００１１】印刷積層法にてコイル形成を行う場合、印
刷が何重にも重なった部分では表面の凹凸が大きくなり
高精細印刷は困難となる。逆に言うと、基板に近い位
置、積層数の少ない位置（０．１５mm以下、より好まし
くは０．１mm以下）では印刷面が平坦となり高精細印刷
が可能となる。また０．０５mm以上とすると、製造時に
チップに亀裂や欠けなどの損傷が生じるのを防ぐことが
できる。

【００１２】上部の引出導体は、チップ状の電気絶縁体
の内部に位置していてもよいが、チップ上面で露出した
状態となっていてもよい。そのような構造とすると、内
部コイルを配置する空間が大きくなり、コイルを有効に
使用可能となる。その場合、上部の引出導体の線幅を
０．１mm以上とすると、方向マーカーとしての役割も担
わせることができ、別途マーカーを形成する工程が不要
になる。

【００１３】インダクタンスの公差を小さくする上で
は、コイルの最上層の巻数を１ターンよりも多くするの
も有効である。高精細印刷が可能な最上層のコイル（積
層工程では初期の状態での導体パターン）を多く巻くこ
とでコイルパターンを高精度で形成できるため、インダ
クタンスを安定化できるからである。

【００１４】この場合、例えば、両方の引出導体の外部
電極への接続位置がチップ幅方向の中央であり、コイル
との接続部も幅方向の中央であり、コイルの形状がチッ
プ中央に対しおおよそ線対称とするような構造も可能で
ある。この構造は、外部電極の方向を反対にしても磁界
の漏れる状況が限りなく等しくなるため、入出力方向ま
で指定する方向マーカーに形成が不要となる利点があ
る。

【００１５】また本発明は、電気絶縁層と導体パターン
を交互に積層し、各導体パターンの端部を順次接続する
ことで積層方向に重畳したコイルをチップ状の電気絶縁
体中に形成し、該コイルの両端をそれぞれ引出導体によ
ってチップ表面両端の外部電極に接続するようにし、コ
イル軸方向が上下方向を向いている積層インダクタを製
造する方法である。本発明では、積層初期の工程でコイ
ル全てもしくは大部分を形成し、積層最後に端子電極を
印刷形成し、チップ端面に外部電極をディップ処理で付
着し、積層工程での上下を反転させて端子電極が下面と
なる状態で回路基板に実装されるようにする。

【００１６】

【実施例】図２は本発明に係る積層インダクタの一実施
例を示す説明図であり、Ａはチップ内部を透視した状態
を、Ｂは縦断面を表している。積層インダクタは、電気
絶縁層と導体パターンとが交互に積層され、各導体パタ
ーンの端部が順次接続されることで電気絶縁体（チッ
プ）２２中で積層方向に重畳したコイル２０が形成さ
れ、該コイルの両端がそれぞれ引出導体２６によってチ
ップ表面の両端面に形成されている外部電極２４に接続
され、コイル軸方向が上下方向を向いている構造であ
る。ここで、コイルの最上層はチップの上面から０．０
５mm以上で０．１mm以下の間に位置しており、且つコイ
ル２０の積層方向の中央がチップの上部方向にずれてい
る。外部電極２４は、チップ底面（実装基板との当接
面）の端子電極２５に接続されるようにチップ両端面の
みに形成されている。なお、符号２８は方向性を表示す
るためのマーカーである。

【００１７】このような積層インダクタは、例えば図３
及び図４に示すような工程を経て製造される。この製造
方法は、全てをスクリーン印刷にて行う印刷積層法の例
である。図３は各工程での平面を表しており、図４は各
工程での側面を表している。電気絶縁材料としては、ガ
ラスを添加して低温焼結可能とした誘電体セラミックス
を使用した。例えば、硼珪酸ガラスとアルミナを混合し
た誘電体材料にバインダなどを混合してペースト状とし
たものである。この材料は銀の融点以下の温度で焼成可
能である。導体パターンの材料としては銀ペーストを使
用したが、その他、銀パラジウムペーストなどでもよ
い。基本的な製造方法は、従来行われているのと同様で
ある。

【００１８】以下に述べる工程（ａ）〜（ｊ）は、図３
の（ａ）〜（ｊ）に対応している。 （ａ）基板３０（図４参照）上にセラミックス３１を印
刷する。この最初の面が製品としてはチップ最上面とな
るために、図示していないが、はじめに方向性を示すマ
ーカーを印刷する。その後、セラミックス層を厚さ０．
０５mm〜０．１mmになるまで印刷する。 （ｂ）引出導体３２を印刷する。引出導体３２はチップ
の端面からチップ中央をやや越える位置と長さに設定す
る。 （ｃ）チップの左半分にセラミックス３３を印刷し、一
端を残して引出導体を覆う。 （ｄ）チップ右半分にコイルの一部となる約１／２ター
ンの導体パターン３４を印刷する。その一端は引出導体
の一端に重なり、他端はチップ中央をやや越える長さと
する。 （ｅ）チップの右半分にセラミックス３５を印刷し、一
端を残して導体パターンを覆う。 （ｆ）チップ左半分にコイルの一部となる約１／２ター
ンの導体パターン３６を印刷する。その一端は下層の導
体パターンの一端に重なり、他端はチップ中央をやや越
える長さとする。 （ｇ）チップの左半分にセラミックス３７を印刷し、一
端を残して導体パターンを覆う。以下、（ｄ）〜（ｇ）
の工程を必要回数繰り返し、コイルを形成する。 （ｈ）チップ全面に約１／２ターンの導体パターンとそ
れに連続する引出導体３８を印刷する。引出導体の一端
はチップ端面に位置する。 （ｉ）全面にセラミックス３９を所定の厚み印刷する。 （ｊ）最後に、実装面（実装基板に当接する面）の両端
近傍部に導体ペーストにより端子電極４０を印刷する。
従って、製品としては、上記の工程で積層したチップの
上下をひっくり返した状態で使用される。つまり、積層
時の最初の面がチップ上面となる。

【００１９】以上のようにして全体が積層一体化された
後、焼成する。実際には、このようなチップ部品は多数
個取り方式で製造する。縦横に規則的に印刷積層し、一
体化したブロック（積層体）から縦横に切断して１個１
個のチップを分離する。そして、通常、脱脂、焼成、バ
リ取りを行った後、図５に示すようにチップ端面を導体
ペースト４１にディップする方法で外部電極４２を塗布
し、焼き付ける。これによってチップ両端に外部電極が
形成され、引出導体と端子電極が接続される。なお、デ
ィップ法による外部電極塗布はできるだけ小さくし、チ
ップ側面への回り込みは極力少なくするのがよい。しか
し、電気的特性の測定を考えると、測定端子を上面から
当てて行うことが容易なので、チップ上面の角に当てら
れるように０．１mm程度の回り込みを作製し端子電極を
形成した方がよい。なお、焼成の工程は、外部電極塗布
後に焼き付けを兼ねて行う方法もある。更に、必要に応
じて外部電極及び端子電極にニッケルメッキ処理等を施
す。

【００２０】印刷積層法にてコイル形成を行う場合、印
刷が何重にも重なった部分では凹凸が大きくなり高精細
印刷が困難になる。逆に言うと、積層数の少ない状態
（厚みが０．１５mm程度以下、より好ましくは０．１mm
程度以下）では印刷面が平坦であり高精細印刷が可能で
ある。また、印刷の最初の面がチップ上面となることか
ら、チップ上面が平坦面となるために、実装時のピック
アップ安定化に繋がる。更に、コイルが上方に偏って組
み込まれることにより、浮遊容量も低下する。端子電極
はスクリーン印刷で形成するので形状は正確で且つ電気
絶縁体との密着強度も十分確保できる。引出導体と端子
電極との接続部分（外部電極）はディップにて形成する
が、チップ上面と長手方向側面への回り込みは０．１mm
程度以下にできるため、浮遊容量が低減し共振周波数を
高くすることができる。

【００２１】なお、コイル最上層とチップ上面との距離
を０．０５mm以上としたのは、あまりにコイル最上層が
チップ上面に近づくと次のような問題が生じるためであ
る。０．０２mm以下では電極メッキ時にコイルより電流
が漏れ電気絶縁体表面が薄くメッキされることがある。
０．０３mm以下ではコイルの応力により電気絶縁体に亀
裂が入りやすい。０．０４mm以下ではバレル研磨時に端
子電極に欠けが発生しやすい。しかし、０．０５mm以上
ではこのような問題は発生していない。これらの理由
で、コイルの最上層はチップの上面から０．０５mm以上
で０．１５mm以下（より好ましくは０．１mm以下）の間
に位置するように設計している。

【００２２】図６は本発明に係る積層インダクタの他の
実施例を示す説明図であり、Ａはチップ内部を透視した
状態を、Ｂは縦断面を表している。積層インダクタは、
電気絶縁層と導体パターンが交互に積層され、各導体パ
ターンの端部が順次接続されることでチップ状の電気絶
縁体５２中で積層方向に重畳したコイル５０が形成さ
れ、該コイルの両端がそれぞれ引出導体５６によってチ
ップ表面の両端に形成されている外部電極５４に接続さ
れ、コイル軸方向が上下方向を向いている構造である。
コイル５０はチップの上面から０．０５mm以上で０．１
mm以下の間に位置しており、且つコイルの積層方向の中
央がチップの上部方向にずれている。ここでは、上部の
引出導体がチップ上面で露出した状態となっている。そ
してコイルの最上層の巻数が１ターンよりも多くなるよ
うに設計されている。なお、チップ底面（実装基板との
当接面）には端子電極５５が形成されており、外部電極
５４は、チップ端面のみに形成され、引出導体と端子電
極の間を接続している。

【００２３】このような積層インダクタは、例えば図７
に示すような工程を経て製造する。以下に述べる工程
（ａ）〜（ｆ）は、図７の（ａ）〜（ｆ）に対応してい
る。この工程は、シート積層法でもよいが、ここでは印
刷積層法で説明する。 （ａ）基板６０上に引出導体６１を印刷する。ここでは
目視で容易に確認できるように導体幅を０．１mm以上と
し、チップのほぼ中央部から端部に至るような長さとす
る。 （ｂ）この引出導体６１の周りのセラミックス６２を印
刷する。 （ｃ）ビアホール形式の連絡導体６３有するようにセラ
ミックス６４を必要厚さまで印刷する。 （ｄ）導体パターンでコイル６５を形成する。ここでは
１ターン以上（約２ターン）形成し完結している（引出
導体も形成している）が、更に多くの巻数が必要な場合
には、図３に示すのと同様の手法でコイルを形成する。 （ｅ）全面にセラミックス６６を所定の厚み印刷する。 （ｆ）最後に、実装面（実装基板に当接する面）の端子
電極６７を印刷する。従って、製品としては、上記の工
程で積層したチップの上下をひっくり返した状態で使用
される。つまり、積層時の最初の面がチップ上面とな
る。

【００２４】チップ上面に位置する引出導体の形状の他
の例を図８のＡ及びＢに示す。引出導体の形状は任意で
あってよい。

【００２５】このように引出導体の片側をチップ上面に
露出させることによって、内部コイルを配置する空間が
大きくなり、コイルを有効に使用可能となる。つまり、
多くの巻数が可能となり、高いインダクタンスを実現で
き、更に浮遊容量が少ないコイルが得られる。また、コ
イルの最上層を形成する面は凹凸が少なく高精細印刷に
適しており、ここで多くの巻数を一度に形成すること
で、インダクタンスを安定化できる利点が生じる。更
に、露出している引出導体の幅を大きく見やすくするこ
とで、方向マーカーとしての役目も担うことが可能とな
り、マーカーを作製する印刷工程や素材が不要となり、
工程が簡素化され、コストダウンに繋がる。

【００２６】図９は本発明に係る積層インダクタの他の
実施例を示す説明図であり、Ａはチップ内部を透視した
状態を、Ｂは縦断面を表している。積層インダクタは、
電気絶縁層と導体パターンが交互に積層され、各導体パ
ターンの端部が順次接続されることでチップ状の電気絶
縁体７２中で積層方向に重畳したコイル７０が形成さ
れ、該コイルの両端がそれぞれ引出導体７６によってチ
ップ表面の両端に形成されている外部電極７４に接続さ
れ、コイル軸方向が上下方向を向いている構造である。
コイルの最上層はチップの上面から０．０５mm以上で
０．１mm以下の間に位置しており、且つコイルの積層方
向の中央がチップの上部方向にずれている。ここでは、
下部の引出導体はチップ内部に埋設された状態となって
いる。そしてコイルの最上層の巻数が１ターンよりも多
くなるように設計されている。なお、外部電極７４はチ
ップ端面のみに形成され、チップ底面（実装基板との当
接面）の端子電極７５と引出導体７６を接続している。

【００２７】図１０は本発明に係る積層インダクタの更
に他の実施例を示す説明図であり、Ａはチップ内部を透
視した状態を、Ｂは縦断面を、Ｃはコイルの平面を表し
ている。積層インダクタは、電気絶縁層と導体パターン
が交互に積層され、各導体パターンの端部が順次接続さ
れることでチップ状の電気絶縁体８２中で積層方向に重
畳したコイル８０が形成され、該コイルの両端がそれぞ
れ引出導体８６によってチップ表面の両端に形成されて
いる外部電極８４に接続され、コイル軸方向が上下方向
を向いている構造である。コイルはチップの上面から
０．０５mm以上で０．１mm以下の間に位置しており、且
つコイルの積層方向の中央がチップの上部方向にずれて
いる。ここでは、下部の引出導体はチップ内部に埋設さ
れた状態となっている。両方の引出導体８６の外部電極
８４への接続位置がチップ幅方向の中央であり、コイル
８０との接続部も幅方向の中央であり、コイルの形状が
チップ中央に対しおおよそ線対称となっている。符号８
５は端子電極をしめす。

【００２８】このような積層インダクタは、例えば図１
１に示すような印刷積層工程を経て製造される。以下に
述べる工程（ａ）〜（ｇ）は、図１１の（ａ）〜（ｇ）
に対応している。 （ａ）セラミックス９１を厚さ０．０５mm〜０．１mmに
なるまで印刷する。 （ｂ）導体パターンでコイル９２を形成する。ここでは
１ターン以上（約２ターン）形成し完結している（一方
の引出導体も同時に形成している）。引出導体はチップ
幅方向の中央に位置し、引出導体を除いたコイル部で線
対称となるようなパターンとする。 （ｃ）コイルの一部を隠すように、チップの上半分にセ
ラミックス９３を印刷する。 （ｄ）コイルの端部に接続されるように、他方の引出導
体９４を印刷する。この引出導体もチップ幅方向の中央
に位置する。 （ｅ）全面にセラミックス９５を所定の厚み印刷する。 （ｆ）最後に、実装面（実装基板に当接する面）に端子
電極９６を印刷する。従って、製品としては、上記の工
程で積層したチップの上下をひっくり返した状態で使用
される。つまり、積層時の最初の面がチップ上面とな
る。なお、更に多くの巻数が必要な場合には、コイルを
２層などとすればよい。

【００２９】引出導体をチップ幅の中央にすることによ
って横方向からの入力に対し均等であり、更にコイル形
成層を少なくし、コイル形成をチップの中心に対しおお
よそ対称形状にすることによって磁界の漏れる状況が等
しくなり、端子電極の方向を反対にしても磁界の漏れ状
態が限りなく等しくなり、入出力方向まで規定するマー
カーではなく上面を決めるマーカーになるため形成が容
易になる。従来はマーカー面の左右方向まで方向を規定
する必要があり、マーカーも非対称に印刷する必要があ
ったが、この構造の場合には端子電極の有無で上下面が
判明するため、マーカーは不要となる。その結果、前記
のようにコイル形成面はより一層平坦化する。

【００３０】積層インダクタは、薄膜タイプのインダク
タとは異なり、セラミックス内部に自由にコイルを形成
できるために、コイルパターンを厚くでき直流抵抗を下
げ、より多くのコイルを巻くことが可能であり高いイン
ダクタンスにも対応できる。更に積層インダクタの場合
は、グリーンセラミックスの積層体ブロックであるの
で、切断が容易で工程的にも容易となる。このように積
層インダクタは、アルミナ基板などに薄膜技術でコイル
パターンを形成した薄膜インダクタとは本質的に異なる
ものである。

【００３１】

【発明の効果】本発明は上記のように、コイルの積層方
向の中央がチップの上部方向にずれており、コイルの最
上層がチップの上面から０．０５mm以上で０．１５mm以
下の間に位置していることにより、コイルを高精細印刷
できるために位置ずれ精度が向上しインダクタンス公差
の高精度化できる。また共振周波数の高周波化によるＱ
値の向上とインダクタンスの周波数特性の平坦化を実現
できる。

【００３２】上部の引出導体がチップ上面で露出した状
態とし、その線幅を０．１mm以上として認識しやすくす
ると、方向マーカーとしての機能をもたせることがで
き、マーカー形成工程を削除できる。

【００３３】コイルの最上層の巻数を１ターンよりも多
くすると、高精細印刷可能な位置に多く巻線することで
コイル形成の精度が向上する。チップ内部に多くの巻線
のコイルを形成でき、高インダクタンスが得られる。

【００３４】両方の引出導体の外部端子電極への接続位
置がチップ幅方向の中央であり、コイルとの接続部も幅
方向の中央であり、コイルの形状がチップ中央に対しお
およそ線対称である構造にすると、前後方向の方向性が
無くなり、マーカーが不要となるためコイル印刷面のよ
り一層の平坦化を図ることができる。

【図面の簡単な説明】

【図１】従来の積層インダクタの一例を示す説明図。

【図２】本発明に係る積層インダクタの一実施例を示す
説明図。

【図３】その製造工程の平面から見た説明図。

【図４】その製造工程の側面から見た説明図。

【図５】外部導体のディップ法による形成説明図。

【図６】本発明に係る積層インダクタの他の実施例を示
す説明図。

【図７】その製造工程の平面から見た説明図。

【図８】引出導体の例を示す説明図。

【図９】本発明に係る積層インダクタの他の実施例を示
す説明図。

【図１０】本発明に係る積層インダクタの更に他の実施
例を示す説明図。

【図１１】その製造工程の平面から見た説明図。

【符号の説明】

２０ コイル ２２ 電気絶縁体 ２４ 外部電極 ２５ 端子電極 ２６ 引出導体 ２８ マーカー

───────────────────────────────────────────────────── フロントページの続き (72)発明者 大場 佳成 東京都港区新橋５丁目36番11号 富士電気 化学株式会社内 Ｆターム(参考） 4E351 BB09 BB13 BB24 BB29 BB31 CC11 DD41 5E062 DD04 5E070 AA01 AB01 AB04 AB06 AB07 CB01 CB13 EA01 5E317 AA04 AA21 CC11 CC51 GG17

Claims (7)

【特許請求の範囲】
1. 【請求項１】 電気絶縁層と導体パターンが交互に積層
   され、各導体パターンの端部が順次接続されることでチ
   ップ状の電気絶縁体中で積層方向に重畳したコイルが形
   成され、該コイルの両端がそれぞれ引出導体によってチ
   ップ表面の両端に形成されている外部電極に接続され、
   コイル軸方向が上下方向を向いている積層インダクタに
   おいて、 コイルの積層方向の中央がチップ内で上部方向にずれて
   いることを特徴とする積層インダクタ。
2. 【請求項２】 コイルの最上層がチップの上面から０．
   ０５mm以上で０．１５mm以下の間に位置している請求項
   １記載の積層インダクタ。
3. 【請求項３】 一方の引出導体がチップ上面で露出した
   状態となっている請求項１又は２記載の積層インダク
   タ。
4. 【請求項４】 一方の引出導体の線幅が０．１mm以上で
   あり方向マーカー機能を有する請求項３記載の積層イン
   ダクタ。
5. 【請求項５】 コイルの最上層の巻数が１ターンよりも
   多い請求項１乃至４のいずれかに記載の積層インダク
   タ。
6. 【請求項６】 両方の引出導体の外部電極への接続位置
   がチップ幅方向の中央であり、コイルとの接続部も幅方
   向の中央であり、コイルの形状がチップ中央に対しおお
   よそ線対称である請求項５記載の積層インダクタ。
7. 【請求項７】 電気絶縁層と導体パターンを交互に積層
   し、各導体パターンの端部を順次接続することで積層方
   向に重畳したコイルをチップ状の電気絶縁体中に形成
   し、該コイルの両端をそれぞれ引出導体によってチップ
   表面両端の外部電極に接続するようにし、コイル軸方向
   が上下方向を向いている積層インダクタを製造する方法
   において、 積層初期の工程でコイル全てもしくは大部分を形成し、
   積層最後に端子電極を印刷形成し、チップ端面に外部電
   極をディップ処理で付着し、積層工程での上下を反転さ
   せて端子電極が下面となる状態で回路基板に実装される
   ようにしたことを特徴とする積層インダクタの製造方
   法。