JP2011040509A

JP2011040509A - ２層式トランス

Info

Publication number: JP2011040509A
Application number: JP2009185299A
Authority: JP
Inventors: Jakub Raczkowski; クバ・ラコウスキー
Original assignee: Katholieke Universiteit Leuven; Interuniversitair Microelektronica Centrum vzw IMEC
Current assignee: Katholieke Universiteit Leuven; Interuniversitair Microelektronica Centrum vzw IMEC
Priority date: 2009-08-07
Filing date: 2009-08-07
Publication date: 2011-02-24
Also published as: US8054155B2; US20110032065A1

Abstract

【課題】それぞれ少なくとも２つの巻数からなる２つのコイルを備え、２つの導電層に実現可能であって、これによりコイルの端子がこの構造の反対側に配置される、対称型トランスのための構造を提供する。
【解決手段】積層コイル構造を持つ対称型トランスは、それぞれ少なくとも２つの巻線を有する２つのコイルを備える。該構造は、４つの同じ基本エレメントを備え、各基本エレメントは、前記コイルの一部のための導電経路を提供するものである。トランスの端子は、該構造の反対側に配置されており、構造はチェーン式に容易に接続できる。本発明はまた、こうした構造を備えた半導体デバイスに関する。
【選択図】図１Ａ

Description

本発明は、１次コイルと２次コイルを含み、各コイルが少なくとも２つの巻線を有する積層(stacked)コイル構造を備えた対称型トランスに関するもので、１次および２次コイルは、中間絶縁(dielectric)層によって互いに電気絶縁された第１および第２導電プレーン内に配置され、１次および２次コイルは、第１請求項の前文に従って、両者間で磁気結合が生ずるように配置される。また本発明は、こうした構造を備えた半導体デバイスに関する。

トランスはこの分野で知られており、異なるタイプの回路で使用される。小型化により、これらのトランスをオンチップで集積化することが可能になった。こうした集積トランスは、典型的にはＲＦ回路の入力で用いられ、そこではアンテナから到来する非平衡(single ended)信号を、差動増幅器に入る前に差動信号に変換するバラン(balanced-unbalanced)として用いられる。差動信号を用いる場合、対応するコイルは、典型的にはグラウンドに接続される中間タップを有し、コイルの一方の端子は正の信号を供給し、他方の端子は負の信号を供給する。

理想的には、これらの端子での信号は、対象の周波数範囲に渡って互いに全く反対であり、これらの振幅は同一であり、これらの位相差は全体の周波数範囲に渡って１８０°であることを意味する。実際には、これは必ずしもそうでないが、通常、より幾何学的対称性を備えた構造がより良好な電気的対称性を提供する。

集積トランスは、典型的にはＲＦ回路の出力でも用いられ、そこでは電力増幅器から到来する差動信号を、アンテナに印加される非平衡信号に変換するためのバランとして用いられる。トランスはまた、第１非平衡信号を、コイルの巻数に応じて同じ電圧または異なる電圧の第２非平衡信号に変換するためにも用いられる。トランスはまた、第１回路の差動出力を次の回路の差動入力と直流分離で接続する完全差動モードでも用いられる。

ミリ波の周波数では、こうした集積トランスは、典型的には２つの層の１ターントランスを用いて実用化される。残念ながら、この構造は、一定のインダクタンスを得るには比較的大型にならざるを得ない。インダクタンスを増加させるには、面積または巻数あるいは両方の組合せを増加させることができる。巻数の増加は、通常、層数の増加を意味する。しかしながら、オンチップトランス、特にＲＦ応用では、層数の実用的な限界は、通常２つに制限される。

幾つかのトランス構造がこの分野で提案されている。米国特許第６８７０４５７号は、絶縁性の非導電層によって分離された複数の導電層を備え、分離層上の導体は、絶縁層を通るビアを用いて相互接続されている対称な積層インダクタを記載している。米国特許第６８７０４５７号に記載された構造の欠点は、２ターントランスを作成するために少なくとも３つの金属層が必要とされる点である。

米国特許第７４８２９０４号は、オンチップトランスバランの入力端子としての１次巻線と、オンチップトランスバランの出力端子としての２次巻線とを含むオンチップトランスバランを記載している。この構造の欠点は、２×２ターンを有する提案した構造は、各巻線構造がオーバーパスまたはアンダーパスを必要とするため、２つの導電層では実現できない点である。

米国公開第２００３０１３７３８１号は、構造が対称であって、任意の巻数を有することができるトランスバランを記載している。この構造の欠点は、各コイルが、必要な金属ブリッジのために２つの層を必要とするため、２×２のコイルを有するトランスが２つの導電層では実現できない点である。

欧州特許第ＥＰ０９０２４４３号は、２つの磁気結合したコイルのプレーナ型コイル配置を記載しており、各コイルは２つの巻線を有し、配置は２つの導電プレーン内に実現される。しかしながら、このコイル構造の欠点は、２つのコイルの端子は、構造の同じ側に配置され、チェーン(chain)式に接続することが困難である点である。

米国特許第６８７０４５７号米国特許第７４８２９０４号米国公開第２００３０１３７３８１号欧州特許第ＥＰ０９０２４４３号

本発明の目的は、それぞれ少なくとも２つの巻数からなる２つのコイルを備え、２つの導電層に実現可能であって、これによりコイルの端子がこの構造の反対側に配置される、対称型トランスのための構造を提供することである。

この目的は、請求項１に係る対称型トランスによる本発明に従って達成される。

さらに、本発明に係る対称型トランスは、１次および２次コイルを含み、各コイルが少なくとも２つの巻線を有し、１次および２次コイルは中間絶縁層によって互いに電気絶縁された第１および第２導電プレーン内に配置され、１次および２次コイルは互いに電気絶縁され、両者間で磁気結合が生ずるように配置されており、
・該構造は、４つの同じ基本エレメントを備え、各基本エレメントは、前記コイルの一部のための導電経路を提供するものであり、
・第１導電プレーンは、互いに電気絶縁された、前記基本エレメントの第１エレメントおよび前記基本エレメントの第２エレメントを備え、第１エレメントは、第１コイルの巻線の半分および第１端子を提供し、第２エレメントは、第２コイルの巻線の半分および第２端子を提供し、第１コイルの第１端子および第２コイルの第２端子は、該構造の反対側に配置されており、
・第２導電プレーンは、互いに電気絶縁された、前記基本エレメントの第３エレメントおよび前記基本エレメントの第４エレメントを備え、第３エレメントは、第２コイルの巻線の半分および第３端子を提供し、第４エレメントは、第１コイルの巻線の半分および第４端子を提供し、第１コイルの第４端子および第２コイルの第３端子は、該構造の反対側に配置されており、
・前記第１コイルの第１端子および第４端子は、該構造の同じ側に配置されており、
・前記第２コイルの第２端子および第３端子は、該構造の同じ側に配置されており、
・第１基本エレメントの端部は、絶縁層を通る第１接続部によって第４基本エレメントの端部と電気接続されており、
・第２基本エレメントの端部は、絶縁層を通る第２接続部によって第３基本エレメントの端部と電気接続されている。

上述のように２つの導電層に配置されて相互接続された４つの同じ基本エレメントを備えた構造を設けることによって、それぞれ少なくとも２つの巻線からなる２つのコイルを備え、コイルの端子が該構造の反対側に配置された対称型トランスのための構造が提供される。

４つの同じ基本エレメントを用いることによって、トランスのレイアウトが簡略化でき、より電気的かつ幾何学的な対称性を備えた構造を達成できる。

各基本エレメントがコイルの巻線の半分を提供し、各コイルが、直列接続された２つの基本エレメントを備えているため、各コイルの電気的かつ幾何学的な中間点が明確に規定される。

本発明の構造において、各コイルは、２つの導電プレーンを分離する絶縁層を通る１つだけの相互接続を有しており、これにより、より大きな内部エリアを持つコイルおよび、より良好な電気特性を持つ構造をもたらす。

さらに、本構造の幾何形状は、巻数を、利用可能な空間だけで制限される任意の実用的な数に増加させるように容易に適合できる。

好ましい実施形態において、本発明の構造は、構造の中心を通過する、互いに垂直な３つの軸の周りに幾何学的に対称である。第１の可能な対称軸は、導電プレーンに対して垂直である。第２の可能な対称軸は、絶縁層内に配置され、第１および第２接続部を通過する。第３の可能な対称軸は、絶縁層内に配置され、第１および第２接続部の間の中間を通過する。構造の中心を通過する３つの対称軸を持つことは、構造の幾何学的な対称性がより高くなり、電気的な対称性も高くなるという利点を有する。

好ましい実施形態において、本発明の対称型トランスの第１コイルは、第１接続部に配置された第１中間タップを含み、第１コイルの端子を差動ポートとして使用することが可能になる。本発明の対称型トランスの第２コイルは、第２接続部に配置された第２中間タップを含み、第２コイルの端子を差動ポートとして使用することが可能になる。

第１および第２コイルの中間が明確に規定されるため、各コイルの中間タップの位置も明確になる。１つ又は両方の中間タップをコモンモード電圧に接続することによって、対応するポートの端子が差動信号のために使用できる。

本発明はまた、上述のような集積対称型トランスを備える半導体デバイスに関するものであり、デバイスの金属プレーンがトランスの導電プレーンとして用いられる。

本発明のトランスは、２つの導電プレーンだけに配置されるため、２つの金属プレーンだけを用いてトランスのオンチップ集積化が実現できる。高品質のトランスでは、コイル導体の抵抗は可能な限り低くすべきである。金属プレーンは、これによく適している。

好ましい実施形態において、半導体デバイスはＣＭＯＳ技術で実現され、電源プレーン及び／又はグラウンドプレーンは、金属プレーンとして用いられる。標準のＣＭＯＳ技術における電源プレーン及び／又はグラウンドプレーンは、他の金属プレーンより厚いため、所定幅のトラックはこれらのより厚いプレーン内で抵抗が小さく、より良好な電気特性が得られる。このことは、異なる厚さの金属層を有する他の技術について当てはまる。

好ましい実施形態において、半導体デバイスは薄膜技術で実現され、電源プレーン及び／又はグラウンドプレーンは、金属プレーンとして用いられる。

本発明は、下記の説明および添付図面を用いてさらに説明する。
それぞれ２ターンの２つのコイルを有する、本発明に係るトランスの好ましい実施形態の斜視図である。図１Ａのトランスで用いられる基本エレメントの幾何形状を示す。図１Ｂの２つの基本エレメントが、どのように２つの層に位置決めされ、端部で相互接続されて、２つの巻線および２つの端子を有するコイルを形成するかを示す。図１Ａのトランスの一方の金属層を示す。それは、２つの基本エレメントを備え、各コイルにつき１つであることが判る。図１Ａのトランスの他方の金属層を示す。それは、他の２つの基本エレメントを備え、各コイルにつき１つであることが判る。それぞれ４ターンの２つのコイルを有する、本発明に係るトランスの好ましい実施形態の斜視図である。図２Ａのトランスで用いられる基本エレメントの幾何形状を示す。図２Ａのトランスの一方の金属層を示す。それは、２つの基本エレメントを備え、各コイルにつき１つであることが判る。図２Ａのトランスの他方の金属層を示す。それは、他の２つの基本エレメントを備え、各コイルにつき１つであることが判る。本発明に係る、２つの巻線からなる２つのコイルを有するトランスのためのシミュレーション構造を示す。先行技術の構造に係る、２つの巻線からなる２つのコイルを有するトランスのためのシミュレーション構造を示す。バラン構成での図３Ａのトランス構造についてのＳパラメータを示す。バラン構成での図３Ａのトランス構造についてのＳパラメータを示す。図４Ｃ〜図４Ｈは、図３Ａと図３Ｂの構造についてのＲＦおよび電気的シミュレーション結果を示し、図４Ｃは振幅の不平衡(imbalance)を示す。位相の不平衡(imbalance)を示す。図３Ａと図３Ｂのシミュレーション構造のコイルのインダクタンスを示す。図３Ａと図３Ｂのシミュレーション構造のコイルの相互インダクタンスを示す。図３Ａと図３Ｂのシミュレーション構造のコイルの結合係数ｋを示す。図３Ａと図３Ｂのシミュレーション構造のトランス構成（差動信号）での構造の挿入損失を示す。典型的なＣＭＯＳ金属層の積層構造を示す。

本発明は、特定の実施形態について一定の図面を参照して詳細に説明するが、本発明はこれに限定されず、請求項によってのみ限定される。記載した図面は、概略的かつ非限定的なものである。図面において、幾つかの要素のサイズは、説明目的のために誇張したり、縮尺どおり描写していないことがある。寸法および相対寸法は、本発明の実際の具体化に必ずしも対応していない。

さらに、説明および請求項での用語「第１」「第２」「第３」などは、類似の要素を区別するための使用しており、必ずしも連続した順または時間順を記述するためではない。こうした用語は、適切な状況下で交換可能であり、本発明の実施形態は、ここで説明したり図示したものとは別の順番で動作可能である。

さらに、説明および請求項での用語「上(top)」、「下(bottom)」、「の上に(over)」、「の下に(under)」等は、説明目的で使用しており、必ずしも相対的な位置を記述するためのものでない。こうして用いた用語は、適切な状況下で交換可能であって、ここで説明した本発明の実施形態がここで説明または図示した以外の他の向きで動作可能であると理解すべきである。

請求項で用いた用語「備える、含む(comprising)」は、それ以降に列挙された手段に限定されるものと解釈すべきでなく、他の要素またはステップを除外していない。記述した特徴、整数、ステップまたは構成要素の存在を、参照したように特定するように解釈する必要があるが、１つ又はそれ以上の他の特徴、整数、ステップまたは構成要素、あるいはこれらのグループの存在または追加を除外していない。そして「手段Ａ，Ｂを備えるデバイス」という表現の範囲は、構成要素Ａ，Ｂだけからなるデバイスに限定すべきでない。本発明に関して、デバイスの関連した構成要素だけがＡ，Ｂであることを意味する。

本発明は、オーバーパスの下方の第３の層を必要としない、２つの導電プレーン内に実現可能なオンチップトランスの構造１に関する。図１Ａは、それぞれ２ターンの２つのコイルＳ１，Ｓ２を有する、本発明に係るトランスの好ましい実施形態の斜視図である。トランスは、中間絶縁層によって互いに電気絶縁された第１および第２導電プレーン内に配置された１次および２次コイルＳ１，Ｓ２を備え、１次および２次コイルＳ１，Ｓ２は互いに電気絶縁され、両者間で磁気結合が生ずるように配置されており、
・構造１は、図１Ｂに示すように、４つの同じ基本エレメントＢ１，Ｂ２，Ｂ３，Ｂ４を備え、各基本エレメントは、前記コイルＳ１，Ｓ２の一部のための導電経路を提供するものであり、
・第１導電プレーンは、図１Ｄに示すように、互いに電気絶縁された、前記基本エレメントの第１エレメントＢ１および前記基本エレメントの第２エレメントＢ２を備え、第１エレメントＢ１は、第１コイルＳ１の巻線の半分および第１端子Ｔ１を提供し、第２エレメントＢ２は、第２コイルＳ２の巻線の半分および第２端子Ｔ２を提供し、第１コイルの第１端子Ｔ１および第２コイルの第２端子Ｔ２は、構造１の反対側に配置されており、
・第２導電プレーンは、図１Ｅに示すように、互いに電気絶縁された、前記基本エレメントの第３エレメントＢ３および前記基本エレメントの第４エレメントＢ４を備え、第３エレメントＢ３は、第２コイルＳ２の巻線の半分および第３端子Ｔ３を提供し、第４エレメントＢ４は、第１コイルＳ１の巻線の半分および第４端子Ｔ４を提供し、第１コイルの第４端子Ｔ４および第２コイルの第３端子Ｔ３は、構造１の反対側に配置されており、
・前記第１コイルの第１端子Ｔ１および第４端子Ｔ４は、構造１の同じ側に配置されており、
・前記第２コイルの第２端子Ｔ２および第３端子Ｔ３は、構造１の同じ側に配置されており、
・第１基本エレメントＢ１の端部Ｅ１は、絶縁層を通る第１接続部Ｍ１によって第４基本エレメントＢ４の端部Ｅ４と電気接続されており、
・第２基本エレメントＢ２の端部Ｅ２は、絶縁層を通る第２接続部Ｍ２によって第３基本エレメントＢ３の端部Ｅ３と電気接続されている。

コイルによって囲まれた内部エリアおよび図１Ａの構造の外部エリアは、本質的に正方形であるが、該構造は他の形状、例えば、長方形、円形、六角形、八角形、または当業者に知られた他の形状、に容易に変更できる。

この積層コイル構造の利点は、２つのコイルの端子（Ｓ１のＴ１，Ｔ４、Ｓ２のＴ２，Ｔ３）が構造の反対側に配置され、トランスをチェーン(chain)式に接続することが容易になる点である。こうしたチェーンの例は、次の３つの要素を含むであろう。１）第１トランスが第１バランとして機能し、到来する非平衡アンテナ信号を差動信号に変換する。２）信号処理回路が差動信号を入力として用いて、差動出力信号を発生する。３）第２トランスが第２バランとして機能し、差動出力信号をアンテナ用の非平衡出力信号に変換する。

図１Ｂは、図１Ａのトランス構造で用いられる基本エレメントＢ１，Ｂ２，Ｂ３，Ｂ４の幾何形状を示す。各基本エレメントは、トランス構造１の１つの端子を提供する。

図１Ｃは、図１Ｂの２つの基本エレメントＢ２，Ｂ３が、どのように２つの層に位置決めされ、導電層間の絶縁層を通って端部Ｅ２，Ｅ３で相互接続されて、相互接続はＭ２で表され、２つの巻線および２つの端子Ｔ２，Ｔ３を有するコイルＳ２を形成し、１つが各導電プレーン内にあるかを示す。端部Ｅ２，Ｅ３の間の相互接続は、例えば、絶縁層を通る導電ビアを用いて実現できる。コイルごとに必要な相互接続箇所Ｍ２が１つだけ存在し、コイル及び／又は構造のより良好な電気特性をもたらすことに留意する。

端子Ｔ２，Ｔ３を別々のプレーンに配置することは、この構造を他の回路と相互接続する問題を形成しない。

図１Ａと図１Ｃを比較すると、図１Ａのトランス構造１は、実際、図１Ｃに示す２つのインターリーブ配列のコイル構造を含むが、垂直軸Ｚの周りに１８０°回転していることが判る。

図１Ｄと図１Ｅは、図１Ａのトランスの１つの導電層をそれぞれ示しており、この場合、図１Ｄは下側層として用い、図１Ｅは上側層として用いている。しかし、その代替構成も可能である。各導電層は、２つの基本エレメントＢ１，Ｂ２とＢ３，Ｂ４を有し、各コイルＳ１，Ｓ２につき１つであることが判る。

図２Ａは、各コイルＳ１，Ｓ２が４ターンを有する、本発明に係るトランス構造１を示す。この例は、本発明のトランス構造１の幾何形状は、巻数を増加させるのに容易に適合できることを示す。２または４とは別の巻数、例えば、３，５，６またはこれより多い巻数も可能である。

本発明に係る、２ターンより多いトランス構造１についての基本形状Ｂ１，Ｂ２，Ｂ３，Ｂ４を生成する実際の方法は、図１ＤのポイントＴ１，Ｔ２からスタートして、各導電層が巻数の半分を提供することを念頭において所望の巻数に到達するまで、構造の周りに追加の導電経路を配置する。これは、図１Ｄの基本形状の両方について同時に行う必要がある。両方のコイルについての経路がインターリーブ配列され、上方交差または下方交差を回避しているためである。

図２Ｃと図２Ｄは、その結果が、それぞれ４ターンのコイルＳ１，Ｓ２のための２つの基本形状Ｂ１，Ｂ２とＢ３，Ｂ４についてどのように見えるかを示す。図２Ａは、構造１に対応する３次元斜視図を示し、図２Ｂは、この構造についての単一の基本エレメントＢ１，Ｂ２，Ｂ３，Ｂ４の形状を示す。インダクタンスがコイル巻数の２乗に比例して増加するため、この構造のコイルＳ１，Ｓ２は、極めて高いＱ値(Q factor)を有することができる。

図１Ａの構造は、構造１の中心Ｃを通過し、互いに垂直な３つの軸Ｘ，Ｙ，Ｚの周りに幾何学的に対称であることが判る。第１の可能な対称軸Ｚは、導電プレーンに対して垂直である。第２の可能な対称軸Ｘは、絶縁層内に配置され、第１および第２接続部Ｍ１，Ｍ２を通過する。第３の可能な対称軸Ｙは、絶縁層内に配置され、第１および第２接続部Ｍ１，Ｍ２の間の中間を通過する。

図１Ａは、構造１の中心Ｃを通過するこれらの対称軸を示す。構造１をこれらの対称軸のいずれかについて１８０°回転した場合、同一の構造が得られる。ＹＺ面、ＸＺ面またはＸＹ面についてこの構造を鏡に映した(mirroring)場合、本質的に同じ電気特性を持つ構造が得られるが、端子は他の面に配置されるであろう。

図１Ａは、本発明の対称型トランス１の第１コイルＳ１は、第１接続部Ｍ１に配置された第１中間タップを含み、第１コイルＳ１の端子Ｔ１，Ｔ４が差動ポートとして使用できることを示す。同様に、トランスの第２コイルＳ２も第２接続部Ｍ２に配置された第２中間タップを含み、第２コイルＳ２の端子Ｔ２，Ｔ３が差動ポートとして使用できることを示す。

コイルの中間タップが、コモンモード電圧、例えば、グラウンドの電源に接続された場合、端子での信号は差動信号として使用可能であり、一方の端子が正の信号を供給し、他方の端子が負の信号を供給することを意味する。コイルの２つの端子の組合せは、ポートと称される。この構造の一方のポートが差動モードで用いられ、他方のポートが非平衡モードで用いられた場合、この構造はバラン(balanced-unbalanced)と称される。本発明の構造は、コモンモード電圧に接続される中間タップが無いもの、１つの中間タップが接続されるもの、または両方の中間タップが接続されるもので使用可能であり、これによりコモンモード電圧は、各中間タップごとに別々にできる。一例として、両方の中間タップがビアを介してグラウンド、実際には、例えば、トランス構造の下方に位置するアルミニウムプレーンまたは銅プレーンに接続される。

本発明のトランスは、２つの導電層内だけに配置されるため、２つの金属プレーンだけを用いてトランスのオンチップ集積化が実現できる。高品質のトランスでは、コイル導体の抵抗は可能な限り低くすべきである。高い導電率を有する金属プレーンは、これによく適している。

好ましい実施形態において、半導体デバイスはＣＭＯＳ技術で実現され、いわゆる「電源プレーン及び／又はグラウンドプレーン」は、トランスのコイル用の導電プレーンとして用いられる。図５は、典型的な最新のデジタルＣＭＯＳ層の積層構造を示し、基板層３２、例えば、シリコンを有し、その上方には、基板から電気絶縁され、絶縁層によって互いに電気絶縁された、例えば、Ｔ２＝０．３０μｍ厚の５つの金属層３１を有し、その上部には、絶縁層によって分離された、例えば、Ｔ２＝０．９μｍ厚の２つの追加の金属層３０を有する。これらの層３０は、典型的には、デジタル回路のＧＮＤプレーンおよびＶＤＤプレーンとして用いられる。従って、ここで説明するように、これらが異なる目的で用いられる場合であっても、通常は「電源プレーン及び／又はグラウンドプレーン」と称される。

本発明に係る内蔵トランスを有するＲＦＩＣにおいて、トランス構造は、これらのより厚い金属層３０に配置するのが最善である。厚さがより大きくなると、所定幅のトラックがこれらの層３０で小さな抵抗を有するようになり、より良好なコイルＱ値と少ない抵抗損失をもたらす。換言すると、これらのより厚いプレーンで実現されるトランスは、他の金属層３１で実現される同じ幾何形状のトランスよりも良好な電気特性を有するようになる。

これは、たとえは、薄膜技術のような、異なる厚さの金属層が用いられる他の半導体技術にも当てはまり、より厚い金属プレーンにトランスを埋め込むことが有利である。

図３Ａは、２つの巻線からなる２つのコイルを有する、本発明に係る構造を示すもので、ＣＭＯＳ技術における実際の６０ＧＨｚＲＦチップ応用では下記の寸法を有する。
・外部正方形の寸法：２５μｍ×２５μｍ
・内部正方形の寸法：１５μｍ×１５μｍ
・導体幅：２μｍ
・導体間隔：１μｍ
・金属層の厚さＴ１（図５）：０．９μｍ
・金属層の間隔：０．６μｍ

しかしながら、当業者は、これらのパラメータを、使用する技術によって許容される任意の寸法に変更することが可能であり、このシミュレーションで用いた数字より小さくまたは大きくすることができる。

ミリ波の応用では、外部正方形の寸法は、例えば、５０μｍ×５０μｍになる。この構造をＰＣＢレイアウトで実現した場合、金属層間の距離は、例えば、１００μｍになる。

図３Ａの構造の電気的性能についてシミュレーションを行い、その結果を、それぞれ２つの巻線を持つ２つのコイルを有する、同等なサイズの先行技術の構造の性能のシミュレーションと比較する。図３Ｂは、欧州特許第ＥＰ０９０２４４３号の図７に係る先行技術の構造のシミュレーション構造を示す。異なるトポロジーを要求する異なる構造に起因して、内部エリアが長方形であって、僅かに小さい１５μｍ×１２μｍである点を除いて、全てのパラメータを図３Ａの構造と等しくなるように選定している。

シミュレーション結果は、図４Ａ〜図４Ｈに示している。バランのパラメータは、主要なバラン製造者の応用ノートおよびルール(AN20-001 from Mini-Circuits - http://www.minicircuits.com/pages/pdfs/howxfmerwork.pdf)に従って評価ており、これは参照によりここに組み込まれる。

パラメータ抽出（インダクタンス、カップリング）は、文献（Vaesen, K.; Carchon, G.; de Raedt, W.; Beyne, E., "Area Optimized Thin Film Coupled Inductor Band Pass Filters with Integrated Baluns," Electronics Packaging Technology Conference, 2008. EPTC 2008. 10th , vol., no., pp.260-264, 9-12 Dec. 2008 URL: http://ieeexplore.ieee.org/stamp/stamp.jsp?arnumber=4763444&isnumber=4763398）に従って行っており、これは参照によりここに組み込まれる。寸法、ライン幅、ライン間隔、金属厚さ、材料パラメータは、両方の場合で同一であった。

金属層Ｎｏ．６〜７（図５中の符号３０）での絶縁層はε＝４．２であり、金属層Ｎｏ．１〜５（図５中の符号３１）での絶縁層はε＝２．５である。

電気的シミュレーションは、工業標準ソフトウエア（ADS of Agilent (version 2008u2)）で行った。トランスパラメータ（インダクタンス、カップリング、挿入損失）は、非接続（フローティング）の中間タップを持つ完全差動トランスをシミュレーションして導出した。中間タップのグラウンド接続は、シミュレーション結果を変化させない。平衡パラメータ（振幅および位相）は、一方の入力端子がグラウンドに接続され、中間タップもグラウンドに接続されたバラン構成で抽出した。シミュレーション結果を図４Ｃ〜図４Ｈに示す。

図４Ａと図４Ｂは、バラン構成での図３Ａの構造についてのＳパラメータを示す。カーブ１０は、ｄＢ（Ｓ（３，１））を示し、カーブ１１は、ｄＢ（Ｓ（２，１））を示し、カーブ１２は、位相（Ｓ（３，１））を示し、カーブ１３は、位相（Ｓ（２，１））を示す。グラフに示すように、正の信号および負の信号についての振幅カーブはほぼ同一であり、位相カーブは１８０°シフトに極めて接近している。これは構造の電気的対称性を示している。

図４Ｃ〜図４Ｈにおいて、実線は、図３Ａに係る本発明の構造についてのカーブであり、破線は、図３Ｂに係る先行技術の構造についてのカーブである。シミュレーション結果は、本発明に係る構造の性能は、先行技術の構造の性能と少なくとも同程度に良好であることを示しているが、端子が構造の反対側に配置されるという利点を追加している。

図４Ｃと図４Ｄは、完全な幾何学的構造について予想されるように、極めて低い振幅および位相の不平衡を示す。小さな不平衡は、構造自体に起因するものでなく、例えば、基板および金属層など、構造の環境との寄生結合によって生ずる寄生効果に起因している。図４Ｃ中のカーブの比較は、６０Ｈｚにおいて、本発明の構造の振幅不平衡は、先行技術の構造よりかなり低いことを示しており、これは好ましいものである。図４Ｅは、本発明の構造のコイルのインダクタンスは、６０ＧＨｚにおいて、先行技術の構造より高いことを示しており、所定のインダクタンス値に関して、本発明の構造の寸法は先行技術の構造より僅かに小さく、本発明の構造を用いることによってスペースが節約できたことを意味する。

Claims

積層コイル構造（１）を持つ対称型トランスであって、
それぞれ少なくとも２つの巻線を有する１次および２次コイル（Ｓ１，Ｓ２）を備え、
１次および２次コイル（Ｓ１，Ｓ２）は、中間絶縁層によって互いに電気絶縁された第１および第２導電プレーン内に配置され、
１次および２次コイル（Ｓ１，Ｓ２）は、互いに電気絶縁され、両者間で磁気結合が生ずるように配置されており、
・構造（１）は、４つの同じ基本エレメント（Ｂ１，Ｂ２，Ｂ３，Ｂ４）を備え、各基本エレメントは、前記コイル（Ｓ１，Ｓ２）の一部のための導電経路を提供するものであり、
・第１導電プレーンは、互いに電気絶縁された、前記基本エレメントの第１エレメント（Ｂ１）および前記基本エレメントの第２エレメント（Ｂ２）を備え、第１エレメント（Ｂ１）は、第１コイル（Ｓ１）の巻線の半分および第１端子（Ｔ１）を提供し、第２エレメント（Ｂ２）は、第２コイル（Ｓ２）の巻線の半分および第２端子（Ｔ２）を提供し、第１コイルの第１端子（Ｔ１）および第２コイルの第２端子（Ｔ２）は、構造（１）の反対側に配置されており、
・第２導電プレーンは、互いに電気絶縁された、前記基本エレメントの第３エレメント（Ｂ３）および前記基本エレメントの第４エレメント（Ｂ４）を備え、第３エレメント（Ｂ３）は、第２コイル（Ｓ２）の巻線の半分および第３端子（Ｔ３）を提供し、第４エレメント（Ｂ４）は、第１コイル（Ｓ１）の巻線の半分および第４端子（Ｔ４）を提供し、第１コイルの第４端子（Ｔ４）および第２コイルの第３端子（Ｔ３）は、構造（１）の反対側に配置されており、
・前記第１コイルの第１端子（Ｔ１）および第４端子（Ｔ４）は、構造（１）の同じ側に配置されており、
・前記第２コイルの第２端子（Ｔ２）および第３端子（Ｔ３）は、構造（１）の同じ側に配置されており、
・第１基本エレメント（Ｂ１）の端部（Ｅ１）は、絶縁層を通る第１接続部（Ｍ１）によって第４基本エレメント（Ｂ４）の端部（Ｅ４）と電気接続されており、
・第２基本エレメント（Ｂ２）の端部（Ｅ２）は、絶縁層を通る第２接続部（Ｍ２）によって第３基本エレメント（Ｂ３）の端部（Ｅ３）と電気接続されている、対称型トランス。
構造（１）は、構造の中心（Ｃ）を通過し、導電プレーンに対して垂直な仮想軸（Ｚ）の周りに対称である請求項１記載の対称型トランス。
構造は、絶縁層内に位置して、構造（１）の中心（Ｃ）を通過し、第１および第２接続部（Ｍ１，Ｍ２）を通過する仮想軸（Ｘ）の周りに対称である請求項１記載の対称型トランス。
構造は、絶縁層内に位置して、構造（１）の中心（Ｃ）を通過し、第１および第２接続部（Ｍ１，Ｍ２）の間の中間を通過する仮想軸（Ｙ）の周りに対称である請求項１記載の対称型トランス。
第１コイル（Ｓ１）は、第１接続部（Ｍ１）に配置された第１中間タップを含み、第１コイルの端子（Ｔ１，Ｔ４）が差動ポートとして使用できるようにした請求項１記載の対称型トランス。
第２コイル（Ｓ２）は、第２接続部（Ｍ２）に配置された第２中間タップを含み、第２コイルの端子（Ｔ２，Ｔ３）が差動ポートとして使用できるようにした請求項５記載の対称型トランス。
請求項１記載の集積対称型トランスを備え、
導電プレーンは、金属プレーンである半導体デバイス。
デバイスはＣＭＯＳ技術で実現されており、
金属プレーンは、ＣＭＯＳ基板の電源プレーン及び／又はグラウンドプレーンである請求項７記載の半導体デバイス。
デバイスは薄膜技術で実現されており、
金属プレーンは、薄膜基板の電源プレーン及び／又はグラウンドプレーンである請求項７記載の半導体デバイス。