CN106856142B - 电感结构及其制作方法 - Google Patents
电感结构及其制作方法 Download PDFInfo
- Publication number
- CN106856142B CN106856142B CN201510907939.0A CN201510907939A CN106856142B CN 106856142 B CN106856142 B CN 106856142B CN 201510907939 A CN201510907939 A CN 201510907939A CN 106856142 B CN106856142 B CN 106856142B
- Authority
- CN
- China
- Prior art keywords
- interface
- metal layer
- layer
- metallic object
- induction structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/28—Coils; Windings; Conductive connections
- H01F27/2847—Sheets; Strips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/28—Coils; Windings; Conductive connections
- H01F27/2847—Sheets; Strips
- H01F27/2852—Construction of conductive connections, of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/28—Coils; Windings; Conductive connections
- H01F27/29—Terminals; Tapping arrangements for signal inductances
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
- H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
- H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
- H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
- H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
- H01F41/12—Insulating of windings
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Coils Or Transformers For Communication (AREA)
Abstract
一种电感结构及其制作方法,电感结构,包括:底部环状金属层,包括相连接的第一接口、第一金属体层和第二接口;位于底部环状金属层层上方的中间金属层,包括相连接的第三接口、第二金属体层和第四接口,所述第二金属体层从第三接口呈螺旋环状延伸至第三接口,其中所述第三接口位于螺旋环内,第三接口与第二接口电连接,第四接口作为电感结构的输出端;位于中间金属层层上方的顶部环状金属层,包括相连接的第五接口、第三金属体层和第六接口,所述第六接口与中间金属层的第三接口电连接,所述第五接口与底部环状金属层的第一接口电连接一起作为电感结构的输入端。本发明的电感结构在保证品质因子,减小占据的面积,并保证电感电性的对称性能。
Description
技术领域
本发明涉及电感领域,特别涉及一种多层结构的电感结构及其制作方法。
背景技术
电感器一般均由缠绕成螺旋状的导线所构成,其在通讯设备的射频(radiofrequency;RF)电路上的应用相当广泛,例如可应用在移动电话、无线电路、无线调制解调器、以及其它的通讯器材。
在集成电路技术的进步下,使得电感器可以利用集成电路技术来制造,且可将电感与其它组件整合于单一芯片上,以降低制造电路所需耗费的成本。目前,常见整合于集成电路制程的电感器的结构为回旋状金属层。
一般来说,品质因子(quality factor,Q)是衡量电感性质的一个关键参数,品质因子与电感器的电感(L)、其寄生电容、电阻值以及输入频率这些参数相关。电感器若具有高电阻的螺旋线圈或大寄生电容皆会降低该电感器的品质因子。增加品质因子Q的方法有二:一为增加厚度、二为降低阻值。
但是现有的电感器的制作需要与互连线的制作工艺兼容,因而制作的电感器的厚度受到限制,另外增大电感器的宽度以增加品质因子的方法也会占用较大的芯片面积。
发明内容
本发明解决的问题是在保证电感结构品质因子的同时,减小电感结构占据的面积。
为解决上述问题,本发明提供一种电感结构,包括:
底部环状金属层,所述底部环状金属层包括相连接的第一接口、第一金属体层和第二接口,所述第一金属体层从第一接口呈环状延伸至第二接口;位于底部环状金属层层上方的中间金属层,底部环状金属层与中间金属层相互平行,所述中间金属层包括相连接的第三接口、第二金属体层和第四接口,所述第二金属体层从第三接口呈螺旋环状延伸至第四接口,其中所述第三接口位于螺旋环内,第三接口与底部环状金属层的第二接口电连接,第四接口作为电感结构的输出端;位于中间金属层层上方的顶部环状金属层,所述顶部环状金属层与中间金属层相互平行,所述顶部环状金属层包括相连接的第五接口、第三金属体层和第六接口,所述第三金属体层从第五接口呈环状延伸至第六接口,所述第六接口与中间金属层的第三接口电连接,所述第五接口与底部环状金属层的第一接口电连接一起作为电感结构的输入端。
可选的,所述第二金属体层由至少2根相互平行的第二指状金属层构成,至少2根第二指状金属层的一端电连接在一起并与第四接口连接在一起,至少2根第二指状金属层的另一端是相互断开,该断开的至少2个端部作为第三接口。
可选的,所述第三金属体层由至少2根相互平行的第三指状金属层构成,至少2根第三指状金属层的一端电连接在一起并与第五接口相连接,至少2根第三指状金属层的另一端是相互断开,该断开的至少2个端部作为第六接口。
可选的,所述第二指状金属层的数量等于第三指状金属层的数量。
可选的,所述第一金属体层由至少1跟第一指状金属层构成,至少1跟第一指状金属层的一端与第二接口相连接,至少1跟第一指状金属层的另一端端部作为第一接口。
可选的,所述第二指状金属层的数量或者第三指状金属层的数量至少为第一指状金属层数量的两倍。
可选的,第一指状金属层的数量≥2根时,至少2根的第一指状金属层的一端电连接在一起并与第一接口相连接,至少2根第一指状金属层的另一端相互断开,该断开的至少2个端部作为第二接口。
可选的,所述第一金属体层的环数量等于第三金属体层的环数量,第一金属体层的环的形状和环绕方向与第三金属体层的环的形状和环绕方向相同,并且第一金属体层位于第三金属体层正下方。
可选的,所述第一金属体层的环数量为1个,第三金属体层的环数量为1个。
可选的,所述第二金属体层的螺旋数量至少为1个。
可选的,所述第一金属体层、第二金属体层、第三金属体层的材料为Al、Cu或W。
可选的,所述第一金属体层的厚度为8000~9500埃,第二金属体层的厚度为2~5微米,所述第三金属体层的厚度为1.5~2微米。
可选的,所述底部环状金属层、中间金属层、顶部环状金属层之间通过介质层隔离。
可选的,中间金属层的第三接口与底部环状金属层的第二接口通过位于介质层中的第一金属插塞电连接。
可选的,顶部环状金属层的第六接口与中间金属层的第三接口通过位于介质层中的第二金属插塞电连接。
可选的,顶部环状金属层第五接口与底部环状金属层的第一接口通过位于介质层中的第三金属插塞电连接。
本发明实施例还提供了一种电感结构的制作方法,包括:
提供基底;
在基底上形成底部环状金属层,所述底部环状金属层包括相连接的第一接口、第一金属体层和第二接口,所述第一金属体层从第一接口呈环状延伸至第二接口;
形成覆盖所述底部环状金属层和基底的第一介质层;
在第一介质层上形成中间金属层,底部环状金属层与中间金属层相互平行,所述中间金属层包括相连接的第三接口、第二金属体层和第四接口,所述第三接口呈螺旋环状延伸至第四接口,其中所述第三接口位于螺旋环内,第三接口与底部环状金属层的第二接口电连接,第四接口作为电感结构的输出端;
形成覆盖中间金属层和第一介质层的第二介质层;
在第二介质层上形成顶部环状金属层,所述顶部环状金属层与中间金属层相互平行,所述底部环状金属层包括相连接的第五接口、第三金属体层和第六接口,所述第五接口呈环状延伸至第六接口,所述第六接口与中间金属层的第三接口电连接,所述第五接口与底部环状金属层的第一接口电连接一起作为电感结构的输入端。
与现有技术相比,本发明的技术方案具有以下优点:
本发明的电感结构从下到上包括底部环状金属层,位于底部环状金属层层上方的中间金属层,位于中间金属层层上方的顶部环状金属层,所述中间金属层包括相连接的第三接口、第二金属体层和第四接口,所述第二金属体层从第三接口呈螺旋环状延伸至第三接口,其中所述第三接口位于螺旋环内,第三接口与底部环状金属层的第二接口电连接,第四接口作为电感结构的输出端;顶部环状金属层的第六接口与中间金属层的第三接口电连接,顶部环状金属层的第五接口与底部环状金属层的第一接口电连接一起作为电感结构的输入端。所述电感结构的输入包括平行的底部环状金属层和顶部环状金属层,底部环状金属层和顶部环状金属层构成的双层输入结构减小了电感结构的电阻,有利于提高电感结构性能;当本发明的电感结构与现有的平面电感的品质因子相同时,由于底部环状金属层和顶部环状金属层作为电感结构的一部分,底部环状金属层和顶部环状金属层也为环状,因而中间金属层层的环数可以小于现有的平面电感的环数,使得本发明的电感结构占据的基底(或晶圆)面积减小;另外由于底部环状金属层和顶部环状金属层分别位于中间金属层的上方和下方,底部环状金属层和顶部环状金属层电连接在一起作为输入端,底部环状金属层和顶部环状金属层相对于中间金属层一个离接地端较近一个离接地端较远,因而底部环状金属层和顶部环状金属层相对于接地端的寄生电容与中间金属层相对于接地端的寄生电容能保持平衡或者差异较小,可以使得电感结构的输入端得到的Q和从电感结构的输出端得到的Q是基本相同的,以保证电感电性的对称性能。
进一步,所述(中间金属层的)第二指状金属层的数量等于(顶部环状金属层的)第三指状金属层的数量,所述第二指状金属层的数量或者第三指状金属层的数量至少为(底部环状金属层的)第一指状金属层数量的两倍,使得底部环状金属层和顶部环状金属层相对于接地端的寄生电容与中间金属层相对于接地端的寄生电容能够更好的保持平衡,进一步提高电感结构的对称性。
进一步,所述第一金属体层的环数量等于第三金属体层的环数量,第一金属体层的环的形状与第三金属体层的环的形状相同,以优化输入电阻和电容,以及保证输入端的对称性,减小对电感品质因素的影响。
附图说明
图1~图2为本发明实施例电感结构的结构示意图;
图3为本发明实施例电感结构的形成过程的流程示意图。
具体实施方式
如背景技术所言,现有的电感器的制作需要与互连线的制作工艺兼容,因而制作的电感器的厚度受到限制,另外增大电感器的宽度以增加品质因子Q的方法也会占用较大的芯片面积。
为此,本发明提供了一种电感结构及其形成方法,本发明的电感结构输入包括平行的底部环状金属层和顶部环状金属层,底部环状金属层和顶部环状金属层构成的双层输入结构减小了电感结构的电阻,有利于提高电感结构的品质因子,因而本发明的电感结构可以在保持现有的品质因子的同时减小电感结构占据的基底(或晶圆)面积;另外由于底部环状金属层和顶部环状金属层分别位于中间金属层的上方和下方,以保证电感电性的对称性能,并容易使的电感结构的输入端和输出端的电容保持平衡;并且底部环状金属层的第二接口以及顶部环状金属层的第五接口可以很方便的与中间金属层的第三接口电连接,进一步保证其对称性能。
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。在详述本发明实施例时,为便于说明,示意图会不依一般比例作局部放大,而且所述示意图只是示例,其在此不应限制本发明的保护范围。此外,在实际制作中应包含长度、宽度及深度的三维空间尺寸。
本发明实施例提供了一种电感结构,请参考图1和图2,图2为图1的电感结构的部分区域的结构示意图,包括:
底部环状金属层101,所述底部环状金属层101包括相连接的第一接口102、第一金属体层103和第二接口104,所述第一金属体层103从第一接口102呈环状延伸至第二接口104;
位于底部环状金属层101上方的中间金属层201,底部环状金属层101与中间金属层201相互平行,所述中间金属层201包括相连接的第三接口204、第二金属体层203和第四接口202,所述第二金属体层203从第三接口204呈螺旋环状延伸至第四接口202,其中所述第三接口204位于螺旋环内,第三接口204与底部环状金属层101的第二接口104电连接,第四接口202作为电感结构的输出端;
位于中间金属层201上方的顶部环状金属层301,所述顶部环状金属层301与中间金属层201相互平行,所述顶部环状金属层301包括相连接的第五接口302、第三金属体层303和第六接口304,所述第三金属体层303从第五接口302呈环状延伸至第六接口304,所述第六接口304与中间金属层201的第三接口204电连接,所述第五接口302与底部环状金属层101的第一接口102电连接一起作为电感结构的输入端。
所述电感结构还包括基底,底部环状金属层101位于基底表面上,所述基底中具有接地端。
所述电感结构的输入包括平行的底部环状金属层101和顶部环状金属层301,顶部环状金属层301与中间金属层201构成的双层输入结构减小了电感结构的输入电阻;并且由于底部环状金属层和顶部环状金属层作为电感结构的一部分,底部环状金属层和顶部环状金属层也为环状,当本发明的电感结构与现有的平面电感的品质因子相同时,中间金属层层的环数可以小于现有的平面电感的环数,使得本发明的电感结构占据的基底(或晶圆)面积减小;另外由于底部环状金属层101和顶部环状金属层301分别位于中间金属层201的上方和下方,底部环状金属层101和顶部环状金属层301电连接在一起作为输入端,底部环状金属层101和顶部环状金属层301相对于中间金属层201一个离接地端较近一个离接地端较远,因而底部环状金属层101和顶部环状金属层301相对于接地端的寄生电容与中间金属层201相对于接地端的寄生电容能保持平衡或者差异较小,可以使得电感结构的输入端得到的Q和从电感结构的输出端得到的Q是基本相同的,本发明的电感结构虽然左右结构不对称,但是可以保证电感电性的对称性能;并且底部环状金属层101的第二接口104以及顶部环状金属层301的第五接口304可以很方便的与中间金属层201的第三接口电连接,进一步保证其对称性能。
所述第二金属体层201由至少2根相互平行的第二指状金属层构成,至少2根第二指状金属层的一端电连接在一起并与第四接口连接在一起,至少2根第二指状金属层的另一端是相互断开,该断开的至少2个端部作为第三接口。由于第二金属体层201包括至少2根相互平行的第二指状金属层,因而增大了第二金属体层201的表面积,增加了电流的传输路径,当电感结构工作在高频时,有效的降低了趋肤效应(metal skin effect,电流在靠近金属的表面传输)对于电感结构性能的影响。
本实施例中,以第二金属体层201包括2根第二指状金属层作为示例,2根第二指状金属层的形状(包括厚度、宽度)相同且相互平行,2根第二指状金属层的一端电连接在一起并与第四接口202连接在一起,至少2根第二指状金属层的另一端是相互断开,该断开的2个端部作为第三接口204。2根第二指状金属层从第三接口204呈螺旋环状延伸到第四接口202,第三接口204位于螺旋环内侧(或中间)。
需要说明的是,在其他实施例中,所述至少2根第二指状金属层的另一端也可以是连接在一起的。
所述第三金属体层303由至少2根相互平行的第三指状金属层构成,至少2根第三指状金属层的一端电连接在一起并与第五接口相连接,至少2根第三指状金属层的另一端是相互断开,该断开的至少2个端部作为第五接口。
需要说明的是,在其他实施例中,至少2根第三指状金属层的另一端也可以是连接在一起的。
本实施例中,以第三金属体层303包括2根相互平行的第三指状金属层作为示例,2根第三指状金属层的一端电连接在一起并与第五接口302相连接,至少2根第三指状金属层的另一端是相互断开,该断开的至少2个端部作为第五接口304。2根第三指状金属层从第五接口302呈环状延伸至第六接口304,所述第六接口304位于第三接口204上方,第六接口304通过第二金属插塞402与第三接口204电连接。
需要说明的是,在其他实施例中,至少2根第三指状金属层的另一端也可以是连接在一起的。
所述第一金属体层103由至少1跟第一指状金属层构成,至少1跟第一指状金属层的一端与第二接口相连接,至少1跟第一指状金属层的另一端端部作为第一接口。
在一实施例中,所述第一指状金属层的数量≥2根时,至少2根的第一指状金属层的一端电连接在一起作为第一接口,至少2根第一指状金属层的另一端相互断开作为第二接口。
需要说明的是,在另一实施例中,所述至少2根第一指状金属层的另一端也可以是连接在一起的。
本实施例中,以第一金属体层103包括1跟第一指状金属层作为示例,所述至少1跟第一指状金属层的一端与第二接口102相连接,至少1跟第一指状金属层的另一端端部作为第一接口104,第一指状金属层从第一接口102呈环状延伸至第二接口104,第二接口104位于第三接口204下方,且第二接口104通过第一金属插塞401与第三接口204电连接,所述第一接口102位于第五接口302下方,且第一接口102通过第三金属插塞403与第五接口302电连接。
研究发现,第二指状金属层的数量或者第三指状金属层的数量与第一金属层数量的比值对于电感结构的输入端和输出端对接地端耦合电容的平衡能产生影响,为了使得底部环状金属层101和顶部环状金属层301相对于接地端的寄生电容与中间金属层201相对于接地端的寄生电容能够更好的保持平衡,进一步提高电感结构的对称性,所述(中间金属层201的)第二指状金属层的数量等于(顶部环状金属层301的)第三指状金属层的数量,所述第二指状金属层的数量或者第三指状金属层的数量至少为(底部环状金属层101的)第一指状金属层数量的两倍。
所述第一金属体层的环数量等于第三金属体层的环数量,第一金属体层的环的形状和环绕方向与第三金属体层的环的形状和环绕方向相同,并且第一金属体层位于第三金属体层正下方,一实施例中,所述第一金属体层的环数量为1个,第三金属体层的环数量为1个,以减小输入电阻,以优化电容,以及保证输入端的对称性,减小对电感品质因素的影响。
需要说明的是,在本发明的其他实施例中,所述第一金属体层可以不位于第三金属体层正下方。
所述第二金属体层的螺旋数量至少为1个,以保证电感结构具有合适的电感。
所述底部环状金属层101、中间金属层201、顶部环状金属层301之间通过介质层(图中未示出)隔离。所述介质层的材料可以为氧化硅、氮化硅、氮氧化硅或其他合适的隔离材料。
第一金属插塞401、第二金属插塞402和第三金属插塞403相应的位于介质层中,第一金属插塞401、第二金属插塞402和第三金属插塞403材料为Al、Cu或W。
所述第一金属体层103、第二金属体层203、第三金属体层303的材料为Al、Cu或W。第一金属体层103、第二金属体层203、第三金属体层303可以相同也可以不相同,以使得电感结构的制作工艺可以与CMOS的互连线的工艺兼容。
所述第一金属体层103、第二金属体层203、第三金属体层303的厚度可以相同也可以不同,以使得电感结构的制作工艺可以与CMOS的互连线的工艺兼容。
在一实施例中,所述第一金属体层103的厚度为8000~9500埃,材料为Cu;第二金属体层203的厚度为2~5微米,材料为Cu;所述第三金属体层303的厚度为1.5~2微米,材料为Al。
本发明实施例还提供了一种电感结构的制作方法,请参考图3,包括:
进行步骤11,提供基底。
所述基底可以为半导体衬底,半导体衬底的材料可以为硅、硅锗或碳化硅。所述半导体衬底上可以形成半导体器件(比如晶体管等)以及覆盖半导体器件和半导体衬底表面的底层介质层。
进行步骤S12,在基底上形成底部环状金属层,所述底部环状金属层包括相连接的第一接口、第一金属体层和第二接口,所述第一金属体层从第一接口呈环状延伸至第二接口。
所述底部环状金属层的形成工艺可以为电镀,或者也可以为沉积和刻蚀工艺。
在形成底部环状金属层的同时,可以形成与半导体器件电连接的底层布线层。
进行步骤S13,形成覆盖所述底部环状金属层和基底的第一介质层。
所述第一介质层可以为氧化硅、氮化硅、氮氧化硅或其他合适的隔离材料。
所述第一介质层中可以形成第一金属插塞,第一金属插塞位于第二接口上,并与第二接口电连接。
进行步骤S14,在第一介质层上形成中间金属层,底部环状金属层与中间金属层相互平行,所述中间金属层包括相连接的第三接口、第二金属体层和第四接口,所述第三接口呈螺旋环状延伸至第四接口,其中所述第三接口位于螺旋环内,第三接口与底部环状金属层的第二接口电连接,第四接口作为电感结构的输出端。
所述中间金属层的形成工艺可以为电镀,或者也可以为沉积和刻蚀工艺。
在一实施例中,所述中间金属层与第一金属插塞可以通过大马士革工艺同时形成。
所述第三接口通过第一金属插塞与第二接口电连接。
在形成中间金属层的同时,可以形成与半导体器件或底层布线层电连接的中间层布线层。
进行步骤S15,形成覆盖中间金属层和第一介质层的第二介质层。
所述第二介质层中可以形成第二金属插塞,第二金属插塞位于第三接口上方且与第三接口电连接。
在第二介质层和第一介质层中形成第三金属插塞,所述第三金属插塞位于第一接口上方并与第一接口电连接。
进行步骤S16,在第二介质层上形成顶部环状金属层,所述顶部环状金属层与中间金属层相互平行,所述底部环状金属层包括相连接的第五接口、第三金属体层和第六接口,所述第五接口呈环状延伸至第六接口,所述第六接口与中间金属层的第三接口电连接,所述第五接口与底部环状金属层的第一接口电连接一起作为电感结构的输入端。
所述顶部环状金属层形成工艺可以为电镀,或者也可以为沉积和刻蚀工艺。
在一实施例中,所述顶部环状金属层与第一金属插塞和第三金属插塞可以通过大马士革工艺同时形成。
所述第五接口通过第三金属插塞与第一接口电连接,所述第六接口通过第二金属插塞与第三接口电连接。
在形成顶部环状金属层的同时,可以形成与底层布线层或中间层布线层电连接的顶层布线层。
需要说明的是,电感结构的形成过程中,关于电感结构各部分的其他限定和描述请参考电感结构部分的相关限定和描述,在此不再赘述。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (17)
1.一种电感结构,其特征在于,包括:
底部环状金属层,所述底部环状金属层包括相连接的第一接口、第一金属体层和第二接口,所述第一金属体层从第一接口呈环状延伸至第二接口;
位于底部环状金属层上方的中间金属层,底部环状金属层与中间金属层相互平行,所述中间金属层包括相连接的第三接口、第二金属体层和第四接口,所述第二金属体层从第三接口呈螺旋环状延伸至第四接口,其中所述第三接口位于螺旋环内,第三接口与底部环状金属层的第二接口电连接,第四接口作为电感结构的输出端;
位于中间金属层层上方的顶部环状金属层,所述顶部环状金属层与中间金属层相互平行,所述顶部环状金属层包括相连接的第五接口、第三金属体层和第六接口,所述第三金属体层从第五接口呈环状延伸至第六接口,所述第六接口与中间金属层的第三接口电连接,所述第五接口与底部环状金属层的第一接口电连接一起作为电感结构的输入端。
2.如权利要求1所述的电感结构,其特征在于,所述第二金属体层由至少2根相互平行的第二指状金属层构成,至少2根第二指状金属层的一端电连接在一起并与第四接口连接在一起,至少2根第二指状金属层的另一端是相互断开,该断开的至少2个端部作为第三接口。
3.如权利要求2所述的电感结构,其特征在于,所述第三金属体层由至少2根相互平行的第三指状金属层构成,至少2根第三指状金属层的一端电连接在一起并与第五接口相连接,至少2根第三指状金属层的另一端是相互断开,该断开的至少2个端部作为第六接口。
4.如权利要求3所述的电感结构,其特征在于,所述第二指状金属层的数量等于第三指状金属层的数量。
5.如权利要求4所述的电感结构,其特征在于,所述第一金属体层由至少1跟第一指状金属层构成,至少1跟第一指状金属层的一端与第二接口相连接,至少1跟第一指状金属层的另一端端部作为第一接口。
6.如权利要求5所述的电感结构,其特征在于,所述第二指状金属层的数量或者第三指状金属层的数量至少为第一指状金属层数量的两倍。
7.如权利要求6所述的电感结构,其特征在于,第一指状金属层的数量≥2根时,至少2根的第一指状金属层的一端电连接在一起并与第一接口相连接,至少2根第一指状金属层的另一端相互断开,该断开的至少2个端部作为第二接口。
8.如权利要求1所述的电感结构,其特征在于,所述第一金属体层的环数量等于第三金属体层的环数量,第一金属体层的环的形状和环绕方向与第三金属体层的环的形状和环绕方向相同,并且第一金属体层位于第三金属体层正下方。
9.如权利要求8所述的电感结构,其特征在于,所述第一金属体层的环数量为1个,第三金属体层的环数量为1个。
10.如权利要求1所述的电感结构,其特征在于,所述第二金属体层的螺旋数量至少为1个。
11.如权利要求1所述的电感结构,其特征在于,所述第一金属体层、第二金属体层、第三金属体层的材料为Al、Cu或W。
12.如权利要求1所述的电感结构,其特征在于,所述第一金属体层的厚度为8000~9500埃,第二金属体层的厚度为2~5微米,所述第三金属体层的厚度为1.5~2微米。
13.如权利要求1所述的电感结构,其特征在于,所述底部环状金属层、中间金属层、顶部环状金属层之间通过介质层隔离。
14.如权利要求13所述的电感结构,其特征在于,中间金属层的第三接口与底部环状金属层的第二接口通过位于介质层中的第一金属插塞电连接。
15.如权利要求13所述的电感结构,其特征在于,顶部环状金属层的第六接口与中间金属层的第三接口通过位于介质层中的第二金属插塞电连接。
16.如权利要求13所述的电感结构,其特征在于,顶部环状金属层第五接口与底部环状金属层的第一接口通过位于介质层中的第三金属插塞电连接。
17.一种如权利要求1~16任一项所述的电感结构的制作方法,其特征在于,包括:
提供基底;
在基底上形成底部环状金属层,所述底部环状金属层包括相连接的第一接口、第一金属体层和第二接口,所述第一金属体层从第一接口呈环状延伸至第二接口;
形成覆盖所述底部环状金属层和基底的第一介质层;
在第一介质层上形成中间金属层,底部环状金属层与中间金属层相互平行,所述中间金属层包括相连接的第三接口、第二金属体层和第四接口,所述第三接口呈螺旋环状延伸至第四接口,其中所述第三接口位于螺旋环内,第三接口与底部环状金属层的第二接口电连接,第四接口作为电感结构的输出端;
形成覆盖中间金属层和第一介质层的第二介质层;
在第二介质层上形成顶部环状金属层,所述顶部环状金属层与中间金属层相互平行,所述底部环状金属层包括相连接的第五接口、第三金属体层和第六接口,所述第五接口呈环状延伸至第六接口,所述第六接口与中间金属层的第三接口电连接,所述第五接口与底部环状金属层的第一接口电连接一起作为电感结构的输入端。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510907939.0A CN106856142B (zh) | 2015-12-09 | 2015-12-09 | 电感结构及其制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510907939.0A CN106856142B (zh) | 2015-12-09 | 2015-12-09 | 电感结构及其制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN106856142A CN106856142A (zh) | 2017-06-16 |
CN106856142B true CN106856142B (zh) | 2018-10-16 |
Family
ID=59132399
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510907939.0A Active CN106856142B (zh) | 2015-12-09 | 2015-12-09 | 电感结构及其制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN106856142B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109119232B (zh) * | 2017-06-26 | 2020-04-28 | 瑞昱半导体股份有限公司 | 非对称式螺旋状电感 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102087909A (zh) * | 2009-12-08 | 2011-06-08 | 上海华虹Nec电子有限公司 | 内外径电流补偿的多路径叠层电感 |
CN102231313A (zh) * | 2009-12-08 | 2011-11-02 | 上海华虹Nec电子有限公司 | 利用金属并联的多层堆叠电感 |
CN104810349A (zh) * | 2014-01-24 | 2015-07-29 | 中芯国际集成电路制造(上海)有限公司 | 一种差分电感器 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101453071B1 (ko) * | 2008-05-14 | 2014-10-23 | 삼성전자주식회사 | 트랜스포머, 밸룬 및 이를 포함하는 집적 회로 |
JP2011040509A (ja) * | 2009-08-07 | 2011-02-24 | Imec | 2層式トランス |
-
2015
- 2015-12-09 CN CN201510907939.0A patent/CN106856142B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102087909A (zh) * | 2009-12-08 | 2011-06-08 | 上海华虹Nec电子有限公司 | 内外径电流补偿的多路径叠层电感 |
CN102231313A (zh) * | 2009-12-08 | 2011-11-02 | 上海华虹Nec电子有限公司 | 利用金属并联的多层堆叠电感 |
CN104810349A (zh) * | 2014-01-24 | 2015-07-29 | 中芯国际集成电路制造(上海)有限公司 | 一种差分电感器 |
Also Published As
Publication number | Publication date |
---|---|
CN106856142A (zh) | 2017-06-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI651826B (zh) | 併入具有3d配置的電感並且堆疊有對應裸片的集成無源器件的電路 | |
US8198970B2 (en) | Transformers, balanced-unbalanced transformers (baluns) and integrated circuits including the same | |
US9330832B2 (en) | Integrated transformer balun with enhanced common-mode rejection for radio frequency, microwave, and millimeter-wave integrated circuits | |
TWI405223B (zh) | 寬頻平面變壓器及其製造方法 | |
US8643461B2 (en) | Integrated transformer | |
US9209130B2 (en) | Semiconductor device having ground shield structure and fabrication method thereof | |
TWI680552B (zh) | 具有貫穿基板通路核心的三維互連多晶粒電感器 | |
CN107293393B (zh) | 片上变压器巴伦 | |
US9704647B2 (en) | Integrated transformer | |
CN104241242B (zh) | 接地屏蔽结构及半导体器件 | |
US8866259B2 (en) | Inductor device and fabrication method | |
TW200814311A (en) | Symmetrical inductor | |
JP2007110129A (ja) | 集積インダクター | |
JP5854440B2 (ja) | 低インピーダンス送信ライン | |
US20130249660A1 (en) | Parallel stacked symmetrical and differential inductor | |
US20090261452A1 (en) | Semiconductor device including an inductor element | |
CN104952853B (zh) | 一种图案化接地屏蔽结构 | |
US20180323253A1 (en) | Semiconductor devices with through-substrate coils for wireless signal and power coupling | |
CN106856142B (zh) | 电感结构及其制作方法 | |
TWI314331B (en) | Symmetrical inductor | |
CN104715903B (zh) | 电感器、mmic | |
CN104409441B (zh) | 运用多导体硅通孔的三维螺线管式电感与变压器结构 | |
CN102157488B (zh) | 一种基于两层金属的集成层叠变压器 | |
CN106298736B (zh) | 半导体集成电路螺旋电感 | |
CN106856121B (zh) | 电感结构及其形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |