CN104952853B - 一种图案化接地屏蔽结构 - Google Patents

一种图案化接地屏蔽结构 Download PDF

Info

Publication number
CN104952853B
CN104952853B CN201410116374.XA CN201410116374A CN104952853B CN 104952853 B CN104952853 B CN 104952853B CN 201410116374 A CN201410116374 A CN 201410116374A CN 104952853 B CN104952853 B CN 104952853B
Authority
CN
China
Prior art keywords
metal
inductance coil
earth shield
pgs
semicircular
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410116374.XA
Other languages
English (en)
Other versions
CN104952853A (zh
Inventor
高金凤
程仁豪
何丹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201410116374.XA priority Critical patent/CN104952853B/zh
Publication of CN104952853A publication Critical patent/CN104952853A/zh
Application granted granted Critical
Publication of CN104952853B publication Critical patent/CN104952853B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

本发明公开了一种图案化接地屏蔽(PGS)结构，该PGS结构包括内部金属堆叠结构，并且该金属堆叠结构位于电感线圈的底部。根据本发明提出的PGS结构能够在较高频率范围内提高Q值大小，内部金属层的金属密度由0％增加到6.3％，提高了后端制程工艺的均匀性。

Description

一种图案化接地屏蔽结构
技术领域
本发明涉及半导体制造工艺，尤其涉及一种在电感线圈的底部没有金属环且包括6层金属环堆叠的图案化接地屏蔽结构。
背景技术
半导体集成电路(IC)工业经历了快速发展。IC材料和设计的技术进步已经产生了多个IC时代，其中，每一代都比前一代具有更小和更复杂的电路。然而，这些进步增加了处理和制造IC的复杂性。其中，随着射频集成电路的快速发展，高性能、低功耗、集成度的要求越来越高。而单元电路中螺旋(Spiral)的低Q性能和差分电感(Differential inductor)将限制射频集成电路的设计。在射频集成电路中电感占据较大的芯片面积并且毫米波集成电路设计从CMOS(互补金属氧化物半导体)技术中得到扩展。
由于受限的Q性能对于相噪音(phase noise)和电路性能(circuit yieldperformance)起着至关重要的作用，并且不能缩小有效的电感面积。
随着CMOS技术中半导体器件尺寸的日益缩小，半导体器件制作前道工序中多晶硅/有源区密度的热分布和半导体器件制作后道工序中金属的密度会影响工艺的均匀性和稳定性。在特定区域中，多晶硅/有源区/金属的最小密度应该满足设计规则(DR，designrule)。电感底部填充的虚拟金属将降低Q值。评价电感性能的一个重要指标是品质因数Q，电感的Q值越大，表示该电感的质量越好。
为了实现更好的电路性能，设计者通常使用2K欧姆的衬底或者较厚顶部金属以达到目标Q值，但是这样将增加成本。设计者将增大线圈的宽度以得到有效的Q值，但是这将导致大芯片面积的要求。设计者还提出了使用图案化接地屏蔽(PGS，Patterned-Ground-Shielded)器件，PGS将用于电感的底部以提供给衬底耦合噪音的隔离，同时确保有源区/多晶硅密度，但是这将降低Q值。
为了解决现有技术中的问题，本发明提出了一种新的PGS结构以提高Q值和改善后端制程工艺的均匀性。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
为了解决现有技术中存在的问题，本发明提出了一种图案化接地屏蔽结构，应用于电感，其特征在于，所述图案化接地屏蔽结构包括内部金属堆叠结构，所述内部金属堆叠结构位于电感线圈下方；
所述内部金属堆叠结构包括多层金属层以及位于所述金属层之间的通孔，其中每层金属层均包括彼此隔离对称设置的第一部分和第二部分，所述第一部分和第二部分均多个嵌套的半环状结构以及将所述多个半环状结构连接起来的线状连接结构；
其中，所述电感线圈在垂直方向上的投影与所述半环状结构不重叠。
优选地，部分半环状结构位于所述电感线圈在垂直方向上的投影的内部，部分位于所述电感线圈在垂直方向上的投影的外部。
优选地，所述通孔位于所述半环状结构与所述线状连接结构的交汇处。
优选地，所述金属层为六层。
优选地，所述半环状结构为六个。
综上所述，本发明的提出的一种PGS结构，该PGS结构包括内部金属堆叠结构，并且该金属堆叠结构位于线圈的底部。根据本发明提出的PGS结构能够在较高频率范围内提高Q值大小，内部金属层的金属密度由0％增加到6.3％，提高了后端制程工艺的均匀性。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。在附图中，
图1A-1C为根据本发明一个实施方式制作PGS结构的俯视示意图；
图2为根据本发明一个实施方式制作PGS结构的侧视剖面示意图；
图3A-3B为根据现有技术制作的PGS结构和根据本发明的方法制作的PGS结构的频率和Q值的关系示意图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员来说显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
为了彻底理解本发明，将在下列的描述中提出详细的描述，以说明本发明的方法。显然，本发明的行并不限于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
应予以注意的是，这里所使用的术语仅是为了描述具体实施例，而非意图限制根据本发明的示例性实施例。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式。此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
现在，将参照附图更详细地描述根据本发明的示例性实施例。然而，这些示例性实施例可以多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施例。应当理解的是，提供这些实施例是为了使得本发明的公开彻底且完整，并且将这些示例性实施例的构思充分传达给本领域普通技术人员。在附图中，为了清楚起见，夸大了层和区域的厚度，并且使用相同的附图标记表示相同的元件，因而将省略对它们的描述。
下面将结合图1A-1C和图2对本发明所述PGS结构进行详细描述。如图1A所示，所述图案化接地屏蔽结构包括内部金属堆叠结构，所述内部金属堆叠结构位于电感线圈100下方，电感线圈100是由位于半导体衬底的顶层金属绕制而成，电感线，具体的，电感线圈100包括第一电感线圈和第二电感线圈，第一电感线圈和第二电感线圈由半导体衬底的顶层金属绕制而成，第一电感线圈和第二电感线圈由电气隔离开。
示例性地，第一电感线圈和第二电感线圈的形状为正八边形，电感线圈100的一端，第一电感线圈和第二电感线圈轴对称断开，且第一电感线圈和第二电感线圈交错连接，电感线圈100相对的另一端，第一电感线圈为闭合的，第二电感线圈为断开的，且断开的两端分别向外引出连线与外部结构连接。
在电感线圈100的内部和外部形成有金属层106，在金属层106的下方形成有多个金属叠层。金属层106的结构和电感线圈100的结构相同，金属层106的结构均包括彼此隔离对称设置的第一部分和第二部分，所述第一部分和第二部分均多个嵌套的半环状结构以及将所述多个半环状结构连接起来的线状连接结构109。
示例性地，金属层106包括多个嵌套的半环状结构，金属层106包括嵌套的6个半环状结构。
如图1B和1C所示，在电感线圈100的底部形成有内部金属堆叠结构108，内部金属堆叠结108包括多层金属层以及位于所述金属层之间的通孔，在本发明一具体实施例中，多层金属层为叠加的6层金属层，所述6层金属层的形状和结构相同，叠加的6层金属层包括金属层101、金属层102、金属层103、金属层104、金属层105和金属层106，在金属层101的下方有MTT层107。
示例性的，所述六层金属层均包括彼此隔离对称设置的第一部分和第二部分，所述第一部分和第二部分均6个嵌套的半环状结构以及将所述6个半环状结构连接起来的线状连接结构109。
如图1A所示，所述电感线圈100在垂直方向上的投影与所述半环状结构不重叠，其中，部分半环状结构位于所述电感线圈100在垂直方向上的投影的内部，部分位于所述电感线圈100在垂直方向上的投影的外部。
如图2所示，所述内部金属堆叠结构包括多层金属层以及位于所述金属层之间的通孔，所述通孔位于所述半环状结构与所述线状连接结构109的交汇处。
所述PGS结构包括由6层金属层和通孔交替组成的叠层，以及位于第6金属层206上的电感线圈200，所述PGS结构依次为第一金属层201、第一顶部通孔、第二金属层202、第二顶部通孔、第三金属层203、第三顶部通孔、第四金属层204、第四顶部通孔、第五金属层205、第五顶部通孔、第六金属层206、电感线圈200。
在电感的底部形成由多层金属层组成的电感PGS结构，该PGS结构包含内部金属堆叠结构，所述金属堆叠结构能够有效地减小电感和半导体衬底之间的电容和耦合电感，这将减少在通过半导体衬底时涡旋电流(eddy current)的损失。
由多层金属层组成的新型电感PGS结构能够避免在线圈的底部直接金属图案化的步骤，这将减少显著的电容耦合。最后，在较高频率时品质因素Q值将增大，如图3A和3B所示。
通过堆叠的多层金属环结构在后端制程中将提高金属层的密度，这将改善后端制程工艺的均匀性。
综上所述，本发明的提出的一种PGS结构，该PGS结构包括内部金属堆叠结构，并且该金属堆叠结构位于线圈的底部。根据本发明提出的PGS结构能够在较高频率范围内提高Q值大小，内部金属层的金属密度由0％增加到6.3％，提高了后端制程工艺的均匀性。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (5)

1.一种图案化接地屏蔽结构，应用于电感，其特征在于，所述图案化接地屏蔽结构包括内部金属堆叠结构，所述内部金属堆叠结构位于电感线圈下方；
所述内部金属堆叠结构包括多层金属层以及位于所述金属层之间的通孔，其中每层金属层均包括彼此隔离对称设置的第一部分和第二部分，所述第一部分和第二部分均为多个嵌套的半环状结构以及将所述多个半环状结构连接起来的线状连接结构；
其中，所述电感线圈在垂直方向上的投影与所述半环状结构不重叠。
2.如权利要求1所述的图案化接地屏蔽结构，其特征在于，部分半环状结构位于所述电感线圈在垂直方向上的投影的内部，部分位于所述电感线圈在垂直方向上的投影的外部。
3.如权利要求1所述的图案化接地屏蔽结构，其特征在于，所述通孔位于所述半环状结构与所述线状连接结构的交汇处。
4.如权利要求1所述的图案化接地屏蔽结构，其特征在于，所述金属层为六层。
5.如权利要求1所述的图案化接地屏蔽结构，其特征在于，所述半环状结构为六个。
CN201410116374.XA 2014-03-26 2014-03-26 一种图案化接地屏蔽结构 Active CN104952853B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410116374.XA CN104952853B (zh) 2014-03-26 2014-03-26 一种图案化接地屏蔽结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410116374.XA CN104952853B (zh) 2014-03-26 2014-03-26 一种图案化接地屏蔽结构

Publications (2)

Publication Number Publication Date
CN104952853A CN104952853A (zh) 2015-09-30
CN104952853B true CN104952853B (zh) 2017-11-14

Family

ID=54167404

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410116374.XA Active CN104952853B (zh) 2014-03-26 2014-03-26 一种图案化接地屏蔽结构

Country Status (1)

Country Link
CN (1) CN104952853B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106856121B (zh) * 2015-12-09 2019-04-26 中芯国际集成电路制造(上海)有限公司 电感结构及其形成方法
CN109216316B (zh) * 2017-07-03 2020-09-08 无锡华润上华科技有限公司 堆叠螺旋电感
CN110610924B (zh) * 2018-06-15 2021-04-20 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法、半导体结构
CN112582379A (zh) * 2019-09-30 2021-03-30 瑞昱半导体股份有限公司 图案化屏蔽结构
WO2024082210A1 (zh) * 2022-10-20 2024-04-25 京东方科技集团股份有限公司 电感及其制备方法、滤波器、电子设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5831331A (en) * 1996-11-22 1998-11-03 Philips Electronics North America Corporation Self-shielding inductor for multi-layer semiconductor integrated circuits
CN1734767A (zh) * 2004-08-03 2006-02-15 三星电子株式会社 包括无源器件屏蔽结构的集成电路器件及其形成方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7141883B2 (en) * 2002-10-15 2006-11-28 Silicon Laboratories Inc. Integrated circuit package configuration incorporating shielded circuit element structure
KR20100078877A (ko) * 2008-12-30 2010-07-08 주식회사 동부하이텍 반도체 소자 및 그 형성 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5831331A (en) * 1996-11-22 1998-11-03 Philips Electronics North America Corporation Self-shielding inductor for multi-layer semiconductor integrated circuits
CN1734767A (zh) * 2004-08-03 2006-02-15 三星电子株式会社 包括无源器件屏蔽结构的集成电路器件及其形成方法

Also Published As

Publication number Publication date
CN104952853A (zh) 2015-09-30

Similar Documents

Publication Publication Date Title
US10192951B2 (en) Inductor element, inductor element manufacturing method, and semiconductor device with inductor element mounted thereon
CN104952853B (zh) 一种图案化接地屏蔽结构
CN102782935B (zh) 具有串联电感器的集成电路
CN104218020B (zh) 接地屏蔽结构及半导体器件
TWI450316B (zh) 三維電感器與轉換器
TWI651826B (zh) 併入具有3d配置的電感並且堆疊有對應裸片的集成無源器件的電路
KR100349419B1 (ko) 이중 나선형 인덕터 구조
US9209130B2 (en) Semiconductor device having ground shield structure and fabrication method thereof
CN104253095B (zh) 具有减小耦合的引线接合壁的半导体封装
US9633940B2 (en) Structure and method for a high-K transformer with capacitive coupling
CN109379048B (zh) 宽带射频、微波或者毫米波混频器系统
US20240234324A1 (en) Inductors with through-substrate via cores
US20150371759A1 (en) High efficiency on-chip 3d transformer structure
US9111676B2 (en) Parallel stacked symmetrical and differential inductor
CN109216316A (zh) 堆叠螺旋电感
CN102157488B (zh) 一种基于两层金属的集成层叠变压器
TW200901240A (en) Integrated inductor
CN108231747A (zh) 半导体器件及其制作方法、电子装置
US9831026B2 (en) High efficiency on-chip 3D transformer structure
CN106298736A (zh) 半导体集成电路螺旋电感
CN104409441B (zh) 运用多导体硅通孔的三维螺线管式电感与变压器结构
US20150311271A1 (en) Landside embedded inductor for fanout packaging
US10574205B2 (en) Balanced to unbalanced converter
CN104681537B (zh) 三维堆叠封装芯片中的变压器及其制备方法
CN106856142B (zh) 电感结构及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant