CN109216316A - 堆叠螺旋电感 - Google Patents
堆叠螺旋电感 Download PDFInfo
- Publication number
- CN109216316A CN109216316A CN201710534700.2A CN201710534700A CN109216316A CN 109216316 A CN109216316 A CN 109216316A CN 201710534700 A CN201710534700 A CN 201710534700A CN 109216316 A CN109216316 A CN 109216316A
- Authority
- CN
- China
- Prior art keywords
- inductance
- metal layer
- layer
- conductive coil
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000002184 metal Substances 0.000 claims abstract description 189
- 229910052751 metal Inorganic materials 0.000 claims abstract description 189
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 238000005516 engineering process Methods 0.000 claims abstract description 7
- 239000004065 semiconductor Substances 0.000 claims abstract description 7
- BGOFCVIGEYGEOF-UJPOAAIJSA-N helicin Chemical compound O[C@@H]1[C@@H](O)[C@H](O)[C@@H](CO)O[C@H]1OC1=CC=CC=C1C=O BGOFCVIGEYGEOF-UJPOAAIJSA-N 0.000 claims abstract description 4
- 239000004020 conductor Substances 0.000 claims description 6
- 230000005611 electricity Effects 0.000 claims description 4
- 240000007594 Oryza sativa Species 0.000 claims 1
- 235000007164 Oryza sativa Nutrition 0.000 claims 1
- 235000009566 rice Nutrition 0.000 claims 1
- 230000003071 parasitic effect Effects 0.000 abstract description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 238000000926 separation method Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000024241 parasitism Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F17/0013—Printed inductances with stacked layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F2017/0073—Printed inductances with a special conductive pattern, e.g. flat spiral
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F2017/008—Electric or magnetic shielding of printed inductances
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F2017/0086—Printed inductances on semiconductor substrate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Coils Or Transformers For Communication (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明涉及一种堆叠螺旋电感，堆叠螺旋电感包括衬底以及在所述衬底上通过半导体工艺在所述衬底上形成多层堆叠的绝缘层和电感金属层；所述电感金属层包括具有螺旋状的导电线圈以及用于连接相邻两层电感金属层的通孔区域，各个所述电感金属层的导线线圈具有公共的线圈中心，相邻两层电感金属层中，下层电感金属层的导电线圈相对于上层电感金属层的导电线圈向所述线圈中心缩进。在无需改变现有工艺技术的条件且在同等衬底面积的情况下，使螺旋电感层与层之间的寄生电容降低，提高了自谐振频率，进而提高了螺旋电感的性能。
Description
技术领域
本发明涉及半导体技术领域，特别是涉及堆叠螺旋电感。
背景技术
传统的堆叠螺旋电感是通过在每一层金属层上制备一个平面螺旋电感，然后通过金属通孔将相邻两层的螺旋电感连接起来，如图1所示，即变成三层金属层相互连接的堆叠螺旋电感。其中，第一金属层m1、第二金属层m2、第三金属层m3中平面螺旋电感的形状、大小均相同。传统的堆叠螺旋电感中，金属层与金属层之间平面螺旋电感的寄生电容较大，而且与硅基衬底之间的寄生耦合电容也会变大，严重的影响了堆叠螺旋电感的性能。
发明内容
基于此，有必要针对金属层与金属层之间的寄生电容较大、性能低的问题，提供一种无需改变现有工艺技术的条件下，在同等衬底面积上，能够提高螺旋电感性能的堆叠螺旋电感。
一种堆叠螺旋电感，包括衬底以及在所述衬底上通过半导体工艺在所述衬底上形成多层堆叠的绝缘层和电感金属层；所述电感金属层包括具有螺旋状的导电线圈以及用于连接相邻两层电感金属层的通孔区域，各个所述电感金属层的导线线圈具有公共的线圈中心，相邻两层电感金属层中，下层电感金属层的导电线圈相对于上层电感金属层的导电线圈向所述线圈中心缩进。
在其中一个实施例中，每一层缩进的间距相等或每一层缩进的间距呈等差数列排布。
在其中一个实施例中，每一层缩进的间距范围为2微米～3微米。
在其中一个实施例中，位于顶层的电感金属层为第一电感金属层，与所述第一电感金属层相邻设置的为第二电感金属层；
其中，所述第一电感金属层的导电线圈包括引线端以及与所述引线端相对设置的开口终端，所述引线端为所述螺旋电感的引出端子；所述开口终端处设有所述通孔区域；所述第二电感金属层中用于连接下方相邻的第三金属层的通孔区域与所述第一电感金属层的引线端设置在相同一侧。
在其中一个实施例中，所述开口终端包括相对且间隔设置的第一延伸部和第二延伸部，所述通孔区域分别设置在所述第一延伸部、第二延伸部的终端。
在其中一个实施例中，所述第一延伸部与第二延伸部的线宽之和小于所述导电线圈的线宽。
在其中一个实施例中，所述导电线圈的线宽范围为6微米～15微米。
在其中一个实施例中，所述导电线圈的形状为六边形、八边形、四边形或圆形。
在其中一个实施例中，还包括设置在衬底和最低层所述电感金属层之间的接地屏蔽层；所述接地屏蔽层上设有多个同心金属圈，以及在每个金属圈上均设有与所述金属圈垂直设置的多个金属条，其中，所述金属条的长度小于所述相邻两金属圈的间距。
在其中一个实施例中，所述金属圈的数量与所述电感金属层的层数相同，所述金属圈的形状与所述导电线圈的形状相同，从最外层到最内层的金属圈所对应的金属条分别依次与从顶层电感金属层到底层电感金属层的导电线圈对应垂直设置，其中，最外层金属圈上的金属条与顶层电感金属层的导电线圈对应垂直设置，所述最内层金属圈上的金属条与底层电感金属层的导电线圈对应垂直设置。
上述堆叠螺旋电感，在相邻两层电感金属层中，其下层电感金属层的导电线圈相对于上层电感金属层的导电线圈向所述导电线圈的线圈中心缩进。在无需改变现有工艺技术的条件且在同等衬底面积的情况下，使螺旋电感层与层之间的寄生电容降低，提高了自谐振频率，进而提高了螺旋电感的性能。
附图说明
图1为传统堆叠螺旋电感的结构示意图；
图2为一个实施例中堆叠螺旋电感的俯视图；
图3为一个实施例中堆叠螺旋电感的另一俯视图；
图4为一个实施例中堆叠螺旋电感中开口端的局部放大示意图；
图5为另一个实施例中堆叠螺旋电感的俯视图；
图6为一个实施例中堆叠螺旋电感中接地屏蔽层的俯视图；
图7为再一个实施例中堆叠螺旋电感的俯视图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
一种堆叠螺旋电感，包括衬底以及在所述衬底上通过半导体工艺在所述衬底上形成多层堆叠的绝缘层和电感金属层。
其中，衬底可以为硅衬底，也可以为砷化镓、硅化锗或者其他半导体衬底。通过在所述衬底上沉积或外延生成形成绝缘层，其绝缘层可以为二氧化硅层，也可以为氮化硅层或其他绝缘的氧化物层。刻蚀绝缘层形成通孔，在所述绝缘层上溅射形成电感金属层，重复上述半导体工艺在所述衬底上形成多层堆叠的绝缘层和电感金属层。
在一个实施例中，所述电感金属层通过选择性的刻蚀形成具有螺旋状的导电线圈以及用于连接相邻两层电感金属层的通孔区域，电感金属层的通孔区域与绝缘层中的通孔对应设置。如图2所示的为堆叠螺旋电感的俯视图。每一层电感金属层中通过刻蚀形成的导线线圈的形状都相同，具有公共的线圈中心O，尺寸不同。在相邻两层电感金属层中，其下层电感金属层的导电线圈L2相对于上层电感金属层的导电线圈L1向所述线圈中心O缩进，也即，下层电感金属层的导电线圈距离线圈中心的间距小于上层电感金属层的导电线圈距离线圈中心的间距。
在同等面积的情况下，传统堆叠片上螺旋电感是直接向下层平移，在高频工作时，相邻两层电感金属层之间会产生类似平板电容的寄生电容，严重影响了片上螺旋电感的性能。而本发明实施例中的，相邻两层电感金属层中，其下层电感金属层中的导线线圈相对于上层电感金属层中得导电线圈向中心缩进，可以减少相邻两层电感金属层之间的寄生电容，提高自身的谐振频率，继而可以提高螺旋电感品质因数Q值，提高螺旋电感的性能。
在一个实施例中，参考图2，堆叠螺旋电感包括两层电感金属层，分别为顶层电感金属层M1，也即第一电感金属层M1；次顶层电感金属层M2，也即第二电感金属层M2。其中，第二电感金属层的导电线圈相对于第一电感金属层的导电线圈向所述导电线圈的中心缩进的间距范围为2微米～3微米。也即，第二电感金属层的导电线圈距离线圈中心的间距D2小于第一电感金属层的导电线圈距离线圈中心的间距D1，而且第二电感金属层的导电线圈相对于第一电感金属层的导电线圈向中心缩进的间距范围δd＝D1-D2为2微米～3微米。
在一个实施例中，堆叠螺旋电感包括n(n＞2)层的电感金属层，从顶层电感金属层向底层金属层依次包括有第一电感金属层、第二电感金属层、…、第n电感金属层。其中，从顶层电感金属层到底层金属层中的导电线圈距离线圈中心的间距依次为D1、D2、…、Dn。其中，第二电感金属层的导线线圈相对于第一电感金属层的导线线圈缩进的间距Δd1＝D1-D2，第三电感金属层的导线线圈相对于第二电感金属层的导线线圈缩进的间距Δd2＝D2-D3，第n-1电感金属层的导线线圈相对于第n电感金属层的导线线圈缩进的间距Δdn-1＝Dn-1-Dn。
在一个实施例中，每一次缩进的间距Δd1、Δd2、…、Δdn-1均相等，其可以等于2微米～3微米中的任意数值。
在一个实施例中，每一次缩进的间距Δd1、Δd2、…、Δdn-1呈等差数列排布。其中，可以为Δd1<Δd2<…<Δdn-1，还可以为Δd1>Δd2>…>Δdn-1。在实际应用中，可以根据实际需求来设定每一次缩进的间距，其每一次缩进的间距不限于上述实施例所列举的缩进范围。
在一个实施例中，同一层电感金属层的导电线圈的线宽相同，其导电线圈的线宽范围为6微米～15微米。
具体地，从顶层电感金属层到底层金属层中的导电线圈的线宽可以均相同，可以呈递增的趋势变化，亦可以呈递减的趋势变换，当然也可以交替变化。其每一层电感金属层的导电线圈的线宽可以根据实际需求来设定。
在一个实施例中，参考图3，电感金属层包括位于顶层的电感金属层M1(第一电感金属层)和次顶层电感金属层M2(第二电感金属层)。其中，所述第一电感金属层M1的导电线圈L1包括引线端10以及与所述引线端相对设置的开口终端20，所述引线端10为所述螺旋电感的引出端子，所述开口终端处20设有所述通孔区域(图未标)。
具体地，参考图4，所述开口终端20包括相对且间隔设置的第一延伸部210和第二延伸部220，所述通孔区域201分别设置在所述第一延伸部210、第二延伸部220的终端。所述第一延伸部210与第二延伸部220的线宽之和小于所述导电线L1的线宽。在一个实施例中，第一延伸部210与第二延伸部220的线宽相等，且第一延伸部210与第二延伸部220的线宽为导电线圈的线宽的1/3。
将通孔区域设置在相对且间隔设置的第一延伸部和第二延伸部中，不需要再通孔区域设置拐角点，简化了刻蚀导电线圈的工艺复杂度，提高了效率，降低了成本。通过通孔区域，可以电连接第一电感金属层与第二电感金属层的导电线圈。
在一个实施例中，堆叠螺旋电感包括n(n＞2)层的电感金属层，从顶层电感金属层向底层金属层依次包括有第一电感金属层、第二电感金属层、…、第n电感金属层。其中，所述第一电感金属层的导电线圈包括引线端以及与所述引线端相对设置的开口终端，所述引线端为所述螺旋电感的引出端子，所述开口终端处设有所述通孔区域。参考图5，第二电感金属层M2中用于连接下方相邻的第三金属层M3的通孔区域与所述第一电感金属层M1的引线端10设置在相同一侧。第三电感金属层中用于连接下方相邻的第四金属层的通孔区域与所述第二电感金属层的引线端设置在相同一侧。相应的，若n为奇数，则第n-1电感金属层中用于连接下方相邻的第n金属层的通孔区域与所述第一电感金属层的引线端设置在相同一侧。若n为偶数，则第n-1电感金属层中用于连接下方相邻的第n金属层的通孔区域与所述第二电感金属层的引线端设置在相同一侧。
上述实施例中六边形螺旋电感作说明，但在实际应用中，螺旋电感的形状并不限于此，还可以为其他种类的螺旋状，例如四边形、八边形或者圆形皆可以应用于本发明。
在一个实施例中，堆叠螺旋电感还包括设置在衬底和最低层所述电感金属层之间的接地屏蔽层(Patterned Ground Shield，PGS)，接地屏蔽层用于中断电感到硅片衬底的磁场，减少由于衬底引起的电磁损耗，从而提高Q值。
参考图6，所述接地屏蔽层G1上设有多个同心金属圈(Q1、Q2)，以及在每个金属圈(Q1、Q2)上均设有与所述金属圈垂直设置的多个金属条T，其中，所述金属条的长度小于所述相邻两金属圈的间距。多个金属条在平面内部是互不相连，保持固定间距，只在平面最外侧边沿连接并接地，实现降低对硅衬底电磁损耗。
在一个实施例中，所述金属圈的数量与所述电感金属层的层数相同，所述金属圈的形状与所述导电线圈的形状相同。
具体地，参考图7，若电感导电金属层的层数为两层，则接地屏蔽层上设有两圈同心金属圈，其中，在空间上，最外层金属圈Q1上的金属条与第一电感金属层的导电线圈L1对应垂直设置；最内层金属圈Q2上的金属条与第二电感金属层的导电线圈L2对应垂直设置。也即，若第二电感金属层的导电线圈L2、第一电感金属层的导电线圈L1投影至接地屏蔽层时，最内层金属圈Q2、第二电感金属层的导电线圈L2、最外层金属圈Q1、第一电感金属层的导电线圈L1依次由内之外同心设置。
具体地，若电感导电金属层的层数为n(n＞2)层，接地屏蔽层上设有n圈同心金属圈。在空间上，从最外层到最内层的金属圈所对应的金属条分别依次与从顶层电感金属层到底层电感金属层的导电线圈对应垂直设置。其中，最外层金属圈上的金属条与顶层电感金属层的导电线圈对应垂直设置，相应的，所述最内层金属圈上的金属条与底层电感金属层的导电线圈对应垂直设置。也可以理解为，若从顶层电感金属层到底层电感金属层的导电线圈均投影至接地屏蔽层时，则从顶层电感金属层到底层电感金属层的导电线圈分别依次设置在接地屏蔽层上的由外至内的同心金属圈的外侧。其中，顶层电感金属层的导电线圈设置在接地屏蔽层最外层金属圈的外侧，底层电感金属层的导电线圈设置在接地屏蔽层最内层金属圈与次内层金属圈之间。
通过在接地屏蔽层上设置的设有多个同心金属圈，以及在每个金属圈上均设有与所述金属圈垂直设置的多个金属条。其中，金属条与各层电感金属层内的电导线圈垂直设置，可以屏蔽大部分随着高频电磁波而出现的硅基衬底涡流效应，从而减小了螺旋电感与衬底之间的寄生电容，提高螺旋电感品质因数Q值，进而提高螺旋电感的性能。
上述实施例中以在硅衬底上形成六边形螺旋电感作说明，但在实际应用中，螺旋电感的形状并不限于此，还可以为其他种类的螺旋状，例如四边形、八边形或者圆形皆可以应用于本发明。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种堆叠螺旋电感，包括衬底以及在所述衬底上通过半导体工艺在所述衬底上形成多层堆叠的绝缘层和电感金属层；其特征在于，所述电感金属层包括具有螺旋状的导电线圈以及用于连接相邻两层电感金属层的通孔区域，各个所述电感金属层的导线线圈具有公共的线圈中心，相邻两层电感金属层中，下层电感金属层的导电线圈相对于上层电感金属层的导电线圈向所述线圈中心缩进。
2.根据权利要求1所述的堆叠螺旋电感，其特征在于，每一层缩进的间距相等或每一层缩进的间距呈等差数列排布。
3.根据权利要求1所述的堆叠螺旋电感，其特征在于，每一层缩进的间距范围为2微米～3微米。
4.根据权利要求1所述的堆叠螺旋电感，其特征在于，位于顶层的电感金属层为第一电感金属层，与所述第一电感金属层相邻设置的为第二电感金属层；
其中，所述第一电感金属层的导电线圈包括引线端以及与所述引线端相对设置的开口终端，所述引线端为所述螺旋电感的引出端子；所述开口终端处设有所述通孔区域；所述第二电感金属层中用于连接下方相邻的第三金属层的通孔区域与所述第一电感金属层的引线端设置在相同一侧。
5.根据权利要求4所述的堆叠螺旋电感，其特征在于，所述开口终端包括相对且间隔设置的第一延伸部和第二延伸部，所述通孔区域分别设置在所述第一延伸部、第二延伸部的终端。
6.根据权利要求5所述的堆叠螺旋电感，其特征在于，所述第一延伸部与第二延伸部的线宽之和小于所述导电线圈的线宽。
7.根据权利要求1所述的堆叠螺旋电感，其特征在于，所述导电线圈的线宽范围为6微米～15微米。
8.根据权利要求1所述的堆叠螺旋电感，其特征在于，所述导电线圈的形状为六边形、八边形、四边形或圆形。
9.根据权利要求1所述的堆叠螺旋电感，其特征在于，还包括设置在衬底和最低层所述电感金属层之间的接地屏蔽层；所述接地屏蔽层上设有多个同心金属圈，以及在每个金属圈上均设有与所述金属圈垂直设置的多个金属条，其中，所述金属条的长度小于所述相邻两金属圈的间距。
10.根据权利要求9所述的堆叠螺旋电感，其特征在于，所述金属圈的数量与所述电感金属层的层数相同，所述金属圈的形状与所述导电线圈的形状相同，从最外层到最内层的金属圈所对应的金属条分别依次与从顶层电感金属层到底层电感金属层的导电线圈对应垂直设置，其中，最外层金属圈上的金属条与顶层电感金属层的导电线圈对应垂直设置，所述最内层金属圈上的金属条与底层电感金属层的导电线圈对应垂直设置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710534700.2A CN109216316B (zh) | 2017-07-03 | 2017-07-03 | 堆叠螺旋电感 |
| PCT/CN2018/094241 WO2019007322A1 (zh) | 2017-07-03 | 2018-07-03 | 堆叠螺旋电感 |
| US16/481,600 US20200005980A1 (en) | 2017-07-03 | 2018-07-03 | Stacked spiral inductor |
| US18/308,399 US12009129B2 (en) | 2017-07-03 | 2023-04-27 | Stacked spiral inductor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710534700.2A CN109216316B (zh) | 2017-07-03 | 2017-07-03 | 堆叠螺旋电感 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109216316A true CN109216316A (zh) | 2019-01-15 |
| CN109216316B CN109216316B (zh) | 2020-09-08 |
Family
ID=64950585
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710534700.2A Active CN109216316B (zh) | 2017-07-03 | 2017-07-03 | 堆叠螺旋电感 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US20200005980A1 (zh) |
| CN (1) | CN109216316B (zh) |
| WO (1) | WO2019007322A1 (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109860148A (zh) * | 2019-03-18 | 2019-06-07 | 西安电子科技大学 | 分层多端口螺旋电感器 |
| CN111446928A (zh) * | 2019-01-16 | 2020-07-24 | 三星电机株式会社 | 电感器及包括该电感器的低噪声放大器 |
| US20220189888A1 (en) * | 2020-12-11 | 2022-06-16 | United Microelectronics Corporation | Semiconductor structure |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20210153282A (ko) | 2020-06-10 | 2021-12-17 | 삼성전자주식회사 | 인덕터 구조체를 갖는 반도체 패키지 |
| CN112768607B (zh) * | 2020-12-31 | 2022-08-09 | 上海交通大学 | 一种高密度mom电容器结构及其设计方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050012567A1 (en) * | 2003-07-18 | 2005-01-20 | Chien-Chang Liu | Lowpass filter formed in multi-layer ceramic |
| CN101617374A (zh) * | 2007-01-26 | 2009-12-30 | 松下电工株式会社 | 多层器件 |
| CN102169868A (zh) * | 2011-02-22 | 2011-08-31 | 华东师范大学 | 一种片上集成电感 |
| CN104733426A (zh) * | 2013-12-19 | 2015-06-24 | 中芯国际集成电路制造(上海)有限公司 | 螺旋差分电感器 |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7489220B2 (en) * | 2005-06-20 | 2009-02-10 | Infineon Technologies Ag | Integrated circuits with inductors in multiple conductive layers |
| EP1855297B1 (de) * | 2006-05-08 | 2016-07-13 | Infineon Technologies Austria AG | Signalübertrager und Signalübertragungsvorrichtung mit einem Signalübertrager |
| TWI302715B (en) * | 2006-07-12 | 2008-11-01 | Via Tech Inc | Symmetrical inductor |
| TWI319232B (en) * | 2006-10-02 | 2010-01-01 | Via Tech Inc | On-chip inductor |
| CN101017816A (zh) * | 2007-02-16 | 2007-08-15 | 上海集成电路研发中心有限公司 | 具有渐变金属导体线宽及间距的片上螺旋电感的设计方法 |
| US20090140383A1 (en) * | 2007-11-29 | 2009-06-04 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of creating spiral inductor having high q value |
| CN101783331A (zh) * | 2009-01-19 | 2010-07-21 | 中芯国际集成电路制造(上海)有限公司 | 系统级封装结构及封装方法 |
| GB0918221D0 (en) * | 2009-10-16 | 2009-12-02 | Cambridge Silicon Radio Ltd | Inductor structure |
| US20120092119A1 (en) * | 2010-10-15 | 2012-04-19 | Xilinx, Inc. | Multiple-loop symmetrical inductor |
| US8592943B2 (en) * | 2011-03-21 | 2013-11-26 | Xilinx, Inc. | Symmetrical center tap inductor structure |
| US8427266B2 (en) * | 2011-03-21 | 2013-04-23 | Xilinx, Inc. | Integrated circuit inductor having a patterned ground shield |
| KR101797267B1 (ko) * | 2011-03-21 | 2017-11-13 | 자일링크스 인코포레이티드 | 대칭형 중간탭 인덕터 구조 |
| US8860180B2 (en) * | 2012-10-26 | 2014-10-14 | Xilinx, Inc. | Inductor structure with a current return encompassing a coil |
| CN103794592B (zh) * | 2012-10-30 | 2016-10-05 | 中芯国际集成电路制造(上海)有限公司 | 具有接地屏蔽结构的半导体器件 |
| US8941212B2 (en) * | 2013-02-06 | 2015-01-27 | Taiwan Semiconductor Manufacturing Co., Ltd. | Helical spiral inductor between stacking die |
| CN104241242B (zh) * | 2013-06-09 | 2017-12-29 | 中芯国际集成电路制造(上海)有限公司 | 接地屏蔽结构及半导体器件 |
| CN104952853B (zh) * | 2014-03-26 | 2017-11-14 | 中芯国际集成电路制造(上海)有限公司 | 一种图案化接地屏蔽结构 |
| CN105280605B (zh) * | 2014-07-24 | 2018-10-26 | 瑞昱半导体股份有限公司 | 集成变压器 |
| TW201604902A (zh) * | 2014-07-30 | 2016-02-01 | 瑞昱半導體股份有限公司 | 積體電感結構 |
| TWI572007B (zh) * | 2014-10-06 | 2017-02-21 | 瑞昱半導體股份有限公司 | 積體電感結構 |
| US10217703B2 (en) * | 2017-01-03 | 2019-02-26 | Xilinx, Inc. | Circuits for and methods of implementing an inductor and a pattern ground shield in an integrated circuit |
-
2017
- 2017-07-03 CN CN201710534700.2A patent/CN109216316B/zh active Active
-
2018
- 2018-07-03 WO PCT/CN2018/094241 patent/WO2019007322A1/zh active Application Filing
- 2018-07-03 US US16/481,600 patent/US20200005980A1/en not_active Abandoned
-
2023
- 2023-04-27 US US18/308,399 patent/US12009129B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050012567A1 (en) * | 2003-07-18 | 2005-01-20 | Chien-Chang Liu | Lowpass filter formed in multi-layer ceramic |
| CN1578129A (zh) * | 2003-07-18 | 2005-02-09 | 奇美通讯股份有限公司 | 多层式陶瓷低通滤波器 |
| CN101617374A (zh) * | 2007-01-26 | 2009-12-30 | 松下电工株式会社 | 多层器件 |
| CN102169868A (zh) * | 2011-02-22 | 2011-08-31 | 华东师范大学 | 一种片上集成电感 |
| CN104733426A (zh) * | 2013-12-19 | 2015-06-24 | 中芯国际集成电路制造(上海)有限公司 | 螺旋差分电感器 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111446928A (zh) * | 2019-01-16 | 2020-07-24 | 三星电机株式会社 | 电感器及包括该电感器的低噪声放大器 |
| CN111446928B (zh) * | 2019-01-16 | 2024-03-26 | 三星电机株式会社 | 电感器及包括该电感器的低噪声放大器 |
| CN109860148A (zh) * | 2019-03-18 | 2019-06-07 | 西安电子科技大学 | 分层多端口螺旋电感器 |
| US20220189888A1 (en) * | 2020-12-11 | 2022-06-16 | United Microelectronics Corporation | Semiconductor structure |
Also Published As
| Publication number | Publication date |
|---|---|
| US20200005980A1 (en) | 2020-01-02 |
| WO2019007322A1 (zh) | 2019-01-10 |
| US12009129B2 (en) | 2024-06-11 |
| US20230268111A1 (en) | 2023-08-24 |
| CN109216316B (zh) | 2020-09-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109216316A (zh) | 堆叠螺旋电感 | |
| US7498918B2 (en) | Inductor structure | |
| TWI648754B (zh) | 交錯式變壓器及其製造方法 | |
| US8198970B2 (en) | Transformers, balanced-unbalanced transformers (baluns) and integrated circuits including the same | |
| TWI408707B (zh) | 堆疊式雙電感結構 | |
| US20180123550A1 (en) | Balun structure | |
| US9330832B2 (en) | Integrated transformer balun with enhanced common-mode rejection for radio frequency, microwave, and millimeter-wave integrated circuits | |
| CN103794592B (zh) | 具有接地屏蔽结构的半导体器件 | |
| US9865392B2 (en) | Solenoidal series stacked multipath inductor | |
| JP2013520031A (ja) | 直列接続のインダクターを有する集積回路 | |
| CN104241242B (zh) | 接地屏蔽结构及半导体器件 | |
| CN105244344B (zh) | 用在集成电路的电感组件，形成部分集成电路的变压器和电感器 | |
| US9431164B2 (en) | High efficiency on-chip 3D transformer structure | |
| CN108242315A (zh) | 电感器部件 | |
| US7420452B1 (en) | Inductor structure | |
| US20170213637A1 (en) | Vertically stacked inductors and transformers | |
| US8722443B2 (en) | Inductor structures for integrated circuit devices | |
| US8179221B2 (en) | High Q vertical ribbon inductor on semiconducting substrate | |
| US20180323253A1 (en) | Semiconductor devices with through-substrate coils for wireless signal and power coupling | |
| JP2009260141A (ja) | インダクタ素子を備えた半導体装置 | |
| CN102738124A (zh) | 新型的分形图案接地屏蔽结构 | |
| CN106876111A (zh) | 用于集成电路、作为集成电路的一部分的变压器和电感器的电感元件 | |
| US9831026B2 (en) | High efficiency on-chip 3D transformer structure | |
| CN109981067B (zh) | 一种基于同轴硅通孔的三维集成无源滤波器 | |
| US7504923B1 (en) | Inductor structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |