TW201604902A

TW201604902A - 積體電感結構

Info

Publication number: TW201604902A
Application number: TW103126057A
Authority: TW
Inventors: 黃凱易; 顏孝璁
Original assignee: 瑞昱半導體股份有限公司
Priority date: 2014-07-30
Filing date: 2014-07-30
Publication date: 2016-02-01
Also published as: US10312190B2; US20160035671A1

Abstract

本發明揭露了一種積體電感結構，包含：一第一金屬線段；一第二金屬線段；以及一連接金屬線段，其兩端分別透過至少一連接結構連接該第一金屬線段及該第二金屬線段；其中，連接後之該第一金屬線段、該連接金屬線段以及該第二金屬線段形成一電感結構，且該連接結構連接於該第一金屬線段之一連接區域，該第一金屬線段之該連接區域係具有一第一寬度，該第一金屬線段之最小寬度為一第二寬度，該第二寬度係小於該第一寬度。

Description

積體電感結構

本發明是關於積體電感結構，尤其是關於高度緊實化之積體電感結構。

晶片內電感（on-chip inductor）因製程上的限制一般設計成平面式電感（planner inductor）。請參閱圖1，其係習知的螺旋狀平面式電感（planner spiral inductor）。螺旋狀平面式電感100包含螺旋狀之第一金屬線段110（淺色部分），以及第二金屬線段120（深色部分）。第一金屬線段110與第二金屬線段120在半導體結構中分屬不同層，圖1中以第一金屬線段110在上層且第二金屬線段120在下層為例，然而亦有可能相反。第一金屬線段110與第二金屬線段120透過連接結構130互相連接。第一金屬線段110包含了3層線圈。當此螺旋狀平面式電感100的電感值需要增加時，必須增加其線圈數。線圈數的增加除了導致螺旋狀平面式電感100的面積增加之外，螺旋狀平面式電感100的寄生串聯電阻（parasitic series resistance）以及寄生電容（parasitic capacitance）亦會增加，如此將造成螺旋狀平面式電感100的自振頻率（self-resonant frequency）及品質因素（quality factor）Q下降。此外，金屬耗損（metal loss）以及基板耗損（substrate loss）也是影響品質因素Q的重要因素。金屬耗損是由於金屬本身的阻值所導致。基板耗損來源有兩種，一種是來自於當電感作用時，電感的金屬線圈以及基板之間產生一時變的電位移（electric displacement），此電位移在金屬線圈與基板之間產生一位移電流（displacement current），此位移電流穿透至低阻抗的基板內，形成能量的損耗。此位移電流與電感線圈面積相關，面積越大，位移電流越大。另一種是來自於電感的時變電磁場穿透介電質，在基板上產生感應電流（magnetically induced eddy current），此感應電流與電感電流的方向相反，造成能量的損耗。

當電感操作於低頻時，金屬線圈中的電流會呈現均勻分佈，此時金屬耗損在低頻時是來自於金屬線圈的串聯電阻。當電感操作於高頻時，越靠近內圈的金屬線圈產生越強的磁場。強烈的磁場在金屬線圈的內圈感應出渦狀電流（eddy current），此渦狀電流造成電流不均勻分佈，大部分的電流都被推擠到金屬線圈的表面，此現象稱為集膚效應（skin effect）。在集膚效應下，電流流過的金屬截面變小，因此將感受到較大的電阻，而造成品質因素Q下降。請參閱圖2，其係習知螺旋狀平面式電感的另一實施方式。因電感金屬線圈的內圈是發生集膚效應最嚴重的位置，此種金屬線圈之線寬由外往內逐漸變細之螺旋狀電感（tapered spiral inductor）不但不會使集膚效應惡化，而且可以縮小電感面積並且降低寄生電容，進而提高品質因素Q以及電感的自振頻率。但是由於螺旋狀電感在結構上不對稱，導致電感的中心抽頭（center tap）位置很難決定。再者，此種螺旋狀電感的電感性中心點（inductive center）位置、電容性中心點（capacitive center）位置以及電阻性中心點（resistive center）位置不相同，造成這種螺旋狀的電感不適合作為差動電路裡的被動元件。

為了解決上述的問題，習知便提出一種對稱式的螺旋狀電感（symmetric spiral inductor）。如圖3所示，其係習知對稱式螺旋狀電感的結構圖。對稱式螺旋狀電感 300包含複數金屬線段310（包含310a~310d）、複數連接線段320（包含320a~320c）以及複數連接結構 330。連接線段320亦可稱為跳線（bridge）。所有的金屬線段310a~310d在半導體結構上屬於同一層（以淺色表示），所有的連接線段320a~320c的材質為金屬，與金屬線段310a~310d不同層（以深色表示），圖3中以連接線段320a~320c位於金屬線段310a~310d之下層為例。

連接線段320用來連接不同的金屬線段310，例如連接線段320a連接金屬線段310a及金屬線段310b、連接線段320b連接金屬線段310b及金屬線段310c以及連接線段320c連接金屬線段310c及金屬線段310d。連接線段320的兩端分別透過連接結構 330與金屬線段310連接。連接結構 330例如是半導體製程中的導孔（via）結構，用來連接分屬不同層的元件。對稱式螺旋狀電感 300因為結構對稱，所以很容易找到中心抽頭的位置，缺點是必須頻繁地使用連接線段320。當要實現一個具有大電感值的電感時，必須增加對稱式螺旋狀電感 300的圈數，圈數增加時連接線段320的數目也會跟著增加。若連接線段320的片電阻大於金屬線段310的片電阻，則對稱式螺旋狀電感 300的品質因素Q將會被連接線段320的阻值以及連接結構 330的寄生電阻主宰。

請參閱圖4A及圖4B，其係習知對稱式螺旋狀電感之另一結構圖及其局部放大圖。對稱式螺旋狀電感 400包含複數金屬線段410（包含410a~410d）、複數連接線段420（包含420a~420c）以及複數連接結構 430。與圖3相似，複數金屬線段410由複數連接線段420連接。連接線段420的兩端各利用一個連接結構 430來與金屬線段410相連。與圖3不同的是，此實施例的電感結構為八邊形，相較於圖3之四邊形的結構可以得到更好的感應效果。圖4B為對稱式螺旋狀電感 400之部分結構（對應於圖4A之虛線框選區域）的放大圖。一般而言，連接結構 430的截面設計為正方形。由於IC設計規則（IC design rule）的限制，連接結構 430的寬度不得小於D，而且與金屬線段410b邊緣的距離也不得小於h。也就是說，如果連接結構 430的寬度設計為D，則金屬線段 410b與連接結構 430相連接的連接區域440（如斜線區域所示）的寬度W必須大於等於D+2h。舉例來說，如果D為3μm，h為0.5μm，則W不得小於4μm。同理，連接線段420b在相對的位置上也具有一個連接區域，用來與連接結構 430相連接，該連接區或的寬度亦不得小於W。一般而言，連接線段420b的寬度即設計為此寬度W。習知的對稱式螺旋狀電感 400把金屬線段410及連接線段420的寬度都設計為W，這將限制對稱式螺旋狀電感 400的整體面積，尤其當對稱式螺旋狀電感 400為了大的電感值而增加線圈數時，整體電感面積的增加將造成寄生電容增大並且降低自振頻率。

鑑於先前技術之不足，本發明之一目的在於提供一種積體電感結構，具有較小的面積以減少寄生電容並提高品質因素Q及自振頻率。

本發明另揭露了一種積體電感結構，包含：一第一金屬線段；一第二金屬線段；以及一連接金屬線段，用來透過一連接結構連接該第一金屬線段及該第二金屬線段；其中，連接後之該第一金屬線段、該連接金屬線段以及該第二金屬線段形成一電感結構，該連接結構連接於該連接金屬線段之一連接區域，該連接金屬線段之該連接區域係具有一第一寬度，該連接金屬線段除了該連接區域以外之最小寬度為一第二寬度，該第二寬度係大於該第一寬度。

本發明之積體電感結構藉由縮減金屬線段的寬度達到減小積體電感之總面積以降低寄生電容的效果。相較於習知技術，在提供相同電感值的前提下，本發明之積體電感結構可以提高電感的自振頻率以及品質因素Q。因此當操作於相同的頻率，本發明之積體電感具有更好的品質因素Q，而且電感值更穩定。

有關本發明的特徵、實作與功效，茲配合圖式作較佳實施例詳細說明如下。

以下說明內容之技術用語係參照本技術領域之習慣用語，如本說明書對部分用語有加以說明或定義，該部分用語之解釋係以本說明書之說明或定義為準。

本發明之揭露內容包含積體電感結構，能夠減小積體電感的面積以提昇品質因素Q及自振頻率。在實施為可能的前提下，本技術領域具有通常知識者能夠依本說明書之揭露內容來選擇等效之元件或步驟來實現本發明，亦即本發明之實施並不限於後敘之實施例。由於本發明之積體電感結構所包含之部分元件單獨而言可能為已知元件，因此在不影響該裝置發明之充分揭露及可實施性的前提下，以下說明對於已知元件的細節將予以節略。

請繼續參閱圖4B。依據IC設計規則，除了連接區域440以外，金屬線段410b及金屬線段410c在其他部分所能允許的最小寬度可以小於D+2h，例如D+2h為4μm，則最小寬度可以設計為小於4μm，但通常仍有一個最小的製程限制，例如2μm。請參閱圖5A、圖5B、圖5C及圖5D，其係本發明對稱式螺旋狀電感之一實施例的結構圖及其局部放大圖。對稱式螺旋狀電感 500包含複數金屬線段510（包含510a~510d）、複數連接線段520（包含520a~520c）以及複數連接結構 530。連接線段520的材質為金屬。圖5B為圖5A中虛線框選區域的局部放大圖。以圖5B所示之金屬線段510b及金屬線段510c為例（相同的設計規則可適用於金屬線段510a及金屬線段510d），在此實施例中，金屬線段510b及金屬線段510c與連接結構 530連接的部分（也就是金屬線段510的連接區域）及其鄰近的線段設計為IC設計規則所允許的最小寬度W（例如4μm），而其他部分則設計為具有寬度W2，W2小於W。W2的最小值可以達到IC設計規則所允許的最小寬度（例如2μm）。事實上，在其他的實施例中，金屬線段510b及金屬線段510c的最小寬度可以設計為不相等，例如金屬線段510b的最小寬度為Wb及金屬線段510c的最小寬度為Wc，只要滿足Wb及Wc的其中一者小於W，且另一者不大於W，即可達到縮小電感面積的效果。圖5C顯示金屬線段510b的結構圖。金屬線段510b包含第一子線段510b-0（沒有線條的部分）、第二子線段510b-1以及第三子線段510b-2。在一個較佳的實施例中，第一子線段510b-0具有均勻的寬度W2；然而在其他實施例中，第一子線段510b-0可能具有非均勻的寬度，只要第一子線段510b-0有任何部分線段的寬度小於W，即可達到減小整體電感面積的效果。請參閱圖5D，第二子線段510b-2（ 510b-1同）與第一子線段510b-0的連接處的寬度為W2，且包含連接區域540（斜線部分）。連接區域540與連接結構 530相連接，且寬度為W。第二子線段510b-1以及第三子線段510b-2為第一子線段510b-0的延伸，寬度由W2漸漸增加到W。同理，由圖5A可知，金屬線段510a、金屬線段510c以及金屬線段510d同樣具有不同寬度的子線段。整體而言，金屬線段510a、金屬線段510b、金屬線段510c以及金屬線段510d在與連接結構 530連接的部分（即連接區域540）才以較寬的線寬（W）呈現，而其他部分的線寬則小於W，例如可以依據IC設計規則所允許的最小線寬實作，而且可以為均勻寬度或不均勻寬度。以W為4μm且W2為2μm為例，圖5A之對稱式螺旋狀電感 500可以較圖4A之對稱式螺旋狀電感 400省下約30%的面積。較小的積體電感面積可以降低寄生電容，使品質因素Q獲得提昇，並且可以提高電感的自振頻率，使電感可操作的頻率範圍增大。請參閱圖6A及圖6B，其係本發明積體電感與習知積體電感之品質因素Q與自振頻率對應頻率之變化圖。由圖6A及圖6B可知，本發明（圖5A）之積體電感的品質因素Q的峰值（約在頻率為3.5GHz處）較習知（圖4A）之積體電感的品質因素Q的峰值（約在頻率為2.5GHz處）來得大，而且本發明（圖5A）之積體電感的自振頻率較習知（圖4A）之積體電感的自振頻率高，因此本發明的積體電感可以操作的頻率範圍增大，而且當積體電感操作於品質因素Q之峰值附近時，電感值對頻率的變化相對較平緩，所以可以得到穩定的電感值。

請參閱圖7A及圖7B，其係本發明對稱式螺旋狀電感之另一實施例的結構圖及其局部放大圖。對稱式螺旋狀電感 700包含複數金屬線段710（包含710a~710d）、複數連接線段720（包含720a~720c）以及複數連接結構 730。連接線段720的材質為金屬。圖7B為圖7A中虛線框選區域的局部放大圖。當金屬線段710以超厚金屬（ultra thick metal, UTM）製作，而連接線段720以重佈線層（re-distribution layer, RDL）製作時，因為重佈線層的阻值會高於超厚金屬，為了避免連接線段720的阻值過大而造成品質因素Q的降低，此實施例加大連接線段720的面積，以降低其片電阻。連接線段720的連接區域740的寬度為習知的寬度W，而連接線段720b的寬度設計為大於W，且其中間線段部分的寬度W3更是大於W1甚多，因此可以有效降低連接線段720b的片電阻。在其他的實施例中，如圖8A所示，連接線段720b可以增加其面積以進一步降低其片電阻；或者如圖8B所示，增加連接結構 730的數目，以降低連接結構 730的寄生電阻，並且同時再加大連接線段720b的面積以達到更佳的效果。

請參閱圖9A至圖9D，其係習知及本發明之連接線段的結構圖。圖9A為習知的連接線段420的結構圖。連接線段420包含2個連接區域450（斜線部分），用來與連接結構430連接。連接線段420的連接區域450同樣受IC設計規則的限制，其寬度不得小於W=D+2h（同樣假設連接結構430的最小寬度為D，連接結構430與連接線段420的最小距離為h）。依據不同的寬度量測方式，連接線段420除了連接區域450以外的部分可以測得多個寬度，分別為中間線段之寬度W’、縱向之寬度W’’以及橫向之寬度W’’’。這三個寬度中以中間線段之寬度W’為最小。習知將連接線段420的最小寬度W’設計為最小寬度限制W，容易造成其片電阻過大。圖9B所示之連接線段720除了連接區域740以外具有三個寬度W’、W’’、W’’’，其中又以寬度W’為最小，且很明顯的寬度W’大於寬度W甚多。相較圖9A，連接線段720在中間線段部分的寬度W’大於連接線段420之中間線段的寬度。藉由增加連接線段720的寬度可以降低其片電阻，因而積體電感可以得到較佳的品質因素Q。同理，圖9C及圖9D之連接線段720除了連接區域740以外的部分的寬度W’或W’’皆比寬度W大，因此可以有效降低其片電阻。

請參閱圖10A及圖10B，其係本發明對稱式螺旋狀電感之另一實施例的結構圖及其局部放大圖。對稱式螺旋狀電感 1000包含複數金屬線段1010（包含1010a~1010d）、複數連接線段 1020（包含1020a~1020c）以及複數連接結構 1030。連接線段1020的材質為金屬。圖10B為圖10A中虛線框選區域的局部放大圖。圖10A之實施例結合圖5A及圖7A之實施例，也就是說，圖10A之對稱式螺旋狀電感 1000的任一金屬線段1010包含與連接結構 1030相連且寬度較寬的子線段以符合IC設計規則，以及寬度較前述子線段之寬度窄，以減少對稱式螺旋狀電感 1000之整體面積之另一子線段；此外，對稱式螺旋狀電感 1000的連接線段 1020的最小寬度大於其與連接結構 1030接觸部分（即連接區域）之寬度。如圖10B所示，金屬線段1010b及金屬線段1010c與連接結構 1030相連接之子線段的寬度為W，且連接線段1020b與連接結構 1030接觸的部分具有同樣的寬度W。金屬線段1010b及金屬線段1010c在未與連接結構 1030相連接之子線段的寬度為W2，W2小於W。連接線段1020b在與連接結構 1030接觸以外的其他部分的寬度大於W，例如連接線段1020b的中間線段的寬度為W3，W3大於W。對稱式螺旋狀電感 1000結合對稱式螺旋狀電感 500及對稱式螺旋狀電感 700的優點，不只可以減少積體電感的整體面積以降低寄生電容，還可以降低連接線段 1020的片電阻。請再次參閱圖6A及圖6B，可以發現雖然對稱式螺旋狀電感 1000的自振頻率與對稱式螺旋狀電感 500的自振頻率變化不大，但對稱式螺旋狀電感 1000的品質因素Q之峰值較對稱式螺旋狀電感 500的品質因素Q之峰值又更提高一些，所以當對稱式螺旋狀電感 1000操作在電感值相對穩定的頻率時（約3.5GHz），可以得到更高的品質因素Q。

本發明中所使用的連接結構530、730以及1030為一種導孔結構。以圖5之金屬線段510-a、連接線段520-a以及連接結構530為例，其中一種製作方式之橫截面顯示於圖11。圖11所示之結構由上而下包含氧化層（或稱介電層）1110、基板1120以及氧化層1130。金屬線段510-a包含於氧化層1110之中，而連接線段520-a包含於氧化層1130之中。連接結構530穿過氧化層1110、基板1120以及氧化層1130使位於不同層的金屬線段510-a以及連接線段520-a互相導通。此種連接結構530稱為直通矽晶導孔（through silicon via, TSV）。

本發明雖以八邊形之積體電感為例來做說明，然而本發明不以此為限，可以應用至其他形狀之積體電感結構。此外，本發明以連接線段位於金屬線段的下層為例來做說明，然而本發明不以此為限，連接線段位於金屬線段的上層亦屬本發明的範疇。本發明所揭露之圖示中，元件之形狀、尺寸以及比例等僅為示意，係供本技術領域具有通常知識者瞭解本發明之用，非用以限制本發明。另外，於實施為可能的前提下，本技術領域人士可依本發明之揭露內容及自身的需求選擇性地實施任一實施例之部分或全部技術特徵，或者選擇性地實施複數個實施例之部分或全部技術特徵之組合，藉此增加本發明實施時的彈性。

雖然本發明之實施例如上所述，然而該些實施例並非用來限定本發明，本技術領域具有通常知識者可依據本發明之明示或隱含之內容對本發明之技術特徵施以變化，凡此種種變化均可能屬於本發明所尋求之專利保護範疇，換言之，本發明之專利保護範圍須視本說明書之申請專利範圍所界定者為準。

100‧‧‧螺旋狀平面式電感 110‧‧‧第一金屬線段 120‧‧‧第二金屬線段 130、330、430、530、730、1030‧‧‧連接結構 300、400、500、700、1000‧‧‧對稱式螺旋狀電感 310a~310d、410a~410d、510a~510d、710a~710d、1010a~1010d‧‧‧金屬線段 320a~320c、420a~420c、520a~520c、720a~720c、1020a~1020c‧‧‧連接線段 440、450、540、740‧‧‧連接區域 510b-0、510b-1、510b-2‧‧‧子線段 1110、1130‧‧‧氧化層 1120‧‧‧基板

［圖1］為習知螺旋狀平面式電感的一種實施方式；［圖2］為習知螺旋狀平面式電感的另一實施方式；［圖3］為習知對稱式螺旋狀電感的結構圖；［圖4A］~［圖4B］為習知對稱式螺旋狀電感之另一結構圖及其局部放大圖；［圖5A］~［圖5D］為本發明對稱式螺旋狀電感之一實施例的結構圖及其局部放大圖；［圖6A］~［圖6B］為本發明積體電感與習知積體電感之品質因素Q與自振頻率對應頻率之變化圖；［圖7A］~［圖7B］為本發明對稱式螺旋狀電感之另一實施例的結構圖及其局部放大圖；［圖8A］~［圖8B］為本發明對稱式螺旋狀電感之連接線段不同實施方式之結構圖；［圖9A］~［圖9D］為習知及本發明之連接線段的結構圖；［圖10A］~［圖10B］為本發明對稱式螺旋狀電感之另一實施例的結構圖及其局部放大圖；以及［圖11］為本發明之金屬線段、連接線段與連接結構之其中一實施方式之橫截面圖。

1000‧‧‧對稱式螺旋狀電感

1010a~1010d‧‧‧金屬線段

1020a~1020c‧‧‧連接線段

1030‧‧‧連接結構

Claims

一種積體電感結構，包含：一第一金屬線段；一第二金屬線段；以及一連接金屬線段，其兩端分別透過至少一連接結構連接該第一金屬線段及該第二金屬線段；其中，連接後之該第一金屬線段、該連接金屬線段以及該第二金屬線段形成一電感結構，且該連接結構連接於該第一金屬線段之一連接區域，該第一金屬線段之該連接區域係具有一第一寬度，該第一金屬線段之最小寬度為一第二寬度，該第二寬度係小於該第一寬度。
如申請專利範圍第1項所述之積體電感結構，其中該連接結構連接於該連接金屬線段之一連接區域，該連接金屬線段之該連接區域係具有該第一寬度，該連接金屬線段除了該連接區域以外之最小寬度為第三寬度，該第三寬度係大於該第一寬度。
如申請專利範圍第1項所述之積體電感結構，其中該連接結構連接於該第二金屬線段之一連接區域，該第二金屬線段之該連接區域係具有該第一寬度，該第二金屬線段之最小寬度為一第三寬度，該第三寬度係小於該第一寬度。
如申請專利範圍第3項所述之積體電感結構，其中該第二寬度係等於該第三寬度。
如申請專利範圍第4項所述之積體電感結構，其中該連接結構連接於該連接金屬線段之一連接區域，該連接金屬線段之該連接區域係具有該第一寬度，該連接金屬線段除了該連接區域以外之最小寬度為第三寬度，該第三寬度係大於該第一寬度。
如申請專利範圍第1項所述之積體電感結構，其中該第一金屬線段包含一第一子線段及一第二子線段，該第一子線段之寬度為該第二寬度，該第二子線段為該第一子線段之延伸且包含該連接區域，該第二子線段之寬度大於該第二寬度。
如申請專利範圍第1項所述之積體電感結構，其中該第一金屬線段及該第二金屬線段在結構上屬於同一層，該連接金屬線段與該第一金屬線段及該第二金屬線段不為同一層，該連接結構係為穿透介電層之導孔及穿透矽晶之直通矽晶導孔的其中之一。
如申請專利範圍第1項所述之積體電感結構，其中該連接金屬線段與該第一金屬線段或該第二金屬線段係透過複數連接結構連接。
如申請專利範圍第1項所述之積體電感結構，其中該電感結構係為一對稱式螺旋狀電感結構。
一種積體電感結構，包含：一第一金屬線段；一第二金屬線段；以及一連接金屬線段，用來透過一連接結構連接該第一金屬線段及該第二金屬線段；其中，連接後之該第一金屬線段、該連接金屬線段以及該第二金屬線段形成一電感結構，該連接結構連接於該連接金屬線段之一連接區域，該連接金屬線段之該連接區域係具有一第一寬度，該連接金屬線段除了該連接區域以外之最小寬度為一第二寬度，該第二寬度係大於該第一寬度。
如申請專利範圍第10項所述之積體電感結構，其中該連接結構連接於該第一金屬線段之一連接區域，該第一金屬線段之該連接區域係具有該第一寬度，該第一金屬線段之最小寬度為一第三寬度，該第三寬度係小於該第一寬度。
如申請專利範圍第11項所述之積體電感結構，其中該連接結構連接於該第二金屬線段之一連接區域，該第二金屬線段之該連接區域係具有該第一寬度，該第二金屬線段之最小寬度為一第四寬度，該第四寬度係小於該第一寬度。
如申請專利範圍第12項所述之積體電感結構，其中該第四寬度係等於該第三寬度。
如申請專利範圍第11項所述之積體電感結構，其中該第一金屬線段包含一第一子線段及一第二子線段，該第一子線段之寬度為該第三寬度，該第二子線段為該第一子線段之延伸且包含該連接區域，該第二子線段之寬度大於該第三寬度。
如申請專利範圍第10項所述之積體電感結構，其中該第一金屬線段及該第二金屬線段在結構上屬於同一層，該連接金屬線段與該第一金屬線段及該第二金屬線段不為同一層，該連接結構係為穿透介電層之導孔及穿透矽晶之直通矽晶導孔的其中之一。