TWM483535U - 反對稱電感器結構 - Google Patents
反對稱電感器結構 Download PDFInfo
- Publication number
- TWM483535U TWM483535U TW103204342U TW103204342U TWM483535U TW M483535 U TWM483535 U TW M483535U TW 103204342 U TW103204342 U TW 103204342U TW 103204342 U TW103204342 U TW 103204342U TW M483535 U TWM483535 U TW M483535U
- Authority
- TW
- Taiwan
- Prior art keywords
- coil
- spiral
- inductor
- spiral coil
- end point
- Prior art date
Links
- 238000004088 simulation Methods 0.000 description 25
- 238000010586 diagram Methods 0.000 description 14
- 239000000758 substrate Substances 0.000 description 12
- 230000003071 parasitic effect Effects 0.000 description 7
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000005672 electromagnetic field Effects 0.000 description 1
- 230000005670 electromagnetic radiation Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 235000015096 spirit Nutrition 0.000 description 1
Landscapes
- Coils Or Transformers For Communication (AREA)
Description
本創作有關於一種反對稱電感器結構，尤指一種利用螺旋圖案所形成的反對稱電感器結構。
在無線射頻電路中，電感器常用以作為電壓控制振盪器、低雜訊放大器、濾波器的基本組成元件。為了達到較大電感值之需求，最簡便的方式就是增加電感器之佈局面積，然而，增加電感器的佈局面積將不利於電路的縮小化。於是，為了取得較大的電感值並同時兼顧佈局面積可以在一較小的尺寸範圍之下，以往常採用螺旋線圈態樣來製作電感器。然而，在高速信號操作下，雜訊經常可藉由電磁場的耦合，進而影響其他系統或電路，甚至雜訊耦合回輸入端，此雜訊將會被正迴受放大，為了有較佳地抗干擾能力，與較低的雜訊形成，故以往常採用8字型態樣來製作電感器。
請參閱第1(A)圖，為習用單匣電感器之結構示意圖。如圖所示，習用單匣電感器100可以採取8字型態樣佈設於基板之上，其包括一對端點111、113及導電圖案。導電圖案對稱佈設於端點111、113之間以佈設出一第一線圈121及一第二線圈122。導電圖案在第一線圈121及第二線圈122間呈現有一交叉區域(cross area；CA)。兩個穿越區段131、132存在於交叉區域(CA)中，以作為第一線圈121及第二線圈122間的連接區段。
再者，第一線圈121及第二線圈122的各段走線171~181可以感應電磁雜訊Inoise 而各別產生雜訊電流。又，因走線171~177垂直於Inoise 之走線，故感應電流量遠小於走線180與181；又，Inoise 之走線與走線178、179間之距離遠大於Inoise 之走線與走線180、181間之距離;所以，在此為方便討論，均忽略Inoise 在走線171~179的感應電流。故Inoise 將在180與181分別感應一第一電流I1 及一第二電流I2 。由於電感器100結構對稱性之因素，兩電流I1 、I2 大小相同、方向相反，以在端點111、113之終端115處抵銷為零。在此，藉由8字型電感器100結構的對稱性將有效地抑制電磁雜訊Inoise 。
又，為了取得較大的電感值，習用8字型電感器也可以進一步設計成多匣的形式。請參閱第1(B)圖，為習用雙匣電感器之結構示意圖。如圖所示，在雙匣電感器101中，其導電圖案可以進一步在第一線圈121中佈設形成有一第三線圈123，而在第二線圈122之中佈設形成有一第四線圈124。導電圖案在第一線圈121、第二線圈122、第三線圈123與第四線圈124間呈現有一第一交叉區域(CA1)。四個穿越區段141~144存在於第一交叉區域(CA1)中，以作為第一線圈121、第二線圈122、第三線圈123及第四線圈124間之連接區段。導電圖案尚在第二線圈122與第四線圈124間呈現有一第二交叉區域(CA2)。兩個穿越區段145、146存在於第二交叉區域(CA2)中，以作為第二線圈122與第四線圈124間之連接區段。
或者，請參閱第1(C)圖，為習用三匣電感器之結構示意圖。如圖所示，在三匣電感器102中，導電圖案可以進一步在第三線圈123中佈設形成有一第五線圈125，而在第四線圈124之中佈設形成有一第六線圈126。導電圖案在第一線圈121、第二線圈122、第三線圈123、第四線圈124、第五線圈125與第六線圈126間呈現有一第一交叉區域(CA1)。六個穿越區段151~156存在於第一交叉區域(CA1)中，以作為第一線圈121、第二線圈122、第三線圈123、第四線圈124、第五線圈125及第六線圈126間之連接區段。導電圖案在第二線圈122、第四線圈124與第六線圈126間呈現有一第二交叉區域(CA2)。三個穿越區段157~159存在於第二交叉區域(CA2)中，以作為第二線圈122、第四線圈124及第六線圈126間之連接區段。導電圖案在第三線圈123及第五線圈125間呈現有一第三交叉區域(CA3)。兩個穿越區段160~161存在於第三交叉區域(CA3)中，以作為第三線圈123及第五線圈125間之連接區段。
經由上述，習用電感器100、101、102可以藉由8字型結構的對稱性而有效地抵抗電磁輻射之干擾。並且，藉由多匣導電線圈的設計，多匣電感器101、102將可以佈設有較多的導電圖案而取得較大的電感值。
以往8字型電感器101、102藉由增設導電線圈之匣數雖可得到較大電感值之功效，然而，電感器101、102之中將會存在有較多數量的交叉區域及穿越區段，例如：雙匣的8字型電感器101存在有兩個交叉區域CA1、CA2及六個穿越區段141~146，三匣的8字型電感器102存在有三個交叉區域CA1、CA2、CA3及十一個穿越區段151~161。由於導電圖案的交疊部分將產生有寄生電容及電阻，因此，存在有較多數量穿越區段之電感器101、102相對地會增加許多的寄生電容及電阻，較高電阻之結果將導致電感器101、102的品質因子(quality factor；Q)產生不佳的情況。
另外，感應電流I3 至端點113之距離約為第一線圈121之八分之ㄧ線圈長度；而感應電流I4 至端點111之距離約為第三線圈123之線圈長度、第二線圈122之二分之ㄧ線圈長度、第四線圈124之二分之ㄧ線圈長度及第一線圈121之二分之ㄧ線圈長度之總和。由於，感應電流I3 、I4 分別至端點的距離不同，約相差兩圈半閘數長度，故寄生效應上的電阻、電感及電容也有較大之差異，所以在端點111、113的終點解耦能力(decoupling capability)會較差；同理，感應電流I5 、I6 亦會因至端點路徑長度不對稱，而影響到電感器的解耦能力。這對於電感器101、102的操作效能而言非常不利。
請參閱第1(A)圖，為習用單匣電感器之結構示意圖。如圖所示，習用單匣電感器100可以採取8字型態樣佈設於基板之上，其包括一對端點111、113及導電圖案。導電圖案對稱佈設於端點111、113之間以佈設出一第一線圈121及一第二線圈122。導電圖案在第一線圈121及第二線圈122間呈現有一交叉區域(cross area；CA)。兩個穿越區段131、132存在於交叉區域(CA)中，以作為第一線圈121及第二線圈122間的連接區段。
再者，第一線圈121及第二線圈122的各段走線171~181可以感應電磁雜訊Inoise 而各別產生雜訊電流。又，因走線171~177垂直於Inoise 之走線，故感應電流量遠小於走線180與181；又，Inoise 之走線與走線178、179間之距離遠大於Inoise 之走線與走線180、181間之距離;所以，在此為方便討論，均忽略Inoise 在走線171~179的感應電流。故Inoise 將在180與181分別感應一第一電流I1 及一第二電流I2 。由於電感器100結構對稱性之因素，兩電流I1 、I2 大小相同、方向相反，以在端點111、113之終端115處抵銷為零。在此，藉由8字型電感器100結構的對稱性將有效地抑制電磁雜訊Inoise 。
又，為了取得較大的電感值，習用8字型電感器也可以進一步設計成多匣的形式。請參閱第1(B)圖，為習用雙匣電感器之結構示意圖。如圖所示，在雙匣電感器101中，其導電圖案可以進一步在第一線圈121中佈設形成有一第三線圈123，而在第二線圈122之中佈設形成有一第四線圈124。導電圖案在第一線圈121、第二線圈122、第三線圈123與第四線圈124間呈現有一第一交叉區域(CA1)。四個穿越區段141~144存在於第一交叉區域(CA1)中，以作為第一線圈121、第二線圈122、第三線圈123及第四線圈124間之連接區段。導電圖案尚在第二線圈122與第四線圈124間呈現有一第二交叉區域(CA2)。兩個穿越區段145、146存在於第二交叉區域(CA2)中，以作為第二線圈122與第四線圈124間之連接區段。
或者，請參閱第1(C)圖，為習用三匣電感器之結構示意圖。如圖所示，在三匣電感器102中，導電圖案可以進一步在第三線圈123中佈設形成有一第五線圈125，而在第四線圈124之中佈設形成有一第六線圈126。導電圖案在第一線圈121、第二線圈122、第三線圈123、第四線圈124、第五線圈125與第六線圈126間呈現有一第一交叉區域(CA1)。六個穿越區段151~156存在於第一交叉區域(CA1)中，以作為第一線圈121、第二線圈122、第三線圈123、第四線圈124、第五線圈125及第六線圈126間之連接區段。導電圖案在第二線圈122、第四線圈124與第六線圈126間呈現有一第二交叉區域(CA2)。三個穿越區段157~159存在於第二交叉區域(CA2)中，以作為第二線圈122、第四線圈124及第六線圈126間之連接區段。導電圖案在第三線圈123及第五線圈125間呈現有一第三交叉區域(CA3)。兩個穿越區段160~161存在於第三交叉區域(CA3)中，以作為第三線圈123及第五線圈125間之連接區段。
經由上述，習用電感器100、101、102可以藉由8字型結構的對稱性而有效地抵抗電磁輻射之干擾。並且，藉由多匣導電線圈的設計，多匣電感器101、102將可以佈設有較多的導電圖案而取得較大的電感值。
以往8字型電感器101、102藉由增設導電線圈之匣數雖可得到較大電感值之功效，然而，電感器101、102之中將會存在有較多數量的交叉區域及穿越區段，例如：雙匣的8字型電感器101存在有兩個交叉區域CA1、CA2及六個穿越區段141~146，三匣的8字型電感器102存在有三個交叉區域CA1、CA2、CA3及十一個穿越區段151~161。由於導電圖案的交疊部分將產生有寄生電容及電阻，因此，存在有較多數量穿越區段之電感器101、102相對地會增加許多的寄生電容及電阻，較高電阻之結果將導致電感器101、102的品質因子(quality factor；Q)產生不佳的情況。
另外，感應電流I3 至端點113之距離約為第一線圈121之八分之ㄧ線圈長度；而感應電流I4 至端點111之距離約為第三線圈123之線圈長度、第二線圈122之二分之ㄧ線圈長度、第四線圈124之二分之ㄧ線圈長度及第一線圈121之二分之ㄧ線圈長度之總和。由於，感應電流I3 、I4 分別至端點的距離不同，約相差兩圈半閘數長度，故寄生效應上的電阻、電感及電容也有較大之差異，所以在端點111、113的終點解耦能力(decoupling capability)會較差；同理，感應電流I5 、I6 亦會因至端點路徑長度不對稱，而影響到電感器的解耦能力。這對於電感器101、102的操作效能而言非常不利。
本創作之目的，在於提供一種反對稱電感器結構，其包括一第一螺旋線圈及一第二螺旋線圈，第一螺旋線圈及第二螺旋線圈具有多匣數之螺旋圖案，並且第二螺旋線圈之螺旋圖案將反對稱於第一螺旋線圈之螺旋圖案，第一螺旋線圈之中心附近的端點與第二螺旋線圈之中心附近的端點將透過單一穿越區段進行互連，則，本創作電感器不僅可以藉由設置多匣數之螺旋圖案而增加電感值，且只需利用單一穿越區段進行螺旋線圈間之互連而降低寄生電容及電阻的產生，且電感上的感應電流至端點的路徑長度較對稱，致使以提升電感器之Q值及解耦能力。
為達成上述目的，本創作提供一種反對稱電感器結構，包括：一第一螺旋線圈，包括一第一端點及一第二端點，在第一端點及第二端點間包括有至少兩匣數之螺旋圖案，其中第一端點位於第一螺旋線圈之外圍，而第二端點位於第一螺旋線圈之中心附近；一第二螺旋線圈，包括一第三端點及一第四端點，在第三端點及第四端點間包括有至少兩匣數之螺旋圖案，其中第三端點位於第二螺旋線圈之外圍，而第四端點位於第二螺旋線圈之中心附近，第二螺旋線圈之螺旋圖案反對稱於第一螺旋線圈之螺旋圖案；及一穿越區段，連接在第一螺旋線圈之第二端點及第二螺旋線圈之第四端點間。
本創作一實施例中，其中穿越區段將穿越於第一螺旋線圈及第二螺旋線圈之螺旋圖案之上方或下方以連接第一螺旋線圈之第二端點及第二螺旋線圈之第四端點。
本創作一實施例中，其中反對稱電感器結構為一平面式的電感器結構。
本創作一實施例中，其中第一螺旋線圈及第二螺旋線圈之各匣螺旋圖案分別佈設在同一平面上。
本創作一實施例中，其中反對稱電感器結構為一立體式的電感器結構。
本創作一實施例中，其中第一螺旋線圈及第二螺旋線圈之各匣螺旋圖案分別佈設在不同平面上並透過通孔連接。
本創作一實施例中，其中反對稱電感器結構為一8字型態樣之電感器結構。
為達成上述目的，本創作提供一種反對稱電感器結構，包括：一第一螺旋線圈，包括一第一端點及一第二端點，在第一端點及第二端點間包括有至少兩匣數之螺旋圖案，其中第一端點位於第一螺旋線圈之外圍，而第二端點位於第一螺旋線圈之中心附近；一第二螺旋線圈，包括一第三端點及一第四端點，在第三端點及第四端點間包括有至少兩匣數之螺旋圖案，其中第三端點位於第二螺旋線圈之外圍，而第四端點位於第二螺旋線圈之中心附近，第二螺旋線圈之螺旋圖案反對稱於第一螺旋線圈之螺旋圖案；及一穿越區段，連接在第一螺旋線圈之第二端點及第二螺旋線圈之第四端點間。
本創作一實施例中，其中穿越區段將穿越於第一螺旋線圈及第二螺旋線圈之螺旋圖案之上方或下方以連接第一螺旋線圈之第二端點及第二螺旋線圈之第四端點。
本創作一實施例中，其中反對稱電感器結構為一平面式的電感器結構。
本創作一實施例中，其中第一螺旋線圈及第二螺旋線圈之各匣螺旋圖案分別佈設在同一平面上。
本創作一實施例中，其中反對稱電感器結構為一立體式的電感器結構。
本創作一實施例中，其中第一螺旋線圈及第二螺旋線圈之各匣螺旋圖案分別佈設在不同平面上並透過通孔連接。
本創作一實施例中，其中反對稱電感器結構為一8字型態樣之電感器結構。
100‧‧‧單匣電感器
101‧‧‧雙匣電感器
102‧‧‧三匣電感器
111‧‧‧端點
113‧‧‧端點
115‧‧‧終端
121‧‧‧第一線圈
122‧‧‧第二線圈
123‧‧‧第三線圈
124‧‧‧第四線圈
125‧‧‧第五線圈
126‧‧‧第六線圈
131‧‧‧穿越區段
132‧‧‧穿越區段
141‧‧‧穿越區段
142‧‧‧穿越區段
143‧‧‧穿越區段
144‧‧‧穿越區段
145‧‧‧穿越區段
146‧‧‧穿越區段
151‧‧‧穿越區段
152‧‧‧穿越區段
153‧‧‧穿越區段
154‧‧‧穿越區段
155‧‧‧穿越區段
156‧‧‧穿越區段
157‧‧‧穿越區段
158‧‧‧穿越區段
159‧‧‧穿越區段
160‧‧‧穿越區段
161‧‧‧穿越區段
171‧‧‧走線
172‧‧‧走線
173‧‧‧走線
174‧‧‧走線
175‧‧‧走線
176‧‧‧走線
177‧‧‧走線
178‧‧‧走線
179‧‧‧走線
180‧‧‧走線
181‧‧‧走線
201‧‧‧雙匣電感器
202‧‧‧三匣電感器
211‧‧‧第一端點
212‧‧‧第二端點
213‧‧‧第三端點
214‧‧‧第四端點
231‧‧‧第一螺旋線圈
232‧‧‧第二螺旋線圈
241‧‧‧第一螺旋線圈
2411‧‧‧第一匣螺旋圖案
2412‧‧‧第二匣螺旋圖案
2413‧‧‧第三匣螺旋圖案
242‧‧‧第二螺旋線圈
2421‧‧‧第一匣螺旋圖案
2422‧‧‧第二匣螺旋圖案
2423‧‧‧第三匣螺旋圖案
251‧‧‧穿越區段
260‧‧‧通孔
261‧‧‧第一基板
262‧‧‧第二基板
263‧‧‧第三基板
301‧‧‧曲線
302‧‧‧曲線
303‧‧‧曲線
304‧‧‧曲線
305‧‧‧曲線
306‧‧‧曲線
307‧‧‧曲線
308‧‧‧曲線
CA‧‧‧交叉區域
CA1‧‧‧第一交叉區域
CA2‧‧‧第二交叉區域
CA3‧‧‧第三交叉區域
101‧‧‧雙匣電感器
102‧‧‧三匣電感器
111‧‧‧端點
113‧‧‧端點
115‧‧‧終端
121‧‧‧第一線圈
122‧‧‧第二線圈
123‧‧‧第三線圈
124‧‧‧第四線圈
125‧‧‧第五線圈
126‧‧‧第六線圈
131‧‧‧穿越區段
132‧‧‧穿越區段
141‧‧‧穿越區段
142‧‧‧穿越區段
143‧‧‧穿越區段
144‧‧‧穿越區段
145‧‧‧穿越區段
146‧‧‧穿越區段
151‧‧‧穿越區段
152‧‧‧穿越區段
153‧‧‧穿越區段
154‧‧‧穿越區段
155‧‧‧穿越區段
156‧‧‧穿越區段
157‧‧‧穿越區段
158‧‧‧穿越區段
159‧‧‧穿越區段
160‧‧‧穿越區段
161‧‧‧穿越區段
171‧‧‧走線
172‧‧‧走線
173‧‧‧走線
174‧‧‧走線
175‧‧‧走線
176‧‧‧走線
177‧‧‧走線
178‧‧‧走線
179‧‧‧走線
180‧‧‧走線
181‧‧‧走線
201‧‧‧雙匣電感器
202‧‧‧三匣電感器
211‧‧‧第一端點
212‧‧‧第二端點
213‧‧‧第三端點
214‧‧‧第四端點
231‧‧‧第一螺旋線圈
232‧‧‧第二螺旋線圈
241‧‧‧第一螺旋線圈
2411‧‧‧第一匣螺旋圖案
2412‧‧‧第二匣螺旋圖案
2413‧‧‧第三匣螺旋圖案
242‧‧‧第二螺旋線圈
2421‧‧‧第一匣螺旋圖案
2422‧‧‧第二匣螺旋圖案
2423‧‧‧第三匣螺旋圖案
251‧‧‧穿越區段
260‧‧‧通孔
261‧‧‧第一基板
262‧‧‧第二基板
263‧‧‧第三基板
301‧‧‧曲線
302‧‧‧曲線
303‧‧‧曲線
304‧‧‧曲線
305‧‧‧曲線
306‧‧‧曲線
307‧‧‧曲線
308‧‧‧曲線
CA‧‧‧交叉區域
CA1‧‧‧第一交叉區域
CA2‧‧‧第二交叉區域
CA3‧‧‧第三交叉區域
第1(A)圖：習用單匣電感器之結構示意圖。
第1(B)圖：習用雙匣電感器之結構示意圖。
第1(C)圖：習用三匣電感器之結構示意圖。
第2(A)圖：本創作雙匣電感器之結構示意圖。
第2(B)圖：本創作三匣電感器之結構示意圖。
第3圖：本創作三匣電感器之一實施例之立體剖面示意圖。
第4(A)圖：習用雙匣電感器與本創作雙匣電感器之品質因子(Q)模擬圖。
第4(B)圖：習用雙匣電感器與本創作雙匣電感器之解耦能力模擬圖。
第5(A)圖：習用三匣電感器與本創作雙匣電感器之品質因子(Q)模擬圖。
第5(B)圖：習用三匣電感器與本創作雙匣電感器之解耦能力模擬圖。
第1(B)圖：習用雙匣電感器之結構示意圖。
第1(C)圖：習用三匣電感器之結構示意圖。
第2(A)圖：本創作雙匣電感器之結構示意圖。
第2(B)圖：本創作三匣電感器之結構示意圖。
第3圖：本創作三匣電感器之一實施例之立體剖面示意圖。
第4(A)圖：習用雙匣電感器與本創作雙匣電感器之品質因子(Q)模擬圖。
第4(B)圖：習用雙匣電感器與本創作雙匣電感器之解耦能力模擬圖。
第5(A)圖：習用三匣電感器與本創作雙匣電感器之品質因子(Q)模擬圖。
第5(B)圖：習用三匣電感器與本創作雙匣電感器之解耦能力模擬圖。
請參閱第2(A)圖，為本創作雙匣電感器之結構示意圖。如圖所示，本實施例雙匣電感器201包括一第一螺旋線圈231及一第二螺旋線圈232。
第一螺旋線圈231包括一第一端點211及一第二端點212。在第一端點211及第二端點212間佈設有兩匣數之導電的螺旋圖案，其中第一端點211位於第一螺旋線圈231之外圍，而第二端點212位於第一螺旋線圈231之中心附近。
第二螺旋線圈232包括一第三端點213及一第四端點214。在第三端點213及第四端點214間佈設有兩匣數之導電的螺旋圖案，其中第三端點213位於第二螺旋線圈232之外圍，而第四端點214位於第二螺旋線圈232之中心附近。並且，第二螺旋線圈232之螺旋圖案將反對稱於第一螺旋線圈231之螺旋圖案。
雙匣電感器201尚包括一穿越區段251。穿越區段251穿越於第一螺旋線圈231及第二螺旋線圈232之螺旋圖案之上方或下方，以將第一螺旋線圈231之第二端點212與第二螺旋線圈232之第四端點214互連一起，而令第一螺旋線圈231及第二螺旋線圈232組成為雙匣的8字型態樣之電感器201。
又，請參閱第2(B)圖，為本創作三匣電感器之結構示意圖。如圖所示，本實施例電感器202進一步增加匣數數量，在第一端點211及第二端點212間佈設出三匣數螺旋圖案的第一螺旋線圈241以及在第三端點213及第四端點214間佈設出三匣數螺旋圖案的第二螺旋線圈242。並且，第二螺旋線圈242之螺旋圖案將反對稱於第一螺旋線圈241之螺旋圖案。
同樣地，第一螺旋線圈241之第二端點212及第二螺旋線圈242之第四端點214經由穿越於第一螺旋線圈241及第二螺旋線圈242之螺旋圖案上方或下方的穿越區段251互連一起，而令第一螺旋線圈241及第二螺旋線圈242組成為三匣的8字型態樣之電感器202。
本創作電感器201/202之第一螺旋線圈231/241及第二螺旋線圈232/242可以感應電磁雜訊並透過兩線圈231、232/241、242間結構上的反對稱性，以分別產生大小相同、方向相反的電流，兩電流將會相互抵銷為零。藉此，本創作電感器201、202透過反對稱性之結構將可以有效地降低電磁雜訊的干擾(EMI)。
經由上述，本創作電感器201、202可以藉由設置多匣數的螺旋圖案而增加電感值。並且，電感器201/202之第一螺旋線圈231/241及第二螺旋線圈232/242不論設置多少匣數之螺旋圖案，都只需要利用單一穿越區段251進行螺旋線圈231/241、232/242間之互連，如此將可以降低導電圖案的交疊部分而避免產生過多數量之寄生電容及電阻。則，電感器201、202將可以在低電阻的狀況下取得較佳的Q值。又，感應電流I7 、I8 至端點211、213之距離分別是第一螺旋線圈231之二分之ㄧ線圈長度與第二螺旋線圈232之四分之ㄧ線圈長度，兩者之間約相差四分之ㄧ圈閘數長度，在此，電感器201/202相較於習用雙匣電感器101/102具有較佳之對稱性，故有較出色的解耦能力；同理，I9 、I10 亦是。
再者，本創作一實施例中，電感器201/202為一平面式的電感器結構，其第一螺旋線圈231/241及第二螺旋線圈232/242之各匣螺旋圖案可以直接佈設在同一基板平面上，且穿越區段251與其交叉重疊的螺旋圖案間存在絕緣材料，以使穿越區段251可以與交叉重疊的螺旋圖案電性絕緣。
或者，本創作又一實施例中，電感器201/202為一立體式的電感器結構，其第一螺旋線圈231/241及第二螺旋線圈232/242之各匣螺旋圖案可以分別佈設在不同平面上並透過通孔連接。係以第3圖為例，三匣的電感器202之第一、第二螺旋線圈241、242分別包括第一匣螺旋圖案2411、2421、第二匣螺旋圖案2412、2422及第三匣螺旋圖案2413、2423。其中，第一匣螺旋圖案2411、2421佈設在第一基板261之上方平面上，第二匣螺旋圖案2412、2422佈設在第一基板261之下方平面與第二基板262之上方平面間，而第三匣螺旋圖案2413、2423佈設在第二基板262之下方平面與第三基板263之上方平面間，另外穿越區段251佈設在第三基板263之下方平面上。並且，佈設在不同平面上的第一匣螺旋圖案2411、2421、第二匣螺旋圖案2412、2422、第三匣螺旋圖案2413、2423及穿越區段251將透過各基板261、262、263間之通孔260電性連接一起。
此外，本創作係以雙匣數、三匣數電感器201、202作為解說，然，熟悉本項技術者亦可理解，本創作反對稱電感器結構係可以實現在更多匣數的電感器之上，如四匣數以上的電感器。
請參閱第4(A)圖，為習用雙匣電感器與本創作雙匣電感器之品質因子(Q)模擬圖，並同時配合參閱第1(B)圖及第2(A)圖。習用雙匣電感器101及本創作雙匣電感器201皆以電感值1nH、佈局面積W1×L1=120um×180um及導電圖案線徑10um作為Q值的模擬測試條件。
如第4(A)圖所示，對於習用雙匣電感器101進行Q值的模擬測試，將可以取得一曲線301，而對於本創作雙匣電感器201進行Q值的模擬測試，將可以取得一曲線302。
本創作雙匣電感器201之Q值曲線302明顯高於習用雙匣電感器101之Q值曲線301。例如：係以5GHz作為比較的基準，本創作雙匣電感器201的Q值大約為10，而習用雙匣電感器101之Q值大約為9。經由模擬測試的結果，本創作雙匣電感器201相較於習用雙匣電感器101具有較高的Q值。
請參閱第4(B)圖，為習用雙匣電感器與本創作雙匣電感器之解耦能力模擬圖，並同時配合參閱第1(B)圖及第2(A)圖。同樣地，習用雙匣電感器101及本創作雙匣電感器201皆以電感值1nH、佈局面積W1×L1=120um×180um、導電圖案線徑10um及雜訊走線距離電感約110um，作為解耦能力的模擬測試條件。
如第4(B)圖所示，對於習用雙匣電感器101進行解耦能力的模擬測試，將可以取得一曲線303，而對於本創作雙匣電感器201進行解耦能力的模擬測試，將可以取得一曲線304。
本創作雙匣電感器201之解耦能力曲線304的db值明顯低於習用雙匣電感器101之解耦能力曲線303的db值。例如：係以5GHz作為比較的基準，本創作雙匣電感器201的解耦能力大約為-64db，而習用雙匣電感器101的解耦能力大約為-52db。經由模擬測試的結果，本創作雙匣電感器201相較於用習用雙匣電感器101具有較佳的解耦能力。
在此，本創作雙匣電感器201只需利用單一穿越區段251進行螺旋線圈231、232間之互連，其相較於習用雙匣電感器101採用六個穿越區段141~146進行線圈121~124間之互連，減少了許多穿越區段的設置。再者，本創作雙匣電感器201由於穿越區段251的設置數量較低，降低導電圖案的交疊部分，避免產生過多數量之寄生電容及電阻，以及擁有良好的對稱性，經由第4(A)圖及第4(B)圖模擬測試的結果，其相較於習用雙匣電感器101可以取得較佳的Q值以及解耦能力。
請參閱第5(A)圖，為習用三匣電感器與本創作三匣電感器之品質因子(Q)模擬圖，並同時配合參閱第1(C)圖及第2(B)圖。習用三匣電感器102及本創作三匣電感器202皆以電感值3nH、佈局面積W2×L2=200um×300um及導電圖案線徑15um作為Q值的模擬測試條件。
如第5(A)圖所示，對於習用三匣電感器102進行Q值的模擬測試，將可以取得一曲線305，而對於本創作三匣電感器202進行Q值的模擬測試，將可以取得一曲線306。
本創作三匣電感器202之Q值曲線306明顯高於習用雙匣電感器102之Q值曲線305。係以5GHz作為比較的基準，本創作三匣電感器202的Q值大約為10.6，而習用三匣電感器102之Q值大約為8.6。經由模擬測試的結果，本創作三匣電感器202相較於習用三匣電感器102具有較高的Q值。
請參閱第5(B)圖，為習用三匣電感器與本創作三匣電感器之解耦能力模擬圖，並同時配合參閱第1(C)圖及第2(B)圖。同樣地，習用三匣電感器102及本創作三匣電感器202皆以電感值3nH、佈局面積W2×L2=200um×300um、導電圖案線徑15um及雜訊走線距離電感約100um，作為解耦能力的模擬測試條件。
如第5(B)圖所示，對於習用三匣電感器102進行解耦能力的模擬測試，將可以取得一曲線307，而對於本創作三匣電感器202進行解耦能力的模擬測試，將可以取得一曲線308。
本創作三匣電感器202之解耦能力曲線308的db值明顯低於習用三匣電感器102之解耦能力曲線307的db值。例如：係以5GHz作為比較的基準，本創作三匣電感器202的解耦能力大約為-63db，而習用雙匣電感器101的解耦能力大約為-54db。經由模擬測試的結果，在中高頻段時，本創作三匣電感器202相較於用習用三匣電感器102具有較佳的解耦能力。
在此，本創作三匣電感器202只需利用單一穿越區段251進行螺旋線圈241、242間之互連，其相較於習用三匣電感器102採用十一個穿越區段151~161進行線圈121~126間之互連，減少了許多穿越區段的設置。再者，本創作三匣電感器202由於穿越區段251的設置數量較低，降低導電圖案的交疊部分，避免產生過多數量之寄生電容及電阻，以及擁有良好的對稱性，經由第5(A)圖及第5(B)圖模擬測試的結果，在中高頻段時，其相較於習用三匣電感器102可以取得較佳的Q值以及解耦能力。
以上所述者，僅為本創作之較佳實施例而已，並非用來限定本創作實施之範圍，即凡依本創作申請專利範圍所述之形狀、構造、特徵及精神所為之均等變化與修飾，均應包括於本創作之申請專利範圍內。
第一螺旋線圈231包括一第一端點211及一第二端點212。在第一端點211及第二端點212間佈設有兩匣數之導電的螺旋圖案，其中第一端點211位於第一螺旋線圈231之外圍，而第二端點212位於第一螺旋線圈231之中心附近。
第二螺旋線圈232包括一第三端點213及一第四端點214。在第三端點213及第四端點214間佈設有兩匣數之導電的螺旋圖案，其中第三端點213位於第二螺旋線圈232之外圍，而第四端點214位於第二螺旋線圈232之中心附近。並且，第二螺旋線圈232之螺旋圖案將反對稱於第一螺旋線圈231之螺旋圖案。
雙匣電感器201尚包括一穿越區段251。穿越區段251穿越於第一螺旋線圈231及第二螺旋線圈232之螺旋圖案之上方或下方，以將第一螺旋線圈231之第二端點212與第二螺旋線圈232之第四端點214互連一起，而令第一螺旋線圈231及第二螺旋線圈232組成為雙匣的8字型態樣之電感器201。
又，請參閱第2(B)圖，為本創作三匣電感器之結構示意圖。如圖所示，本實施例電感器202進一步增加匣數數量，在第一端點211及第二端點212間佈設出三匣數螺旋圖案的第一螺旋線圈241以及在第三端點213及第四端點214間佈設出三匣數螺旋圖案的第二螺旋線圈242。並且，第二螺旋線圈242之螺旋圖案將反對稱於第一螺旋線圈241之螺旋圖案。
同樣地，第一螺旋線圈241之第二端點212及第二螺旋線圈242之第四端點214經由穿越於第一螺旋線圈241及第二螺旋線圈242之螺旋圖案上方或下方的穿越區段251互連一起，而令第一螺旋線圈241及第二螺旋線圈242組成為三匣的8字型態樣之電感器202。
本創作電感器201/202之第一螺旋線圈231/241及第二螺旋線圈232/242可以感應電磁雜訊並透過兩線圈231、232/241、242間結構上的反對稱性，以分別產生大小相同、方向相反的電流，兩電流將會相互抵銷為零。藉此，本創作電感器201、202透過反對稱性之結構將可以有效地降低電磁雜訊的干擾(EMI)。
經由上述，本創作電感器201、202可以藉由設置多匣數的螺旋圖案而增加電感值。並且，電感器201/202之第一螺旋線圈231/241及第二螺旋線圈232/242不論設置多少匣數之螺旋圖案，都只需要利用單一穿越區段251進行螺旋線圈231/241、232/242間之互連，如此將可以降低導電圖案的交疊部分而避免產生過多數量之寄生電容及電阻。則，電感器201、202將可以在低電阻的狀況下取得較佳的Q值。又，感應電流I7 、I8 至端點211、213之距離分別是第一螺旋線圈231之二分之ㄧ線圈長度與第二螺旋線圈232之四分之ㄧ線圈長度，兩者之間約相差四分之ㄧ圈閘數長度，在此，電感器201/202相較於習用雙匣電感器101/102具有較佳之對稱性，故有較出色的解耦能力；同理，I9 、I10 亦是。
再者，本創作一實施例中，電感器201/202為一平面式的電感器結構，其第一螺旋線圈231/241及第二螺旋線圈232/242之各匣螺旋圖案可以直接佈設在同一基板平面上，且穿越區段251與其交叉重疊的螺旋圖案間存在絕緣材料，以使穿越區段251可以與交叉重疊的螺旋圖案電性絕緣。
或者，本創作又一實施例中，電感器201/202為一立體式的電感器結構，其第一螺旋線圈231/241及第二螺旋線圈232/242之各匣螺旋圖案可以分別佈設在不同平面上並透過通孔連接。係以第3圖為例，三匣的電感器202之第一、第二螺旋線圈241、242分別包括第一匣螺旋圖案2411、2421、第二匣螺旋圖案2412、2422及第三匣螺旋圖案2413、2423。其中，第一匣螺旋圖案2411、2421佈設在第一基板261之上方平面上，第二匣螺旋圖案2412、2422佈設在第一基板261之下方平面與第二基板262之上方平面間，而第三匣螺旋圖案2413、2423佈設在第二基板262之下方平面與第三基板263之上方平面間，另外穿越區段251佈設在第三基板263之下方平面上。並且，佈設在不同平面上的第一匣螺旋圖案2411、2421、第二匣螺旋圖案2412、2422、第三匣螺旋圖案2413、2423及穿越區段251將透過各基板261、262、263間之通孔260電性連接一起。
此外，本創作係以雙匣數、三匣數電感器201、202作為解說，然，熟悉本項技術者亦可理解，本創作反對稱電感器結構係可以實現在更多匣數的電感器之上，如四匣數以上的電感器。
請參閱第4(A)圖，為習用雙匣電感器與本創作雙匣電感器之品質因子(Q)模擬圖，並同時配合參閱第1(B)圖及第2(A)圖。習用雙匣電感器101及本創作雙匣電感器201皆以電感值1nH、佈局面積W1×L1=120um×180um及導電圖案線徑10um作為Q值的模擬測試條件。
如第4(A)圖所示，對於習用雙匣電感器101進行Q值的模擬測試，將可以取得一曲線301，而對於本創作雙匣電感器201進行Q值的模擬測試，將可以取得一曲線302。
本創作雙匣電感器201之Q值曲線302明顯高於習用雙匣電感器101之Q值曲線301。例如：係以5GHz作為比較的基準，本創作雙匣電感器201的Q值大約為10，而習用雙匣電感器101之Q值大約為9。經由模擬測試的結果，本創作雙匣電感器201相較於習用雙匣電感器101具有較高的Q值。
請參閱第4(B)圖，為習用雙匣電感器與本創作雙匣電感器之解耦能力模擬圖，並同時配合參閱第1(B)圖及第2(A)圖。同樣地，習用雙匣電感器101及本創作雙匣電感器201皆以電感值1nH、佈局面積W1×L1=120um×180um、導電圖案線徑10um及雜訊走線距離電感約110um，作為解耦能力的模擬測試條件。
如第4(B)圖所示，對於習用雙匣電感器101進行解耦能力的模擬測試，將可以取得一曲線303，而對於本創作雙匣電感器201進行解耦能力的模擬測試，將可以取得一曲線304。
本創作雙匣電感器201之解耦能力曲線304的db值明顯低於習用雙匣電感器101之解耦能力曲線303的db值。例如：係以5GHz作為比較的基準，本創作雙匣電感器201的解耦能力大約為-64db，而習用雙匣電感器101的解耦能力大約為-52db。經由模擬測試的結果，本創作雙匣電感器201相較於用習用雙匣電感器101具有較佳的解耦能力。
在此，本創作雙匣電感器201只需利用單一穿越區段251進行螺旋線圈231、232間之互連，其相較於習用雙匣電感器101採用六個穿越區段141~146進行線圈121~124間之互連，減少了許多穿越區段的設置。再者，本創作雙匣電感器201由於穿越區段251的設置數量較低，降低導電圖案的交疊部分，避免產生過多數量之寄生電容及電阻，以及擁有良好的對稱性，經由第4(A)圖及第4(B)圖模擬測試的結果，其相較於習用雙匣電感器101可以取得較佳的Q值以及解耦能力。
請參閱第5(A)圖，為習用三匣電感器與本創作三匣電感器之品質因子(Q)模擬圖，並同時配合參閱第1(C)圖及第2(B)圖。習用三匣電感器102及本創作三匣電感器202皆以電感值3nH、佈局面積W2×L2=200um×300um及導電圖案線徑15um作為Q值的模擬測試條件。
如第5(A)圖所示，對於習用三匣電感器102進行Q值的模擬測試，將可以取得一曲線305，而對於本創作三匣電感器202進行Q值的模擬測試，將可以取得一曲線306。
本創作三匣電感器202之Q值曲線306明顯高於習用雙匣電感器102之Q值曲線305。係以5GHz作為比較的基準，本創作三匣電感器202的Q值大約為10.6，而習用三匣電感器102之Q值大約為8.6。經由模擬測試的結果，本創作三匣電感器202相較於習用三匣電感器102具有較高的Q值。
請參閱第5(B)圖，為習用三匣電感器與本創作三匣電感器之解耦能力模擬圖，並同時配合參閱第1(C)圖及第2(B)圖。同樣地，習用三匣電感器102及本創作三匣電感器202皆以電感值3nH、佈局面積W2×L2=200um×300um、導電圖案線徑15um及雜訊走線距離電感約100um，作為解耦能力的模擬測試條件。
如第5(B)圖所示，對於習用三匣電感器102進行解耦能力的模擬測試，將可以取得一曲線307，而對於本創作三匣電感器202進行解耦能力的模擬測試，將可以取得一曲線308。
本創作三匣電感器202之解耦能力曲線308的db值明顯低於習用三匣電感器102之解耦能力曲線307的db值。例如：係以5GHz作為比較的基準，本創作三匣電感器202的解耦能力大約為-63db，而習用雙匣電感器101的解耦能力大約為-54db。經由模擬測試的結果，在中高頻段時，本創作三匣電感器202相較於用習用三匣電感器102具有較佳的解耦能力。
在此，本創作三匣電感器202只需利用單一穿越區段251進行螺旋線圈241、242間之互連，其相較於習用三匣電感器102採用十一個穿越區段151~161進行線圈121~126間之互連，減少了許多穿越區段的設置。再者，本創作三匣電感器202由於穿越區段251的設置數量較低，降低導電圖案的交疊部分，避免產生過多數量之寄生電容及電阻，以及擁有良好的對稱性，經由第5(A)圖及第5(B)圖模擬測試的結果，在中高頻段時，其相較於習用三匣電感器102可以取得較佳的Q值以及解耦能力。
以上所述者，僅為本創作之較佳實施例而已，並非用來限定本創作實施之範圍，即凡依本創作申請專利範圍所述之形狀、構造、特徵及精神所為之均等變化與修飾，均應包括於本創作之申請專利範圍內。
201‧‧‧雙匣電感器
211‧‧‧第一端點
212‧‧‧第二端點
213‧‧‧第三端點
214‧‧‧第四端點
231‧‧‧第一螺旋線圈
232‧‧‧第二螺旋線圈
251‧‧‧穿越區段
Claims (7)
- 一種反對稱電感器結構，包括：一第一螺旋線圈，包括一第一端點及一第二端點，在第一端點及第二端點間包括有至少兩匣數之螺旋圖案，其中第一端點位於第一螺旋線圈之外圍，而第二端點位於第一螺旋線圈之中心附近；一第二螺旋線圈，包括一第三端點及一第四端點，在第三端點及第四端點間包括有至少兩匣數之螺旋圖案，其中第三端點位於第二螺旋線圈之外圍，而第四端點位於第二螺旋線圈之中心附近，第二螺旋線圈之螺旋圖案反對稱於第一螺旋線圈之螺旋圖案；及一穿越區段，連接在第一螺旋線圈之第二端點及第二螺旋線圈之第四端點間。
- 如申請專利範圍第1項所述之反對稱電感器結構，其中該穿越區段將穿越於該第一螺旋線圈及該第二螺旋線圈之螺旋圖案之上方或下方以連接該第一螺旋線圈之該第二端點及該第二螺旋線圈之該第四端點。
- 如申請專利範圍第1項所述之反對稱電感器結構，其中該反對稱電感器結構為一平面式的電感器結構。
- 如申請專利範圍第3項所述之反對稱電感器結構，其中該第一螺旋線圈及該第二螺旋線圈之各匣螺旋圖案分別佈設在同一平面上。
- 如申請專利範圍第1項所述之反對稱電感器結構，其中該反對稱電感器結構為一立體式的電感器結構。
- 如申請專利範圍第5項所述之反對稱電感器結構，其中該第一螺旋線圈及該第二螺旋線圈之各匣螺旋圖案分別佈設在不同平面上並透過通孔連接。
- 如申請專利範圍第1項所述之反對稱電感器結構，其中該反對稱電感器結構為一8字型態樣之電感器結構。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW103204342U TWM483535U (zh) | 2014-03-14 | 2014-03-14 | 反對稱電感器結構 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW103204342U TWM483535U (zh) | 2014-03-14 | 2014-03-14 | 反對稱電感器結構 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TWM483535U true TWM483535U (zh) | 2014-08-01 |
Family
ID=51793206
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW103204342U TWM483535U (zh) | 2014-03-14 | 2014-03-14 | 反對稱電感器結構 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWM483535U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112562987A (zh) * | 2019-09-25 | 2021-03-26 | 瑞昱半导体股份有限公司 | 电感装置 |
-
2014
- 2014-03-14 TW TW103204342U patent/TWM483535U/zh not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112562987A (zh) * | 2019-09-25 | 2021-03-26 | 瑞昱半导体股份有限公司 | 电感装置 |
| US11830648B2 (en) | 2019-09-25 | 2023-11-28 | Realtek Semiconductor Corporation | Inductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10665380B2 (en) | Compact vertical inductors extending in vertical planes | |
| TWI591800B (zh) | 積體電感結構及積體變壓器結構 | |
| CN203746603U (zh) | 反对称电感器结构 | |
| US9773606B2 (en) | Integrated stacked transformer | |
| TWI643216B (zh) | 積體電感 | |
| US9330832B2 (en) | Integrated transformer balun with enhanced common-mode rejection for radio frequency, microwave, and millimeter-wave integrated circuits | |
| US20120044034A1 (en) | Symmetrical inductor | |
| US10594290B2 (en) | Planar balun and multi-layer circuit board | |
| US20130321116A1 (en) | Integrated circuit based transformer | |
| US10497507B2 (en) | Semiconductor element | |
| TW201725684A (zh) | 積體電感結構 | |
| US20190237238A1 (en) | Transformer structure | |
| TWI645430B (zh) | 變壓器結構 | |
| US9183978B2 (en) | Filter for removing noise | |
| TW201537592A (zh) | 積體變壓器 | |
| KR20130010016A (ko) | 반도체 기판 상의 높은 ｑ 수직 리본 인덕터 | |
| CN207993862U (zh) | 一种电感堆叠结构 | |
| TWM483535U (zh) | 反對稱電感器結構 | |
| US20110050383A1 (en) | Planar inductive unit and an electronic device comprising a planar inductive unit | |
| US20230127322A1 (en) | Semiconductor device with polygonal inductive device | |
| US11842845B2 (en) | Transformer structure | |
| JP2006066769A (ja) | インダクタ及びその製造方法 | |
| CN114024119B (zh) | 一种全差分叠层变压器结构耦合器 | |
| US9729123B2 (en) | Common-mode filter | |
| CN215988377U (zh) | 一种电感结构及射频模块 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MK4K | Expiration of patent term of a granted utility model |