KR100777394B1 - 진폭 불균형을 개선하기 위한 온­칩 트랜스포머 밸룬 - Google Patents

진폭 불균형을 개선하기 위한 온­칩 트랜스포머 밸룬 Download PDF

Info

Publication number
KR100777394B1
KR100777394B1 KR1020060044444A KR20060044444A KR100777394B1 KR 100777394 B1 KR100777394 B1 KR 100777394B1 KR 1020060044444 A KR1020060044444 A KR 1020060044444A KR 20060044444 A KR20060044444 A KR 20060044444A KR 100777394 B1 KR100777394 B1 KR 100777394B1
Authority
KR
South Korea
Prior art keywords
metal layer
secondary winding
primary winding
transformer balun
chip transformer
Prior art date
Application number
KR1020060044444A
Other languages
English (en)
Inventor
이동현
전상윤
이성수
이흥배
이해영
주성호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060044444A priority Critical patent/KR100777394B1/ko
Priority to US11/540,711 priority patent/US7482904B2/en
Priority to EP06122343A priority patent/EP1858162B1/en
Priority to JP2007006510A priority patent/JP4684244B2/ja
Application granted granted Critical
Publication of KR100777394B1 publication Critical patent/KR100777394B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/42—Networks for transforming balanced signals into unbalanced signals and vice versa, e.g. baluns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/34—Special means for preventing or reducing unwanted electric or magnetic effects, e.g. no-load losses, reactive currents, harmonics, oscillations, leakage fields

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

본 발명은 두 출력단에서 발생하는 진폭 불균형(amplitude imbalance)을 개선하기 위한 온-칩 트랜스포머 밸룬(on-chip transformer balun)에 관한 것이다. 본 발명에 따른 온-칩 트랜스포머 밸룬은, 상기 온-칩 트랜스포머 밸룬의 입력단으로서의 1차 권선(primary winding) 및 상기 온-칩 트랜스포머 밸룬의 출력단으로서의 2차 권선(secondary winding)을 포함하고, 상기 1차 권선 및 상기 2차 권선 중 어느 하나는 언더패스(underpass)를 제외한 나선형의 트래이스(Spiral Trace) 부분이 서로 다른 층에 위치하는 복수의 금속 층으로 구성되어 비대칭적 구조를 갖는 것을 특징으로 한다.
밸룬(balun), 진폭 불균형(amplitude imbalance), 1차 권선(primary winding), 2차 권선(secondary winding), 기생 용량(parasitic capacitance)

Description

진폭 불균형을 개선하기 위한 온­칩 트랜스포머 밸룬{ON-CHIP TRANSFORMER BALUN FOR IMPROVING AMPLITUDE IMBALANCE}
도 1은 종래기술에 있어서, Marchand 밸룬 및 오버레이 트랜스포머 밸룬(overlay transformer balun)의 구조를 도시한 도면이다.
도 2는 종래기술에 있어서, 온-칩 트랜스포머 밸룬(on-chip transformer balun)의 구조 및 상기 구조로 인해 발생하는 성능 저하 문제를 설명하기 위한 도면이다.
도 3은 본 발명의 일실시예에 있어서, 진폭 불균형(amplitude imbalance)을 개선하기 위한 방법을 설명하기 위한 도면이다.
도 4는 본 발명의 일실시예에 있어서, 온-칩 트랜스포머 밸룬(on-chip transformer balun)의 구조를 설명하기 위한 도면이다.
도 5는 본 발명의 일실시예에 있어서, 비대칭적으로 설계된 2차 권선(secondary winding)의 구조를 설명하기 위한 도면이다.
도 6은 본 발명의 다른 실시예에 있어서, 비대칭적으로 설계된 1차 권선(primary winding)의 구조를 설명하기 위한 도면이다.
도 7은 진폭(amplitude)에 따른 주파수의 사용 가능 대역을 비교하기 위한 일례를 도시한 도면이다.
도 8은 진폭의 차이에 따른 주파수 대역을 설명하기 위한 일례를 도시한 도면이다.
<도면의 주요 부분에 대한 부호의 설명>
400: 온-칩 트랜스포머 밸룬
401: 1차 권선
402: 2차 권선
403: 제1 포트
404: 그라운드(ground)
405: 제2 포트
406: 제3 포트
407, 408: 기생 용량(parasitic capacitance)
본 발명은 두 출력단에서 발생하는 진폭 불균형(amplitude imbalance)을 개선하기 위한 온-칩 트랜스포머 밸룬(on-chip transformer balun)에 관한 것으로, 더욱 자세하게는 2차 권선(secondary winding) 또는 1차 권선(primary winding)의 언더패스(underpass)를 제외한 나선형의 트래이스(Spiral Trace) 부분을 단일 금속 층으로 이루어진 구조가 아닌 복수의 금속 층으로 이루어진 비대칭적인 구조로 설계하여 인터-와인딩(inter-winding) 용량값을 조정함으로써 상기 진폭 불균형을 개선한 온-칩 트랜스포머 밸룬에 관한 것이다.
밸룬(balun)은 대지에 대하여 평형한 회로를 한쪽 끝이 접지되어 있는 증폭 회로와 결합할 때, 평형 회로의 대지 평형이 무너지는 것을 방지하기 위해, 또는 초단파대 전송 회로에서 접지에 대하여 평형하고 있는 회로와 동축 케이블과 같은 불평형 회로를 접속할 때 사용하는 정합용 트랜스로서, 평형(balance)과 비평형(unbalance)의 합성어에 해당하며, balance/unbalance signal을 상호 변환시켜주는 장치로 기능한다.
마이크로웨이브(microwave)에서 오프-칩(off-chip) 형태로 주로 사용되는 Marchand 밸룬은 해당 주파수의 전기적 파장의 1/4 길이로 설계되어 수 GHz 이하 대역의 어플리케이션과 관련된 온-칩(on-chip)에 적용하여 사용하는 경우, 회로판(wafer)상에서 차지하는 면적이 매우 커지고, 이로 인해 제조 비용이 증가하는 문제점이 있다.
도 1은 종래기술에 있어서, Marchand 밸룬(110) 및 오버레이 트랜스포머 밸룬(overlay transformer balun)(120)의 구조를 도시한 도면이다. 일반적으로 온-칩 형태에서는 트랜스포머(transformer)를 응용한 밸룬이 사용되며, Marchand 밸룬(110)에 비해 작은 면적으로도 유사한 성능을 얻을 수 있다.
이러한 트랜스포머 밸룬의 구조에는 플레이너(planar) 및 오버레이(overlay) 방식이 있고 대부분의 CMOS(complementary metal oxide semiconductor) 파운드리(foundry) 에서는 오버레이 트랜스포머 밸룬(120)의 형태로서 멀티-금속 층(multi-metal layer)인 1차 권선(121) 및 2차 권선(122)을 제공하여 비용 대비 면적 효율 이 가장 우수하다.
그러나 이러한 오버레이 트랜스포머 밸룬(120)에서는 기생 용량(parasitic capacitance)에 의한 성능 저하 문제가 발생한다.
도 2는 종래기술에 있어서, 온-칩 트랜스포머 밸룬(210)의 구조 및 상기 구조로 인해 발생하는 성능 저하 문제를 설명하기 위한 도면이다. 도 2에 도시된 바와 같이 오버레이 트랜스포머 밸룬(120)을 포함하는 종래기술의 온-칩 트랜스포머 밸룬(210)은 1차 권선(211) 및 2차 권선(212)으로 구성되어 있다.
이때, 1차 권선(211)은 제1 포트(213) 및 그라운드(214)와 연결되어 있고, 2차 권선(212)은 센터 탭(center tap)(215)을 기준으로 제2 포트(216) 및 제3 포트(217)와 연결되어 있다.
이 경우, 1:n 트랜스포머 콤팩트 모델에서 1차 권선(211) 및 2차 권선(212)간의 자화 결합(magnetizing coupling)에 의해 제1 포트(213)를 통해 입력된 입력신호가 제2 포트(216) 및 제3 포트(217)의 출력단으로 변환 및 전달되지만, 실제로는 오버레이 트랜스포머 밸룬(120)에서는 자화 결합뿐만 아니라, 주파수가 높아질수록 기생 용량에 의한 예기치 않은 결합으로 전체 성능이 저하되는 문제점이 발생한다.
이러한 온-칩 트랜스포머 밸룬(210)은 입/출력간의 신호전달 특성상 반전(inverting) 및 비반전(non-inverting) 연결 형태를 이룬다. 1:n 트랜스포머 밸룬의 입력 및 출력간 상기 반전 및 상기 비반전 연결에 따라 1차 권선(211) 및 2차 권선(212)간의 기생 용량에 의한 결합 매커니즘이 각각 로우-패스 필터(low-pass filter) 및 밴드-패스 필터(band-pass filter) 효과의 비 대칭성을 띄므로, 주파수가 높아질수록 두 출력 단의 진폭 불균형이 증가한다. 도 2에 도시된 그래프(220)는 데시벨(dB)로 표시한 전달 계수 등급(transmission coefficient magnitude)과 주파수간의 관계를 통해 기생 용량의 영향(221)을 나타내고 있다. 기생 용량의 영향(221)에서 보이는 바와 같이 주파수가 높아질수록 상기 전달 계수 등급의 차이가 더 크게 벌어지는 것을 확인할 수 있다.
이와 같이 종래기술의 온-칩 트랜스포머 밸룬(210)은 주파수가 증가할수록 두 출력 단에서의 진폭 불균형이 급격히 커짐에 따라 사용 가능한 주파수 영역이 저주파영역으로 제한되는 문제점이 있다.
본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위해, 본 발명은 두 출력단에서 발생하는 진폭 불균형(amplitude imbalance)을 개선하기 위한 온-칩 트랜스포머 밸룬(on-chip transformer balun)에 관한 새로운 기술을 제안한다.
본 발명은 상기 온-칩 트랜스포머 밸룬의 1차 권선 및 2차 권선 중 어느 하나를 서로 다른 층에 위치하는 복수의 금속 층으로 분리하여 분리된 상기 복수의 금속 층과 상기 1차 권선 또는 상기 금속 층과 상기 2차 권선간의 물리적인 거리의 차이를 통해 기생 용량(parasitic capacitance)을 조절하여 상기 진폭 불균형을 개선하는 것을 목적으로 한다.
본 발명의 다른 목적은 상기 온-칩 트랜스포머 밸룬의 고주파대역에서 두 출 력단간의 상기 진폭 불균형을 개선시킴으로 공통 모드 잡음(common mode noise) 제거 특성을 개선하여 상기 진폭 불균형에 의해 발생할 수 있는 직접변환방식 수신기에서 원하지 않는 신호의 유입으로 인한 정보 왜곡현상을 감소시키는 것이다.
본 발명의 또 다른 목적은 개선된 상기 진폭 불균형을 이용하여 상기 온-칩 트랜스포머 밸룬이 지니고 있는 고주파대역의 특성 제한성의 개선을 통해 오프-칩 밸룬(off-chip balun)을 대신하여 상기 온-칩 트랜스포머 밸룬을 RFIC(Radio Frequency Integrated Circuits)에 집적하는 것이다.
상기의 목적을 달성하고, 상술한 종래기술의 문제점을 해결하기 위하여, 본 발명의 일실시예에 따른 온-칩 트랜스포머 밸룬(on-chip transformer Balun)은, 상기 온-칩 트랜스포머 밸룬의 입력단으로서의 1차 권선(primary winding) 및 상기 온-칩 트랜스포머 밸룬의 출력단으로서의 2차 권선(secondary winding)을 포함하고, 상기 1차 권선 및 상기 2차 권선 중 어느 하나는 언더패스(underpass)를 제외한 나선형의 트래이스(Spiral Trace) 부분이 서로 다른 층에 위치하는 복수의 금속 층으로 구성되어 비대칭적 구조를 갖는 것을 특징으로 한다.
본 발명의 일측에 따르면, 상기 금속 층은 제1 금속 층 및 제2 금속 층을 포함하고, 상기 2차 권선이 상기 금속 층으로 구성된 경우, 상기 1차 권선과 상기 제1 금속 층 및 상기 제2 금속 층간의 물리적 거리의 차이를 통해 기생 용량 결합(parasitic capacitance coupling)을 조절하여 고주파대역에서 상기 2차 권선의 두 출력단 사이에서 발생하는 진폭 불균형(amplitude imbalance)을 개선할 수 있다.
본 발명의 다른 측면에 따르면, 상기 기생 용량 결합은 상기 1차 권선과 상기 제1 금속 층간의 기생 용량 값인 Co1 및 상기 1차 권선과 상기 제2 금속 층간의 기생 용량 값인 Co2를 통해 조절할 수 있다.
본 발명의 또 다른 측면에 따르면, 상기 Co1 및 상기 Co2는 상기 Co1에서 상기 Co2보다 상대적으로 작은 값을 갖는 경우, 상기 Co1의 임피던스값이 상기 Co2의 임피던스값보다 상대적으로 큰 값을 갖게 되어 상기 출력단의 한쪽 포트로 지배적으로 결합되는 신호가 줄어들 수 있고, 1차 권선과 상기 제1 금속 층간의 거리 및 상기 1차 권선과 상기 제2 금속 층간의 거리에 반비례하는 것을 특징으로 할 수 있다.
이하 첨부된 도면을 참조하여 본 발명에 따른 다양한 실시예를 상세히 설명하기로 한다.
도 3은 본 발명의 일실시예에 있어서, 진폭 불균형을 개선하기 위한 방법을 설명하기 위한 도면이다. 도 3은 1:n 트랜스포머 콤팩트 모델(300)을 도시한 도면으로서 1차 권선 및 2차 권선의 기생 용량 값인 Co1(301) 및 Co2(302)를 포함하고 있다.
이 경우, 상기 1차 권선의 제1 포트를 통해 입력되는 입력 신호의 주파수가 높아질수록 Co1(301)을 통해 결합되는 신호의 크기가 커지고 이를 개선하기 위해 Co1(301)을 Co2(302)보다 작게 하면 Co1(301)의 임피던스값이 Co2(302)보다 상대적으로 커지므로 제2 포트 측으로 월등히 높게 결합되는 상기 신호가 줄어들고 이에 따라, 두 출력단, 즉 상기 제2 포트 및 상기 제3 포트간 진폭 불균형이 개선된다.
Co1(301)을 Co2(302)보다 작게 만들기 위한 방법에 대해서는 도 4 내지 도 6을 통해 더욱 자세히 설명한다.
도 4는 본 발명의 일실시예에 있어서, 온-칩 트랜스포머 밸룬의 구조를 설명하기 위한 도면이다. 도 4에 도시된 바와 같이 온-칩 트랜스포머 밸룬(400)은 1차 권선(401) 및 2차 권선(402)를 포함할 수 있다.
1차 권선(401)은 제1 포트(403) 및 그라운드(404)와 연결되어 제1 포트(403)를 통해 입력신호를 입력 받는 온-칩 트랜스포머 밸룬(400)의 입력단 역할을 수행한다.
2차 권선(402)은 서로 다른 층에 위치하는 두 개의 금속 층인 제1 금속 층 및 제2 금속 층을 포함하고, 상기 제1 금속 층 및 상기 제2 금속 층은 각각 제2 포트(405) 및 제3 포트(406)에 연결되어 온-칩 트랜스포머 밸룬(400)의 출력단 역할을 수행한다.
이와 같이 2차 권선(402)에 상기 제1 금속 층 및 상기 제2 금속 층이 구성된 경우, 1차 권선(401)과 상기 제1 금속 층간의 물리적 거리의 차이 및 1차 권선(401)과 상기 제2 금속 층간의 물리적 거리의 차이를 통해 기생 용량 결합을 조절하여 고주파대역에서 2차 권선(402)의 두 출력단인 제2 포트(405) 및 제3 포트(406) 사이에서 발생하는 진폭 불균형을 개선할 수 있다.
이 경우, 상기 기생 용량 결합은 1차 권선(401)과 상기 제1 금속 층간의 기생 용량 값인 Co1(407) 및 1차 권선(401)과 상기 제2 금속 층간의 기생 용량 값인 Co2(408)를 통해 조절할 수 있다. 또한, Co1(407) 및 Co2(408)는 Co1(407)에서 Co2(408)보다 상대적으로 작은 값을 갖는 경우, Co1(407)의 임피던스값이 Co2(408)의 임피던스값보다 상대적으로 큰 값을 갖게 되어 상기 출력단의 한쪽 포트로 지배적으로 결합되는 신호가 줄어들 수 있고, 1차 권선(401)과 상기 제1 금속 층간의 거리 및 1차 권선(401)과 상기 제2 금속 층간의 거리에 반비례하는 것을 특징으로 할 수 있다. 이에 더해, 상기 고주파대역은 5GHz 대역을 포함할 수 있다.
즉, 2차 권선(402)을 상기 제1 금속 층 및 상기 제2 금속 층의 두 개의 층으로 분리하여 상기 제1 금속 층과 1차 권선(401) 및 상기 제2 금속 층과 1차 권선(401)간의 각각의 거리가 달라졌기 때문에 거리와 반비례하는 특징을 가진 Co1(407)와 Co2(408)의 값을 바꿀 수 있다. 더욱 자세하게는 상기 제1 금속 층과 1차 권선(401)간의 물리적인 거리가 상기 제2 금속 층과 1차 권선(401)간의 물리적인 거리보다 더 길어졌기 때문에 Co1(407)의 크기가 길어진 거리에 반비례하는 특성을 통해 Co1(407)을 Co2(408)보다 작아지게 할 수 있다.
이와 같이 본 실시예에 따른 온-칩 트랜스포머 밸룬은 1차 권선 및 2차 권선 중 어느 하나를 서로 다른 층에 위치하는 복수의 금속 층으로 분리하여 분리된 상기 복수의 금속 층과 상기 1차 권선 또는 상기 금속 층과 상기 2차 권선간의 물리적인 거리의 차이를 통해 기생 용량을 조절하여 상기 진폭 불균형을 개선할 수 있다.
또한, 상기 온-칩 트랜스포머 밸룬의 고주파대역에서 두 출력단간의 진폭 불균형을 개선시킴으로 공통 모드 잡음(common mode noise) 제거 특성을 개선하여 상기 진폭 불균형에 의해 발생할 수 있는 직접변환방식 수신기에서 원하지 않는 신호 의 유입으로 인한 정보 왜곡현상을 감소시킬 수 있다.
이에 더해, 개선된 상기 진폭 불균형을 이용하여 상기 온-칩 트랜스포머 밸룬이 지니고 있는 고주파대역의 특성 제한성의 개선을 통해 오프-칩 밸룬(off-chip balun)을 대신하여 상기 온-칩 트랜스포머 밸룬을 RFIC(Radio Frequency Integrated Circuits)에 집적할 수 있다.
위에서 설명하지 않은 상기 1차 권선을 상기 복수의 금속 층으로 분리하여 상기 진폭 불균형을 개선하는 구조에 대해서는 도 6을 통해 더욱 자세히 설명한다.
도 5는 본 발명의 일실시예에 있어서, 비대칭적으로 설계된 2차 권선의 구조를 설명하기 위한 도면이다. 도 5에 도시된 바와 같이 온-칩 트랜스포머 밸룬은 1차 권선(501)을 n 번째 금속 층으로 하여 순서대로 1차 권선(501)의 언더패스(502) 및 2차 권선의 제2 금속 층(503)을 위치시키고, 상기 2차 권선의 제1 금속 층(504)의 위치를 n-3 번째 금속 층 내지 1 번째 금속 층 내에서 변화하여 설계함으로써, 제1 금속 층(504)과 1차 권선(501)간의 거리를 조절할 수 있다.
즉, 제1 금속 층(504)의 위치를 다양하게 변화시켜 제1 금속 층(504)과 1차 권선(501)간의 거리를 변경함으로써, 도 4에서 설명한 바와 같이 Co1(407)이 Co2(408)보다 작아지게 제1 금속 층(504)의 위치를 조절하여 진폭 불균형을 개선할 수 있다.
도 6은 본 발명의 일실시예에 있어서, 비대칭적으로 설계된 1차 권선의 구조를 설명하기 위한 도면이다. 도 6은 도 4 및 도 5를 통해 설명한 구조와 달리 1차 권선을 서로 다른 층에 위치하는 두 개의 금속 층인 제1 금속 층(601) 및 제2 금속 층(602)으로 분리하여 제1 금속 층(601)을 n 번째 금속 층으로 하고, 제2 금속 층(602), 2차 권선, 및 상기 2차 권선의 언더패스의 순서대로 나열한 세 개의 층을 그 위치를 다르게 설정하는 구조를 도시하고 있다.
이때, 제1 금속 층(601)과 상기 2차 권선간의 기생 용량인 Co1, 제2 금속 층(602)과 상기 2차 권선간의 기생 용량인 Co2를 이용하여 상기 Co1이 상기 Co2보다 작아지게 상기 세 개의 층의 위치를 조정하는 방법을 통해 진폭 불균형을 개선할 수 있다.
도 7은 진폭(amplitude)에 따른 주파수의 사용 가능 대역을 비교하기 위한 일례를 도시한 도면이다.
그래프(710)은 종래기술에서의 트랜스포머 밸룬의 특성을 나타내는 것으로서 출력단의 제2 포트 및 제3 포트에서의 진폭과 주파수에 의한 곡선(711, 712)를 통해 그래프(710)에서 보이는 바와 같이 3GHz 이하로 사용 가능 대역이 제한됨을 확인할 수 있다. 즉, 5GHz의 고주파대역에서는 진폭 불균형의 문제로 인해 사용이 제한된다.
그래프(720)은 본 발명에서 제안된 트랜스포머 밸룬의 특성을 나타내는 것으로서 1차 권선 또는 2차 권선 중 어느 하나를 서로 다른 층에 위치하는 복수의 금속 층으로 분리함으로써 출력단의 제2 포트 및 제3 포트에서의 진폭과 주파수에 의한 곡선(721, 722)를 통해 그래프(720)에서 보이는 바와 같이 5GHz의 고주파대역에서 사용이 가능하여 차량 신호 변환용, RFIC(Radio Frequency Integrated Circuits) 트랜스시버(transceiver) 또는 안테나 매칭단 등에 적용 및 응용이 가능 하다.
도 8은 진폭의 차이에 따른 주파수 대역을 설명하기 위한 일례를 도시한 도면이다.
도 8은 상용 오프 칩(off-chip) 밸룬(balun)의 진폭 불균형이 대략 max. 1dB임을 감안하였을 때, 상기 일실시예에 따른 온-칩 트랜스포머 밸룬의 경우, 고주파인 5 GHz 대역에서 사용이 가능함을 보이기 위한 도면으로서, 종래기술에서의 진폭의 차이에 따른 주파수 대역을 나타내는 곡선(801)에서는 대략 3GHz 대역에서 진폭의 차이가 0.0을 나타내고, 상기 일실시예에서의 곡선(802)에서는 대략 5GHz 대역에서 진폭의 차이가 0.0을 나타낸다. 이는 본 발명에 따른 온-칩 트랜스포머 밸룬이 고주파대역에서 상기 진폭 불균형이 더 우수함을 나타내는 일례이다.
도 3 내지 도 8을 통해 살펴본 것과 같이 본 발명에 따른 온-칩 트랜스포머 밸룬은 1차 권선 및 2차 권선 중 어느 하나를 서로 다른 층에 위치하는 복수의 금속 층으로 분리함으로써, 기저 용량을 변화시키고, 진폭 불균형을 개선하여 고주파대역에서도 사용할 수 있다.
이상과 같이 본 발명에서는 구체적인 구성 요소 등과 같은 특정 사항들과 한정된 실시예 및 도면에 의해 설명되었으나 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상적인 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
따라서, 본 발명의 사상은 설명된 실시예에 국한되어 정해져서는 아니되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등하거나 등가적 변형이 있는 모든 것들은 본 발명 사상의 범주에 속한다고 할 것이다.
본 발명에 따르면, 온-칩 트랜스포머 밸룬의 1차 권선 및 2차 권선 중 어느 하나를 서로 다른 층에 위치하는 복수의 금속 층으로 분리하여 분리된 상기 복수의 금속 층과 상기 1차 권선 또는 상기 금속 층과 상기 2차 권선간의 물리적인 거리의 차이를 통해 기생 용량(parasitic capacitance)을 조절하여 상기 진폭 불균형(amplitude imbalance)을 개선할 수 있다.
본 발명에 따르면, 상기 온-칩 트랜스포머 밸룬(on-chip transformer balun)의 고주파대역에서 두 출력단간의 상기 진폭 불균형을 개선시킴으로 공통 모드 잡음(common mode noise) 제거 특성을 개선하여 상기 진폭 불균형에 의해 발생할 수 있는 직접변환방식 수신기에서 원하지 않는 신호의 유입으로 인한 정보 왜곡현상을 감소시킬 수 있다.
본 발명에 따르면, 개선된 상기 진폭 불균형을 이용하여 상기 온-칩 트랜스포머 밸룬이 지니고 있는 고주파대역의 특성 제한성의 개선을 통해 오프-칩 밸룬(off-chip balun)을 대신하여 상기 온-칩 트랜스포머 밸룬을 RFIC(Radio Frequency Integrated Circuits)에 집적할 수 있다.

Claims (9)

  1. 온-칩 트랜스포머 밸룬(on-chip transformer Balun)에 있어서,
    상기 온-칩 트랜스포머 밸룬의 입력단으로서의 1차 권선(primary winding); 및
    상기 온-칩 트랜스포머 밸룬의 출력단으로서의 2차 권선(secondary winding)
    을 포함하고,
    상기 1차 권선 및 상기 2차 권선 중 어느 하나는 언더패스(underpass)를 제외한 나선형의 트래이스(Spiral Trace) 부분이 서로 다른 층에 위치하는 복수의 금속 층으로 구성되어 비대칭적 구조를 갖는 것을 특징으로 하는 온-칩 트랜스포머 밸룬.
  2. 제1항에 있어서,
    상기 금속 층은 제1 금속 층 및 제2 금속 층을 포함하고,
    상기 2차 권선이 상기 금속 층으로 구성된 경우, 상기 1차 권선과 상기 제1 금속 층 및 상기 제2 금속 층간의 물리적 거리의 차이를 통해 기생 용량 결합(parasitic capacitance coupling)을 조절하여 고주파대역에서 상기 2차 권선의 두 출력단 사이에서 발생하는 진폭 불균형(amplitude imbalance)을 개선하는 것을 특징으로 하는 온-칩 트랜스포머 밸룬.
  3. 제2항에 있어서,
    상기 기생 용량 결합은 상기 1차 권선과 상기 제1 금속 층간의 기생 용량 값인 Co1 및 상기 1차 권선과 상기 제2 금속 층간의 기생 용량 값인 Co2를 통해 조절되는 것을 특징으로 하는 온-칩 트랜스포머 밸룬.
  4. 제3항에 있어서,
    상기 Co1 및 상기 Co2는, 상기 1차 권선과 상기 제1 금속 층간의 거리 및 상기 1차 권선과 상기 제2 금속 층간의 거리에 반비례하여 결정되는 것을 특징으로 하는 온-칩 트랜스포머 밸룬.
  5. 제1항에 있어서,
    상기 금속 층은 제1 금속 층 및 제2 금속 층을 포함하고,
    상기 1차 권선이 상기 금속 층으로 구성된 경우, 상기 2차 권선과 상기 제1 금속 층 및 상기 제2 금속 층간의 물리적 거리의 차이를 통해 기생 용량 결합(parasitic capacitance coupling)을 조절하여 고주파대역에서 상기 2차 권선의 두 출력단 사이에서 발생하는 진폭 불균형(amplitude imbalance)을 개선하는 것을 특징으로 하는 온-칩 트랜스포머 밸룬.
  6. 제5항에 있어서,
    상기 기생 용량 결합은 상기 2차 권선과 상기 제1 금속 층간의 기생 용량 값 인 Co1 및 상기 2차 권선과 상기 제2 금속 층간의 기생 용량 값인 Co2를 통해 조절되는 것을 특징으로 하는 온-칩 트랜스포머 밸룬.
  7. 제6항에 있어서,
    상기 Co1 및 상기 Co2는, 상기 2차 권선과 상기 제1 금속 층간의 거리 및 상기 2차 권선과 상기 제2 금속 층간의 거리에 반비례하여 결정되는 것을 특징으로 하는 온-칩 트랜스포머 밸룬.
  8. 제2항 또는 제5항에 있어서,
    상기 고주파대역은 5GHz 대역을 포함하는 것을 특징으로 하는 온-칩 트랜스포머 밸룬.
  9. 제1항에 있어서,
    상기 1차 권선은 제1 포트 및 그라운드(ground)와 연결되고, 상기 2차 권선은 제2 포트 및 제3 포트와 연결되는 것을 특징으로 하는 온-칩 트랜스포머 밸룬.
KR1020060044444A 2006-05-17 2006-05-17 진폭 불균형을 개선하기 위한 온­칩 트랜스포머 밸룬 KR100777394B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020060044444A KR100777394B1 (ko) 2006-05-17 2006-05-17 진폭 불균형을 개선하기 위한 온­칩 트랜스포머 밸룬
US11/540,711 US7482904B2 (en) 2006-05-17 2006-10-02 Device for improving amplitude imbalance of on-chip transformer balun
EP06122343A EP1858162B1 (en) 2006-05-17 2006-10-16 Device for improving amplitude imbalance of on-chip transformer balun
JP2007006510A JP4684244B2 (ja) 2006-05-17 2007-01-16 オンチップトランスフォーマーバランの振幅不均衡を改善するための装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060044444A KR100777394B1 (ko) 2006-05-17 2006-05-17 진폭 불균형을 개선하기 위한 온­칩 트랜스포머 밸룬

Publications (1)

Publication Number Publication Date
KR100777394B1 true KR100777394B1 (ko) 2007-11-19

Family

ID=38426475

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060044444A KR100777394B1 (ko) 2006-05-17 2006-05-17 진폭 불균형을 개선하기 위한 온­칩 트랜스포머 밸룬

Country Status (4)

Country Link
US (1) US7482904B2 (ko)
EP (1) EP1858162B1 (ko)
JP (1) JP4684244B2 (ko)
KR (1) KR100777394B1 (ko)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100886351B1 (ko) * 2007-01-24 2009-03-03 삼성전자주식회사 변압기 및 밸룬
US7979043B2 (en) * 2007-11-28 2011-07-12 Broadcom Corporation Programmable antenna interface with adjustable transformer and methods for use therewith
CN101383218B (zh) * 2008-06-26 2012-05-09 复旦大学 一种用于产生四极电场的射频电源
US20100052839A1 (en) * 2008-09-04 2010-03-04 Koen Mertens Transformers and Methods of Manufacture Thereof
JP2011040509A (ja) * 2009-08-07 2011-02-24 Imec ２層式トランス
US8502620B2 (en) 2010-11-12 2013-08-06 Taiwan Semiconductor Maufacturing Company, Ltd. Balun system and method
WO2012153531A1 (ja) * 2011-05-11 2012-11-15 パナソニック株式会社 電磁共鳴結合器
CN103339857B (zh) * 2011-11-01 2017-02-15 松下知识产权经营株式会社 栅极驱动电路
KR101214722B1 (ko) * 2011-11-22 2012-12-21 삼성전기주식회사 트랜스포머 및 그 제조방법
JP5800691B2 (ja) * 2011-11-25 2015-10-28 ルネサスエレクトロニクス株式会社 トランス
US8847663B2 (en) 2012-01-30 2014-09-30 Panasonic Corporation Gate drive circuit
CN103730335B (zh) * 2012-10-12 2016-02-10 上海华虹宏力半导体制造有限公司 片上变压器的衬底涡流的射频模型方法
US8917210B2 (en) 2012-11-27 2014-12-23 International Business Machines Corporation Package structures to improve on-chip antenna performance
US9576725B2 (en) * 2012-12-28 2017-02-21 General Electric Company Method for reducing interwinding capacitance current in an isolation transformer
US9330832B2 (en) 2013-02-13 2016-05-03 Nokia Technologies Oy Integrated transformer balun with enhanced common-mode rejection for radio frequency, microwave, and millimeter-wave integrated circuits
EP2887364B1 (en) * 2013-12-18 2017-06-07 Nxp B.V. Integrated transformer
TWI456600B (zh) * 2014-03-19 2014-10-11 Realtek Semiconductor Corp 積體變壓器
CN107210714A (zh) * 2015-01-27 2017-09-26 华为技术有限公司 变换器、功率匹配网络和数字功率放大器
TWI619128B (zh) * 2015-12-08 2018-03-21 瑞昱半導體股份有限公司 螺旋狀堆疊式積體電感及變壓器
US10673323B2 (en) * 2016-10-27 2020-06-02 University Of Florida Research Foundation, Incorporated Loop noise balance technique for CM EMI noise reduction of the full bridge LLC resonant converter
CN108933030A (zh) * 2017-05-26 2018-12-04 中芯国际集成电路制造(上海)有限公司 变压器
TWI632568B (zh) 2017-12-12 2018-08-11 絡達科技股份有限公司 晶片式平衡-不平衡變壓器
US20190189342A1 (en) * 2017-12-20 2019-06-20 National Chung Shan Institute Of Science And Technology Variable inductor and integrated circuit using the variable inductor
TWI643219B (zh) * 2018-01-08 2018-12-01 瑞昱半導體股份有限公司 電感裝置
US11791860B2 (en) 2022-01-19 2023-10-17 Swiftlink Technologies Inc. Ultra compact and wide band folded Marchand Balun for millimeter-wave and beyond wireless communication

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03171705A (ja) * 1989-11-30 1991-07-25 Toshiba Corp 平面トランス
US5386206A (en) 1991-10-03 1995-01-31 Murata Manufacturing Co., Ltd. Layered transformer coil having conductors projecting into through holes
KR100218676B1 (ko) 1996-09-05 1999-09-01 정선종 스피럴 인덕터의 구조
JPH11340068A (ja) 1998-05-26 1999-12-10 Oki Electric Ind Co Ltd トランスの製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1278051C (en) * 1988-01-15 1990-12-18 Gordon Glen Rabjohn Balanced planar transformers
JPH0777175B2 (ja) * 1989-11-10 1995-08-16 株式会社村田製作所 積層トランス
JP4306849B2 (ja) * 1998-12-22 2009-08-05 Ｔｄｋ株式会社 積層形バルントランス
US6396362B1 (en) * 2000-01-10 2002-05-28 International Business Machines Corporation Compact multilayer BALUN for RF integrated circuits
SE0004794L (sv) 2000-12-22 2002-06-23 Ericsson Telefon Ab L M En flerskikts-symmetreringstransformatorstruktur
US6717502B2 (en) * 2001-11-05 2004-04-06 Atheros Communications, Inc. Integrated balun and transformer structures
US6803849B2 (en) * 2002-10-31 2004-10-12 Intersil Americas Inc. Solid state inducting device
US6927664B2 (en) * 2003-05-16 2005-08-09 Matsushita Electric Industrial Co., Ltd. Mutual induction circuit
JP2005005595A (ja) * 2003-06-13 2005-01-06 Murata Mfg Co Ltd コイル部品
JP4678572B2 (ja) * 2004-05-20 2011-04-27 日立金属株式会社 積層型バラントランス及びそれを用いた高周波スイッチモジュール
JP2006014276A (ja) * 2004-05-27 2006-01-12 Murata Mfg Co Ltd 積層型バルントランス
DE102004036139B4 (de) * 2004-07-26 2008-09-04 Infineon Technologies Ag Bauelementanordnung mit einem planaren Transformator
US7253712B1 (en) * 2004-08-31 2007-08-07 Theta Microelectronics, Inc. Integrated high frequency balanced-to-unbalanced transformers
KR100599126B1 (ko) * 2005-03-11 2006-07-12 삼성전자주식회사 온칩 밸룬 및 이를 이용한 트랜스시버 그리고 온칩 밸룬 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03171705A (ja) * 1989-11-30 1991-07-25 Toshiba Corp 平面トランス
US5386206A (en) 1991-10-03 1995-01-31 Murata Manufacturing Co., Ltd. Layered transformer coil having conductors projecting into through holes
KR100218676B1 (ko) 1996-09-05 1999-09-01 정선종 스피럴 인덕터의 구조
JPH11340068A (ja) 1998-05-26 1999-12-10 Oki Electric Ind Co Ltd トランスの製造方法

Also Published As

Publication number Publication date
EP1858162B1 (en) 2013-02-13
US20070268106A1 (en) 2007-11-22
EP1858162A1 (en) 2007-11-21
JP2007311753A (ja) 2007-11-29
JP4684244B2 (ja) 2011-05-18
US7482904B2 (en) 2009-01-27

Similar Documents

Publication Publication Date Title
KR100777394B1 (ko) 진폭 불균형을 개선하기 위한 온­칩 트랜스포머 밸룬
US10447230B2 (en) Transformer of the balanced-unbalanced type
US7526256B2 (en) Transformer-based multi-band RF front-end architecture
US8427388B2 (en) Eight-shaped RF balun
US9893408B2 (en) Directional coupler
US7088214B2 (en) On-chip multiple tap transformer and inductor
US7511591B2 (en) Setting of the impedance ratio of a balun
US20050212619A1 (en) Filter circuit
US7847653B2 (en) Wide bandwidth microwave balun
US20060103484A1 (en) Balun with localized components
US7449974B2 (en) On-chip balun and transceiver using the same and method for fabricating on-chip balun
US20100244981A1 (en) Radio frequency power divider and combiner circuit
JP2005528819A (ja) 無線およびワイヤレスのアプリケーションのためのオンチップ変圧器を使ったフィルタの集積化
US9093978B2 (en) Multi-loop transformer having wideband frequency applications
US6952142B2 (en) Frequency-selective balun transformer
US6639490B2 (en) Ninety degree coupler for radio frequency degraded circuits
US20080062727A1 (en) Laminated balun transformer
US20080258837A1 (en) Balun signal transformer
US10998876B2 (en) Balun
CN114175396A (zh) 平衡转换器
KR101977832B1 (ko) 비대칭 구조의 집중소자 기반 방향성 결합기
CN110380689B (zh) 一种侧边耦合蜿蜒结构的硅基片上无源巴伦
JPH06276045A (ja) 高周波トランスジューサ
JP4663770B2 (ja) 弾性波デバイス
US20230036397A1 (en) Balun

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121016

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131022

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee