JP2004127976A - インダクティブ素子とその製造方法 - Google Patents
インダクティブ素子とその製造方法 Download PDFInfo
- Publication number
- JP2004127976A JP2004127976A JP2002285824A JP2002285824A JP2004127976A JP 2004127976 A JP2004127976 A JP 2004127976A JP 2002285824 A JP2002285824 A JP 2002285824A JP 2002285824 A JP2002285824 A JP 2002285824A JP 2004127976 A JP2004127976 A JP 2004127976A
- Authority
- JP
- Japan
- Prior art keywords
- inductive element
- conductor
- insulating
- manufacturing
- coil
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000001939 inductive effect Effects 0.000 title claims abstract description 100
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 26
- 239000004020 conductor Substances 0.000 claims abstract description 112
- 239000000463 material Substances 0.000 claims abstract description 102
- 238000005520 cutting process Methods 0.000 claims description 34
- 239000011810 insulating material Substances 0.000 claims description 34
- 239000002184 metal Substances 0.000 claims description 34
- 229910052751 metal Inorganic materials 0.000 claims description 34
- 229920005989 resin Polymers 0.000 claims description 28
- 239000011347 resin Substances 0.000 claims description 28
- 238000000034 method Methods 0.000 claims description 24
- 239000011888 foil Substances 0.000 claims description 20
- 239000000843 powder Substances 0.000 claims description 14
- 239000002131 composite material Substances 0.000 claims description 13
- 239000000696 magnetic material Substances 0.000 claims description 11
- 238000000206 photolithography Methods 0.000 claims description 11
- 238000010030 laminating Methods 0.000 claims description 10
- 230000002093 peripheral effect Effects 0.000 claims description 9
- 238000002156 mixing Methods 0.000 claims description 8
- 238000005498 polishing Methods 0.000 claims description 7
- 239000011248 coating agent Substances 0.000 claims description 4
- 238000000576 coating method Methods 0.000 claims description 4
- 239000003989 dielectric material Substances 0.000 claims description 2
- 238000011049 filling Methods 0.000 claims description 2
- 239000002994 raw material Substances 0.000 abstract description 6
- 238000003475 lamination Methods 0.000 abstract description 5
- 238000000227 grinding Methods 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 58
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 6
- 239000000919 ceramic Substances 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- 239000010408 film Substances 0.000 description 5
- 238000007639 printing Methods 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000004804 winding Methods 0.000 description 4
- 238000010304 firing Methods 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- UQSXHKLRYXJYBZ-UHFFFAOYSA-N Iron oxide Chemical compound [Fe]=O UQSXHKLRYXJYBZ-UHFFFAOYSA-N 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 239000012790 adhesive layer Substances 0.000 description 2
- 239000011230 binding agent Substances 0.000 description 2
- 238000001035 drying Methods 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 239000006247 magnetic powder Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910000889 permalloy Inorganic materials 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- 229910000702 sendust Inorganic materials 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- -1 vinylbenzyl Chemical group 0.000 description 2
- JYEUMXHLPRZUAT-UHFFFAOYSA-N 1,2,3-triazine Chemical compound C1=CN=NN=C1 JYEUMXHLPRZUAT-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 229920000106 Liquid crystal polymer Polymers 0.000 description 1
- 239000004977 Liquid-crystal polymers (LCPs) Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000006258 conductive agent Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000007606 doctor blade method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 239000005350 fused silica glass Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000035699 permeability Effects 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 229910000859 α-Fe Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F5/00—Coils
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F17/0033—Printed inductances with the coil helically wound around a magnetic core
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F2017/004—Printed inductances with the coil helically wound around an axis without a core
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Coils Or Transformers For Communication (AREA)
- Manufacturing Cores, Coils, And Magnets (AREA)
Abstract
【課題】量産が容易で、導体パターンのずれが小さく、狭公差のインダクタンス値が得られ、高いＱ特性が得られるインダクティブ素子やその製造方法を提供する。
【解決手段】導体層２Ａと絶縁層４Ａとを交互に積層して素材１７を準備する。素材１７の表面に、積層方向に、互いに平行をなすように、コイル内周部を形成するための所定幅の複数本の溝１８を加工する。溝１８に埋込材５を埋め込む。埋込材５を埋め込んだ素材の表面１６を研磨により整面する。隣接する導体層２Ａ間を接続してインダクティブ素子となるヘリカルコイルを構成する。そして表裏面を絶縁層により覆い、切断により個々のチップを得る。
【選択図】図４
【解決手段】導体層２Ａと絶縁層４Ａとを交互に積層して素材１７を準備する。素材１７の表面に、積層方向に、互いに平行をなすように、コイル内周部を形成するための所定幅の複数本の溝１８を加工する。溝１８に埋込材５を埋め込む。埋込材５を埋め込んだ素材の表面１６を研磨により整面する。隣接する導体層２Ａ間を接続してインダクティブ素子となるヘリカルコイルを構成する。そして表裏面を絶縁層により覆い、切断により個々のチップを得る。
【選択図】図４
Description
【０００１】
【発明が属する技術分野】
本発明は、積層構造のインダクタンス素子やコモンモードチョークコイルまたはトランス等として使用されるか、あるいは他の素子と組み合わされて構成されるか、もしくはモジュールに組み込まれる等の態様で使用に供されるインダクティブ素子とその製造方法に関する。
【０００２】
【従来の技術】
従来のインダクティブ素子の一例として、機能材料粉末と樹脂とを混合した複合材料または樹脂からなるコア基板の表裏面にフォトリソ工法を用いてスパイラル状にコイルを形成したものがある（例えば特許文献１参照。）。
【０００３】
また、他の従来例として、積層セラミックチップインダクタに代表されるように、１／２〜３／４ターン巻きの導体パターンを有するグリーンシートを多層積層し切断して焼成することにより、積層方向にヘリカル状のコイルを巻上げたものがある（例えば特許文献２参照。）。
【０００４】
さらに従来の別のインダクティブ素子として巻線型のものがあり、これはボビンに巻線となるワイヤをヘリカル状に巻いたものである。（例えば特許文献３参照。）。
【０００５】
【特許文献１】
特許２７１４３４３号公報（第３−４頁、図３、図５）
【特許文献２】
特開平１１−１０３２２９号公報（第４−５頁、図２）
【特許文献３】
特開平１１−２０４３５２号公報（第３頁、図２）
【発明が解決しようとする課題】
前記薄膜型コイルを用いた従来のインダクティブ素子は、その構造上、高いＱ特性を得ることが難しい。また、コア基板上の同一面にスパイラルコイルを形成するため、その導体パターンに高度な微細加工が必要とされ、高いインダクタンス値を得ることが難しい。また、コイルを形成するために少なくとも２回のフォトリソ工法を用いたパターニングが必要であり、工数が多いという問題点がある。
【０００６】
また、前記積層型のものは、内部導体が印刷法により多層積層されるため、印刷ばらつきと積層ばらつきが発生する上、素子を焼成するので、焼成時の収縮や収縮ばらつき等によりインダクタンス精度が低下し、狭公差のインダクティブ素子を得ることが難しい。
【０００７】
また、前記巻線型のものは、ボビン１個ずつワイヤーを巻線するので、小型化や生産性に難があり、低コストでインダクティブ素子を得ることが難しい。
【０００８】
本発明は、前記従来のインダクティブ素子の問題点に鑑み、量産が容易で、導体パターンのずれが小さく、狭公差のインダクタンス値が得られるインダクティブ素子とその製造方法を提供することを目的とする。また、本発明は、高いＱ特性が得られるインダクティブ素子やその製造方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】（１）本発明のインダクティブ素子は、絶縁層と導体層とが交互に積層された積層体を素材として作製され、
前記コイルの１ターン分は４辺のうちの３辺が前記積層体の導体をコ字形に切り出すことにより形成され、
前記切り出しにより形成される溝に埋込材が埋め込まれ、
前記コイルの１ターン分の他の１辺は、前記切り出しにより形成されたコ字形導体の隣接するものの開口端どうしを接続するように、フォトリソ工法により、前記溝に埋め込まれた埋込材上に形成された橋架導体からなることを特徴とする。
【００１０】
本発明のインダクティブ素子は、コイルのコ字形導体が積層体の切削により形成されるため、コイル形状が揃い、コ字形導体間の位置のばらつきや積層ばらつきがなく、インダクタンス値が揃った狭公差のインダクティブ素子を得ることができる。また、切削によって一度にヘリカルコイルとなる導体加工を行うため、製造が容易となり、低コストでインダクティブ素子を製造することができる。
【００１１】
本発明における素材としては、例えば金属箔に絶縁材料を膜状に塗布したものや、絶縁材料でなるシート（セラミック基板や樹脂基板あるいは機能材料粉末を樹脂に混合した複合材料でなる基板）と金属膜とを一体にしたものや、厚膜技術に用いるグリーンシートに導体ペーストを塗布し乾燥したものを積層して焼成した材料を用いることも可能である。
【００１２】
（２）また、本発明のインダクティブ素子は、前記橋架導体により、前記コ字形導体を１つ跳びに接続することにより、２つの矩形ヘリカルコイルを形成したことを特徴とする。
【００１３】
このように２つのヘリカルコイルを構成しかつそれぞれのヘリカルコイルに対応する端子電極を設けることにより、前記特徴を有するチョークコイルやトランスを構成することができる。
【００１４】
（３）本発明のインダクティブ素子において、前記絶縁層または前記埋込材が樹脂材料または樹脂に機能材料粉末（磁性体粉末または誘電体粉末）を混合した複合材料からなることが好ましい。このように樹脂やその複合材料により絶縁層や埋込材を構成すれば、加工が容易となる。また、混合材料の種類を変えることにより、任意の特性のインダクティブ素子が得られる。
【００１５】
（４）本発明のインダクティブ素子において、コ字形導体が金属板または金属箔からなり、前記橋架導体がフォトリソ工法により形成されていることが好ましい。このように、コ字形導体として金属板または金属箔を用い、橋架導体としてフォトリソ工法により形成した導体を用いれば、コイルの比抵抗を低く抑えることができるため、直流抵抗を低くでき、より高いＱ特性を得ることができる。
【００１６】
（５）本発明のインダクティブ素子において、前記橋架導体は、前記コ字形導体の開口端および前記溝に充填された埋込材の研磨により整面化された面に形成されていることが好ましい。このように、コ字形導体を形成する面を研磨により整面化することにより、コ字形導体の端部と橋架導体との接続が良好に行えると共に、コイル形状をより良く揃えることができる。
【００１７】
（６）本発明のインダクティブ素子において、前記コイルの周囲を覆う絶縁層を有すると共に、該絶縁層および前記埋込材のうちの少なくともいずれかを磁性体により構成し、コイル導体間の絶縁層を誘電体により構成することが好ましい。このように構成すれば、インダクタンス値の高いインダクティブ素子が得られる。
【００１８】
（７）本発明のインダクティブ素子の製造方法は、導体層と絶縁層とを交互に積層して、積層方向の幅内に複数個のインダクティブ素子のターン数に相当する導体層数を有し、かつインダクティブ素子の１個分に相当する厚みを有する四角形をなす板状の素材を準備し、
該素材の表面に、積層方向に、互いに平行をなすように、コイル内周部を形成するための所定幅の複数本の溝を加工し、
前記溝に埋込材を埋め込み、
該埋込材を埋め込んだ素材の表面を研磨により整面し、
該整面化された面に前記埋込材上を跨ぐように、隣接する導体層間を接続してインダクティブ素子となる矩形ヘリカルコイルを構成するための橋架導体をフォトリソ工法により形成し、
該橋架導体を施した素材の表裏面を絶縁材料により覆うと共に、前記表面に各ヘリカルコイルにそれぞれ対応する外部端子を形成し、
前記素材を縦横に切断することにより、個々のインダクティブ素子となるチップを得る
ことを特徴とする。
【００１９】
このように、導体層と絶縁層との積層体の溝切削と個々のチップへの切断加工によってコイルのコ字形導体を形成することにより、内部コイル形状が揃い、コ字形導体間の位置のばらつきや積層ばらつきがなく、インダクタンス値が揃った狭公差のインダクティブ素子を得ることができる。また、切断加工で一度にヘリカルコイルとなる導体加工を行うため、製造が容易となり、低コストでインダクティブ素子を製造することができる。
【００２０】
（８）本発明によるインダクティブ素子の製造方法において、前記切断加工を行う前に、前記埋込材が埋め込まれた溝の間にスリットを設けて各スリットに絶縁材料を充填し、
それぞれ充填された絶縁材料の部分をその絶縁材料の幅より狭い切断手段により切断することが好ましい。
【００２１】
このように、列状にチップが配列される溝間の切断領域にスリットを設けてそのスリットに絶縁材料を充填しておき、その充填された絶縁材料の中央部を切断手段によって切断すれば、個々のチップの両側面を絶縁材料で覆ったチップが切断と同時に形成され、チップ側面に絶縁材料を後付けする手間が不要となり、素子を能率良く製造できる。
【００２２】
（９）本発明によるインダクティブ素子の製造方法において、前記素材の表裏面を絶縁材料により覆うと同時に、前記スリットに絶縁材料を充填することが好ましい。
【００２３】
このように、スリットへの絶縁材料の充填と素材表裏面への絶縁材料の塗布を同時に行うことにより、工数が削減できる。
【００２４】
（１０）本発明によるインダクティブ素子の製造方法において、前記導体層となる複数個のインダクティブ素子に相当する幅の帯状の金属板または金属箔に絶縁材料をコーティングし、
前記コーティングされた帯状素材を、複数個のインダクティブ素子に相当する幅に切断してシート状素材を得、
前記シート状素材を、複数個のインダクティブ素子のターン数に相当する導体層数を有する枚数積層して一体化し、
該一体化した積層体を、インダクティブ素子の１個分の厚みに対応する厚みで積層方向に切断することにより、前記素材を得ることが好ましい。
【００２５】
このように、積層構造の素材を得る場合、同時に複数個のチップ厚み分の素材を得て切断することにより、工数の多い積層体の形成工程が少なくなる。
【００２６】
（１１）本発明によるインダクティブ素子の製造方法において、該絶縁材料をコーティングした金属板または金属箔を積層する場合、インダクティブ素子１個分の導体層数に相当する厚み分を１セットとして、１セットの間に導体層間の絶縁層の厚みより大きな厚みの絶縁層を介在させて一体化することが好ましい。
【００２７】
このように、積層構造の素材を得る場合に、予め切断する部分は厚みのある絶縁層として構成しておくことにより、コイルの巻心方向の両端面の絶縁層を、個々のチップへの切断によって同時に形成することができ、工数が削減できる。
【００２８】
（１２）また、本発明のインダクティブ素子の製造方法は、前記ヘリカルコイルを形成する場合、コ字形導体に対して橋架導体を１つ跳びに接続することにより、１つのチップ当り２つのヘリカルコイルを形成することを特徴とする。
【００２９】
このように、２つのヘリカルコイルを得ることにより、チョークコイルやトランスを得ることができる。
【００３０】
【発明の実施の形態】図１（Ａ）は本発明によるインダクティブ素子の一実施の形態を示す透視斜視図、図１（Ｂ）はそのコイルの構成を示す断面図、図１（Ｃ）はその電極構造を示す断面図、図２（Ａ）は前記インダクティブ素子の底面図、図２（Ｂ）はその断面図である。
【００３１】
図１、図２において、１は矩形ヘリカル状に構成されたコイルであり、該コイル１は４辺のうちの３辺を構成する複数個のコ字形導体２と、他の１辺を構成し、かつ隣接するコ字形導体２どうしを接続して全体として矩形ヘリカルコイル１を構成する橋架導体３とからなる。前記コ字形導体導体２、２間には図２（Ｂ）に示すように絶縁層４が介在する。コ字形導体２の内周面２ａ、外周面２ｂは後述の切削によって積層方向について互いに同面に形成される。
【００３２】
すなわち、図２（Ｂ）に示すように、コ字形導体２の内周面２ａは後述の切削工程により溝１８の側面、底面として構成されるもので、溝１８内に埋込材５が埋め込まれる。該埋込材５およびコ字形導体２の開口側の面６（図１（Ｂ）参照）は研磨により整面され、前記導体３および両端の電極パッド７はその整面化された面上に形成される。９、１０はそれぞれインダクティブ素子の上面、底面を覆うように設けられた絶縁層、１１は両側面に設けられた絶縁層である。１２はインダクティブ素子の底面の両端近傍に設けられた端子電極であり、１２ａは前記電極パッド７と端子電極１２との間を接続する下地層を構成する導体である。
【００３３】
前記絶縁層４、埋込材５および外面を覆う絶縁層９〜１１は樹脂または樹脂には機能材料粉末を混合した複合材料が用いられる。前記コ字形導体が金属板または金属箔からなる。また、絶縁層４にセラミック板を用いた素材や、絶縁層４となるセラミックグリーンシートにコ字形導体２となる導体ペーストを塗布し、焼成したものを素材として用いることもできる。前記橋架導体３はフォトリソ工法を用いてパターニングされた導体からなる。この橋架導体３の形成はメッキのみならず、蒸着、スパッタリングにより成膜してもよい。
【００３４】
前記絶縁層４、９〜１１、埋込材５を構成する樹脂としては、ビスマレイドトリアジン（ＢＴレジン）、エポキシ、ポリイミド、ビニルベンジル等の熱硬化性材料か、または液晶ポリマー等が用いられる。
【００３５】
また、用途によってこれらの樹脂に粉末状で混合する誘電体材料としては、溶融シリカ、ガラス、石英、アルミナ等の粉末が用いられる。また、これらの樹脂や誘電体粉末に低誘電率のものを用いることにより、高周波特性に優れたものを得ることができる。
【００３６】
さらに樹脂に磁性体材料を混合した複合材料も用いることができ、この場合の磁性体材料としては、フェライト、酸化鉄、金属鉄、パーマロイ、センダスト等の粉末が用いられる。
【００３７】
図３ないし図７は図１、図２に示したインダクティブ素子の製造方法の一実施の形態を示す図である。まず、樹脂あるいは樹脂に機能材料粉末を混合したものを溶剤およびバインダに分散させてペースト状とし、図３（Ａ）の斜視図に示すように、導体層であるコ字形導体２を得るための金属箔２Ａ上に前記ペーストをドクターブレード法等により塗布し、乾燥して絶縁層４Ａを形成する。
【００３８】
この場合、金属箔２Ａとしては銅箔が好適であるが、ニッケルや銀もしくはこれらの合金等を用いることができる。また、金属箔２Ａの好ましい厚みは、５〜７５μｍであり、また絶縁層４Ａの好ましい厚みは５〜１００μｍである。
【００３９】
図３（Ｂ）の斜視図に示すように、この絶縁層４Ａを形成した金属箔２Ａを１０ｃｍ四方の広さに切断した。
【００４０】
次に図３（Ｃ）の部分斜視図に示すように、前記のようにして作製した金属箔２Ａと絶縁層４Ａからなるシートを熱圧着または必要な場合には接着層を介して積層し一体化して積層母材１３を得る。この実施の形態においては、インダクティブ素子の１個分の厚みとなるセット１４間に、絶縁層２Ａの厚みより大きな厚みの絶縁層１５を介在させて積層し一体化している。なお、この厚みの大きな絶縁層１５の厚みは１５０〜３５０μｍとすることが好ましい。
【００４１】
次に図３（Ｃ）に２点鎖線１６で示すように、積層方向に等間隔に切断し、図３（Ｄ）の全体斜視図に示すように、厚みｔが１個のインダクティブ素子のコ字形導体２のサイズに相当する大きさ（後で研磨する場合には製品のコ字形導体２の厚みは図示のｔより小さくなる）のシート状の素材１７を得た。また、該素材１７の積層方向を縦方向としたときの縦幅Ｌ内に複数個（前記サイズのインダクティブ素子の場合例えば数十個）のインダクティブ素子のターン数に相当する導体層数を有し、かつ横幅Ｗも複数個（前記サイズのインダクティブ素子の場合例えば数十個）のインダクティブ素子に相当するサイズとする。図３（Ｅ）は図３（Ｄ）の部分拡大斜視図である。
【００４２】
次に図４（Ａ）の全体斜視図および図４（Ｂ）の部分拡大図に示すように、前記コイル１のコ字形導体２の内周面２ａとなる溝１８を、積層方向に対して直角をなす方向に等間隔に研削した。なお、溝１８の幅および深さが３００〜４００μｍであることが好ましい。
【００４３】
次に図４（Ｃ）の部分拡大斜視図に示すように、前記溝１８に前記埋込材５を埋め込む。この埋込材には前記樹脂または樹脂に機能材料粉末を混合した複合材料を溶剤やバインダに分散させたものを用い、この埋込材５の埋め込みは、溝１８の形成面に印刷等により塗布し、乾燥することにより行う。そしてこのようにして溝１８に埋込材５を埋め込んだものの表面（製品では底面となる面側）を研磨して金属箔２Ａが埋込材５により覆われた部分を除去すると同時に、表面を整面（平滑化）する。
【００４４】
次に図５（Ａ）の部分拡大斜視図に示すように、前記のように整面化した面上において、隣接するコ字形導体２間を接続するための橋架導体３および電極パッド７をフォトリソ工法を用いて形成する。このパターニングは、例えば図６（Ａ）、（Ｂ）に示すように、素材１７の表面全面に下地層２５として銅膜を無電解メッキまたはスパッタリングにより形成し、次に表面全面にレジスト２６を施し、フォトリソ工法を用いて、橋架導体３となるべき部分２７や電極パッド７となるべき部分２９のレジストを除去し、これらのレジスト除去部分２７、２９の部分に電解メッキにより銅の本メッキ層を形成し、その後レジスト２６とその下の下地層２５を除去することにより行う。
【００４５】
次に図５（Ｂ）の全体斜視図、図５（Ｃ）の部分拡大斜視図および図７（Ａ）の断面図に示すように、埋込材５を埋め込んだ溝１８の間の部分に、素材１７の両端部を残して、表裏面に貫通するスリット１９を設ける。
【００４６】
次に図７（Ｂ）に示すように、該スリット１９を設けた部分に前記樹脂または複合材料でなる絶縁材料２０を印刷により充填する。次に図７（Ｂ）に示すように、素材１７の表裏面に樹脂または前記複合材料でなる絶縁材料をコーティングして絶縁層９、１０を形成する。これらの絶縁層９、１０と、絶縁材料２０に同一の材料が用いられる場合には、同時にこれらを施すことにより、工数が削減できる。
【００４７】
次に図７（Ｃ）に示すように、前記電極パッド７の部分の上の絶縁層１０をレーザ等により穴２１を明ける。そしてその穴２１の中に電解メッキにより下地層１２ａとしての銅、あるいは下地層１２ａとして樹脂中に銀を混合した導電剤を印刷等により充填する。次にその上に例えばニッケル、錫をこの順にメッキする等により、半田付けのための端子電極１２を形成する。
【００４８】
図８は素材１７内に形成されたヘリカルコイル１にそれぞれ対応して２個ずつ端子電極１２を形成した素材１７の全体斜視図である。図８に示すように、前記溝１８の方向に対して直角をなす方向に線２２に沿ってダイシングにより切断加工する。また、この切断加工の後、または前に、図７（Ｄ）において幅ｓで示しかつ図８において線２２で示すように、前記スリット１９に充填した絶縁材料２０の中央部分を除去するようにしてダイシングにより切断加工を行って、前記側面の絶縁層１１を形成すると共に、個々のチップを得る。
【００４９】
以上に説明したように、本発明においては、ヘリカルコイル１のコ字形導体２や外周部分を切削により形成するため、コイル形状が揃い、コ字形導体間の位置のばらつきや積層ばらつきがなく、インダクタンス値が揃った狭公差のインダクティブ素子を得ることができる。
【００５０】
また、切削によって一度にヘリカルコイル１となる導体加工を行うため、製造が容易となり、低コストで素子を製造することができる。また、本実施の形態のように、樹脂やその複合材料により埋込材５や絶縁層９〜１１を構成すれば、加工が容易となる。
【００５１】
また、導体として導電性接着剤や前述の導体ぺーストのセラミックとの焼結体等を用いることも可能であるが、本実施の形態のように金属箔２Ａを用いれば、コ字形導体の比抵抗を低く抑えることができるため、直流抵抗を低くでき、高いＱ特性を得ることができる。
【００５２】
また、導体３を形成する面は、研磨により整面化することにより、コ字形導体２の端部とパターニングにより形成された橋架部分である導体３との接続が良好に行えると共に、コイル形状をより揃えることができる。
【００５３】
本実施の形態のように、列状にチップが配列される溝１８間の切断領域にスリット１９を設けてそのスリット１９に絶縁材料２０を充填しておき、その充填された絶縁材料２０の中央部を切断手段によって切断すれば、個々のチップの両側面を絶縁材料で覆ったチップが切断と同時に形成され、チップ側面に絶縁材料を後付けする手間が不要となり、能率良く製造できる。
【００５４】
また、素材１７を得る場合、本実施の形態のように、同時に複数個のチップ厚み分の素材を得て切断することにより、積層体の形成工数が少なくなる。
【００５５】
本発明において、素材１７の厚みｔがインダクティブ素子１個分に相当するとは、１個を得ることができる厚みという意味であり、コ字形導体２の厚みｔ（図３参照）を製品より大きく設定しておき、研磨により所望の厚みを得るようにしてもよい。
【００５６】
また、本発明は、前記サイズより小さいものや大きいものにも適用でき、金属箔２Ａの代わりに金属板を用いてもよい。
【００５７】
具体例について述べると、ターン数が１２で平面の縦横幅が１ｍｍ×０．５ｍｍ、厚みが０．５ｍｍのインダクティブ素子を試作した。ここで、埋込材５や絶縁層４、９〜１１にはビニルベンジル樹脂にシリカ粉末を分散混合した比誘電率εが２．９の複合材料を用いた。また、コイル導体２には銅の金属箔を用い、その厚みを３５μｍ、絶縁層４の厚みを２５μｍとし、溝１８の幅を３６０μｍ、深さを３３０μｍとした。また、橋架導体３に薄膜銅を用いた。このインダクティブ素子のインダクタンス値は１５ｎＨ、Ｑ値が約６０（１ＧＨｚ）であった。一方、同じサイズで従来の薄膜によるスパイラル構造のコイルを形成したものは、Ｑ値が約２０であり、セラミック積層体による場合にはＱ値が約３０であるから、本発明によりＱ値の大幅な向上が達成できることが確認できた。
【００５８】
図９（Ａ）は本発明のインダクティブ素子の他の実施の形態であり、チョークコイルやトランスとして構成されたインダクティブ素子について示す。本実施の形態においては、コ字形導体２に対してそれぞれ１つ跳びに導体３ａ、３ｂにより交互に接続してそれぞれ一連のコイルを形成することにより、２つの矩形ヘリカルコイルを形成したものである。７ａ、７ｂは２つのヘリカルコイルのうちの１つの両端に接続される電極パッド、７ｃ、７ｄは他の２つのヘリカルコイルの両端に接続される電極パッド、４１〜４４はそれぞれこれらの電極パッド７ａ〜７ｄ上に形成される端子電極である。
【００５９】
このように、コ字形導体２、２間の橋架導体による接続構造を変えることにより、２つのヘリカルコイルを形成することが可能である。
【００６０】
また、図９（Ｂ）に示すように、１つのチップに複数のヘリカルコイル１が内蔵して並設されたインダクティブ素子アレイとして構成することも可能である。
【００６１】
本発明のインダクティブ素子において、前記埋込材５およびコイルの外周を覆う絶縁層（側面絶縁層９や底面の絶縁層１０および上面の絶縁層１１）の少なくともいずれかに磁性体を用い、コ字形導体２に誘電体を用いることにより、インダクタンス値の高いインダクティブ素子を得ることができる。ここで、埋込材５には、樹脂に磁性体粉末を混合した複合材料を用いることもできるが、前記パーマロイ、センダスト等のような高透磁率の絶縁被覆した棒状金属磁性体を用いることにより、よりインダクタンス値の高いインダクティブ素子を得ることができる。また、このような磁心となる磁性体を溝１８に埋め込むと共に、コイル外周の絶縁僧〜１１にも樹脂に磁性粉末を混合した磁性体を用いることにより、さらにインダクタンス値の高いインダクティブ素子を得ることができる。なお、この金属磁性体を用いる場合は、溝１８内に絶縁性接着材でコ字形導体２と電気的に絶縁して固定することが好ましい。
【００６２】
本発明によるインダクティブ素子は、インダクタンス素子やトランス等として単品で使用される以外に、例えばコンデンサや抵抗等の他の素子と一体に組合わされて構成されるか、あるいはモジュールに組み込まれる等の形態で使用に供されるものとして提供することができる。
【００６３】
【発明の効果】
本発明によれば、ヘリカルコイルのコ字形導体の内周面および外周面を、素材の切削により形成し、他の１辺はパターニングされた導体により構成したので、量産が容易で、導体パターンのずれが小さく、狭公差のインダクタンス値が得られる。また、導体として金属板または金属箔を用いることにより、高いＱ特性が得られるインダクティブ素子が得られる。
【図面の簡単な説明】
【図１】（Ａ）は本発明によるインダクティブ素子の一実施の形態を示す透視斜視図、（Ｂ）はそのコイルの構成を示す断面図、（Ｃ）はその電極構造を示す断面図である。
【図２】（Ａ）は本実施の形態のインダクティブ素子の底面図、（Ｂ）はその断面図である。
【図３】（Ａ）は本実施の形態の原材料となるシートを示す斜視図、（Ｂ）はそのシートを所定の長さごとに切断したものを示す斜視図、（Ｃ）は（Ｂ）のシートを積層し一体化した積層母材を示す部分斜視図、（Ｄ）は（Ｃ）の積層母材を切断加工した後の素材を示す全体斜視図、（Ｅ）は（Ｄ）の部分拡大斜視図である。
【図４】（Ａ）は本実施の形態の素材に溝を形成した状態を示す全体斜視図、（Ｂ）はその部分拡大図、（Ｃ）は前記溝の部分に埋込材を埋め込んだ状態を示す部分拡大斜視図である。
【図５】（Ａ）は本実施の形態において隣接するコ字形導体間をパターニングされた導体により接続した状態を示す部分拡大斜視図、（Ｂ）はその溝間の部分にスリットを状態を示す全体斜視図、（Ｃ）は（Ｂ）の部分拡大斜視図である。
【図６】（Ａ）は本実施の形態において、素材上に橋架導体形成のための下地膜およびレジストパターンを形成した状態を示す断面図、（Ｂ）はその平面図、（Ｃ）はメッキおよびレジスト等の除去により形成された橋架導体および電極パッドのパターンを示す平面図である。
【図７】（Ａ）は図５（Ｃ）の素材の断面図、（Ｂ）はその素材のスリットおよび表裏面に絶縁材料を施した状態を示す断面図、（Ｃ）は電極パッドの部分の上の絶縁層をレーザ等により穴を明けた状態を示す断面図、（Ｄ）はその穴および表面に端子電極を形成した状態を示す断面図である。
【図８】前記素材内に形成されたヘリカルコイルにそれぞれ対応して２個ずつ端子電極を形成した素材および切断箇所を示す全体斜視図である。
【図９】（Ａ）は本発明によるインダクティブ素子の他の実施の形態を示す透視斜視図、（Ｂ）は本発明によるインダクティブ素子の他の実施の形態を示す斜視図である。
【符号の説明】
１：ヘリカルコイル、２：コ字形導体、２Ａ：金属箔、３、３ａ、３ｂ：橋架導体、４、４Ａ：絶縁層、５：埋込材、６：整面化面、７、７ａ〜７ｄ：電極パッド、９〜１１：絶縁層、１２：端子電極、１３：積層母材、１４：セット、１５：接着層、１６：切断線、１７：素材、１８：溝、１９：スリット、２０：絶縁材料、２１：穴、２２、２３：切断線、２５：下地層、２６：レジスト、２７、２９：レジスト除去部分、４１〜４４：端子電極
【発明が属する技術分野】
本発明は、積層構造のインダクタンス素子やコモンモードチョークコイルまたはトランス等として使用されるか、あるいは他の素子と組み合わされて構成されるか、もしくはモジュールに組み込まれる等の態様で使用に供されるインダクティブ素子とその製造方法に関する。
【０００２】
【従来の技術】
従来のインダクティブ素子の一例として、機能材料粉末と樹脂とを混合した複合材料または樹脂からなるコア基板の表裏面にフォトリソ工法を用いてスパイラル状にコイルを形成したものがある（例えば特許文献１参照。）。
【０００３】
また、他の従来例として、積層セラミックチップインダクタに代表されるように、１／２〜３／４ターン巻きの導体パターンを有するグリーンシートを多層積層し切断して焼成することにより、積層方向にヘリカル状のコイルを巻上げたものがある（例えば特許文献２参照。）。
【０００４】
さらに従来の別のインダクティブ素子として巻線型のものがあり、これはボビンに巻線となるワイヤをヘリカル状に巻いたものである。（例えば特許文献３参照。）。
【０００５】
【特許文献１】
特許２７１４３４３号公報（第３−４頁、図３、図５）
【特許文献２】
特開平１１−１０３２２９号公報（第４−５頁、図２）
【特許文献３】
特開平１１−２０４３５２号公報（第３頁、図２）
【発明が解決しようとする課題】
前記薄膜型コイルを用いた従来のインダクティブ素子は、その構造上、高いＱ特性を得ることが難しい。また、コア基板上の同一面にスパイラルコイルを形成するため、その導体パターンに高度な微細加工が必要とされ、高いインダクタンス値を得ることが難しい。また、コイルを形成するために少なくとも２回のフォトリソ工法を用いたパターニングが必要であり、工数が多いという問題点がある。
【０００６】
また、前記積層型のものは、内部導体が印刷法により多層積層されるため、印刷ばらつきと積層ばらつきが発生する上、素子を焼成するので、焼成時の収縮や収縮ばらつき等によりインダクタンス精度が低下し、狭公差のインダクティブ素子を得ることが難しい。
【０００７】
また、前記巻線型のものは、ボビン１個ずつワイヤーを巻線するので、小型化や生産性に難があり、低コストでインダクティブ素子を得ることが難しい。
【０００８】
本発明は、前記従来のインダクティブ素子の問題点に鑑み、量産が容易で、導体パターンのずれが小さく、狭公差のインダクタンス値が得られるインダクティブ素子とその製造方法を提供することを目的とする。また、本発明は、高いＱ特性が得られるインダクティブ素子やその製造方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】（１）本発明のインダクティブ素子は、絶縁層と導体層とが交互に積層された積層体を素材として作製され、
前記コイルの１ターン分は４辺のうちの３辺が前記積層体の導体をコ字形に切り出すことにより形成され、
前記切り出しにより形成される溝に埋込材が埋め込まれ、
前記コイルの１ターン分の他の１辺は、前記切り出しにより形成されたコ字形導体の隣接するものの開口端どうしを接続するように、フォトリソ工法により、前記溝に埋め込まれた埋込材上に形成された橋架導体からなることを特徴とする。
【００１０】
本発明のインダクティブ素子は、コイルのコ字形導体が積層体の切削により形成されるため、コイル形状が揃い、コ字形導体間の位置のばらつきや積層ばらつきがなく、インダクタンス値が揃った狭公差のインダクティブ素子を得ることができる。また、切削によって一度にヘリカルコイルとなる導体加工を行うため、製造が容易となり、低コストでインダクティブ素子を製造することができる。
【００１１】
本発明における素材としては、例えば金属箔に絶縁材料を膜状に塗布したものや、絶縁材料でなるシート（セラミック基板や樹脂基板あるいは機能材料粉末を樹脂に混合した複合材料でなる基板）と金属膜とを一体にしたものや、厚膜技術に用いるグリーンシートに導体ペーストを塗布し乾燥したものを積層して焼成した材料を用いることも可能である。
【００１２】
（２）また、本発明のインダクティブ素子は、前記橋架導体により、前記コ字形導体を１つ跳びに接続することにより、２つの矩形ヘリカルコイルを形成したことを特徴とする。
【００１３】
このように２つのヘリカルコイルを構成しかつそれぞれのヘリカルコイルに対応する端子電極を設けることにより、前記特徴を有するチョークコイルやトランスを構成することができる。
【００１４】
（３）本発明のインダクティブ素子において、前記絶縁層または前記埋込材が樹脂材料または樹脂に機能材料粉末（磁性体粉末または誘電体粉末）を混合した複合材料からなることが好ましい。このように樹脂やその複合材料により絶縁層や埋込材を構成すれば、加工が容易となる。また、混合材料の種類を変えることにより、任意の特性のインダクティブ素子が得られる。
【００１５】
（４）本発明のインダクティブ素子において、コ字形導体が金属板または金属箔からなり、前記橋架導体がフォトリソ工法により形成されていることが好ましい。このように、コ字形導体として金属板または金属箔を用い、橋架導体としてフォトリソ工法により形成した導体を用いれば、コイルの比抵抗を低く抑えることができるため、直流抵抗を低くでき、より高いＱ特性を得ることができる。
【００１６】
（５）本発明のインダクティブ素子において、前記橋架導体は、前記コ字形導体の開口端および前記溝に充填された埋込材の研磨により整面化された面に形成されていることが好ましい。このように、コ字形導体を形成する面を研磨により整面化することにより、コ字形導体の端部と橋架導体との接続が良好に行えると共に、コイル形状をより良く揃えることができる。
【００１７】
（６）本発明のインダクティブ素子において、前記コイルの周囲を覆う絶縁層を有すると共に、該絶縁層および前記埋込材のうちの少なくともいずれかを磁性体により構成し、コイル導体間の絶縁層を誘電体により構成することが好ましい。このように構成すれば、インダクタンス値の高いインダクティブ素子が得られる。
【００１８】
（７）本発明のインダクティブ素子の製造方法は、導体層と絶縁層とを交互に積層して、積層方向の幅内に複数個のインダクティブ素子のターン数に相当する導体層数を有し、かつインダクティブ素子の１個分に相当する厚みを有する四角形をなす板状の素材を準備し、
該素材の表面に、積層方向に、互いに平行をなすように、コイル内周部を形成するための所定幅の複数本の溝を加工し、
前記溝に埋込材を埋め込み、
該埋込材を埋め込んだ素材の表面を研磨により整面し、
該整面化された面に前記埋込材上を跨ぐように、隣接する導体層間を接続してインダクティブ素子となる矩形ヘリカルコイルを構成するための橋架導体をフォトリソ工法により形成し、
該橋架導体を施した素材の表裏面を絶縁材料により覆うと共に、前記表面に各ヘリカルコイルにそれぞれ対応する外部端子を形成し、
前記素材を縦横に切断することにより、個々のインダクティブ素子となるチップを得る
ことを特徴とする。
【００１９】
このように、導体層と絶縁層との積層体の溝切削と個々のチップへの切断加工によってコイルのコ字形導体を形成することにより、内部コイル形状が揃い、コ字形導体間の位置のばらつきや積層ばらつきがなく、インダクタンス値が揃った狭公差のインダクティブ素子を得ることができる。また、切断加工で一度にヘリカルコイルとなる導体加工を行うため、製造が容易となり、低コストでインダクティブ素子を製造することができる。
【００２０】
（８）本発明によるインダクティブ素子の製造方法において、前記切断加工を行う前に、前記埋込材が埋め込まれた溝の間にスリットを設けて各スリットに絶縁材料を充填し、
それぞれ充填された絶縁材料の部分をその絶縁材料の幅より狭い切断手段により切断することが好ましい。
【００２１】
このように、列状にチップが配列される溝間の切断領域にスリットを設けてそのスリットに絶縁材料を充填しておき、その充填された絶縁材料の中央部を切断手段によって切断すれば、個々のチップの両側面を絶縁材料で覆ったチップが切断と同時に形成され、チップ側面に絶縁材料を後付けする手間が不要となり、素子を能率良く製造できる。
【００２２】
（９）本発明によるインダクティブ素子の製造方法において、前記素材の表裏面を絶縁材料により覆うと同時に、前記スリットに絶縁材料を充填することが好ましい。
【００２３】
このように、スリットへの絶縁材料の充填と素材表裏面への絶縁材料の塗布を同時に行うことにより、工数が削減できる。
【００２４】
（１０）本発明によるインダクティブ素子の製造方法において、前記導体層となる複数個のインダクティブ素子に相当する幅の帯状の金属板または金属箔に絶縁材料をコーティングし、
前記コーティングされた帯状素材を、複数個のインダクティブ素子に相当する幅に切断してシート状素材を得、
前記シート状素材を、複数個のインダクティブ素子のターン数に相当する導体層数を有する枚数積層して一体化し、
該一体化した積層体を、インダクティブ素子の１個分の厚みに対応する厚みで積層方向に切断することにより、前記素材を得ることが好ましい。
【００２５】
このように、積層構造の素材を得る場合、同時に複数個のチップ厚み分の素材を得て切断することにより、工数の多い積層体の形成工程が少なくなる。
【００２６】
（１１）本発明によるインダクティブ素子の製造方法において、該絶縁材料をコーティングした金属板または金属箔を積層する場合、インダクティブ素子１個分の導体層数に相当する厚み分を１セットとして、１セットの間に導体層間の絶縁層の厚みより大きな厚みの絶縁層を介在させて一体化することが好ましい。
【００２７】
このように、積層構造の素材を得る場合に、予め切断する部分は厚みのある絶縁層として構成しておくことにより、コイルの巻心方向の両端面の絶縁層を、個々のチップへの切断によって同時に形成することができ、工数が削減できる。
【００２８】
（１２）また、本発明のインダクティブ素子の製造方法は、前記ヘリカルコイルを形成する場合、コ字形導体に対して橋架導体を１つ跳びに接続することにより、１つのチップ当り２つのヘリカルコイルを形成することを特徴とする。
【００２９】
このように、２つのヘリカルコイルを得ることにより、チョークコイルやトランスを得ることができる。
【００３０】
【発明の実施の形態】図１（Ａ）は本発明によるインダクティブ素子の一実施の形態を示す透視斜視図、図１（Ｂ）はそのコイルの構成を示す断面図、図１（Ｃ）はその電極構造を示す断面図、図２（Ａ）は前記インダクティブ素子の底面図、図２（Ｂ）はその断面図である。
【００３１】
図１、図２において、１は矩形ヘリカル状に構成されたコイルであり、該コイル１は４辺のうちの３辺を構成する複数個のコ字形導体２と、他の１辺を構成し、かつ隣接するコ字形導体２どうしを接続して全体として矩形ヘリカルコイル１を構成する橋架導体３とからなる。前記コ字形導体導体２、２間には図２（Ｂ）に示すように絶縁層４が介在する。コ字形導体２の内周面２ａ、外周面２ｂは後述の切削によって積層方向について互いに同面に形成される。
【００３２】
すなわち、図２（Ｂ）に示すように、コ字形導体２の内周面２ａは後述の切削工程により溝１８の側面、底面として構成されるもので、溝１８内に埋込材５が埋め込まれる。該埋込材５およびコ字形導体２の開口側の面６（図１（Ｂ）参照）は研磨により整面され、前記導体３および両端の電極パッド７はその整面化された面上に形成される。９、１０はそれぞれインダクティブ素子の上面、底面を覆うように設けられた絶縁層、１１は両側面に設けられた絶縁層である。１２はインダクティブ素子の底面の両端近傍に設けられた端子電極であり、１２ａは前記電極パッド７と端子電極１２との間を接続する下地層を構成する導体である。
【００３３】
前記絶縁層４、埋込材５および外面を覆う絶縁層９〜１１は樹脂または樹脂には機能材料粉末を混合した複合材料が用いられる。前記コ字形導体が金属板または金属箔からなる。また、絶縁層４にセラミック板を用いた素材や、絶縁層４となるセラミックグリーンシートにコ字形導体２となる導体ペーストを塗布し、焼成したものを素材として用いることもできる。前記橋架導体３はフォトリソ工法を用いてパターニングされた導体からなる。この橋架導体３の形成はメッキのみならず、蒸着、スパッタリングにより成膜してもよい。
【００３４】
前記絶縁層４、９〜１１、埋込材５を構成する樹脂としては、ビスマレイドトリアジン（ＢＴレジン）、エポキシ、ポリイミド、ビニルベンジル等の熱硬化性材料か、または液晶ポリマー等が用いられる。
【００３５】
また、用途によってこれらの樹脂に粉末状で混合する誘電体材料としては、溶融シリカ、ガラス、石英、アルミナ等の粉末が用いられる。また、これらの樹脂や誘電体粉末に低誘電率のものを用いることにより、高周波特性に優れたものを得ることができる。
【００３６】
さらに樹脂に磁性体材料を混合した複合材料も用いることができ、この場合の磁性体材料としては、フェライト、酸化鉄、金属鉄、パーマロイ、センダスト等の粉末が用いられる。
【００３７】
図３ないし図７は図１、図２に示したインダクティブ素子の製造方法の一実施の形態を示す図である。まず、樹脂あるいは樹脂に機能材料粉末を混合したものを溶剤およびバインダに分散させてペースト状とし、図３（Ａ）の斜視図に示すように、導体層であるコ字形導体２を得るための金属箔２Ａ上に前記ペーストをドクターブレード法等により塗布し、乾燥して絶縁層４Ａを形成する。
【００３８】
この場合、金属箔２Ａとしては銅箔が好適であるが、ニッケルや銀もしくはこれらの合金等を用いることができる。また、金属箔２Ａの好ましい厚みは、５〜７５μｍであり、また絶縁層４Ａの好ましい厚みは５〜１００μｍである。
【００３９】
図３（Ｂ）の斜視図に示すように、この絶縁層４Ａを形成した金属箔２Ａを１０ｃｍ四方の広さに切断した。
【００４０】
次に図３（Ｃ）の部分斜視図に示すように、前記のようにして作製した金属箔２Ａと絶縁層４Ａからなるシートを熱圧着または必要な場合には接着層を介して積層し一体化して積層母材１３を得る。この実施の形態においては、インダクティブ素子の１個分の厚みとなるセット１４間に、絶縁層２Ａの厚みより大きな厚みの絶縁層１５を介在させて積層し一体化している。なお、この厚みの大きな絶縁層１５の厚みは１５０〜３５０μｍとすることが好ましい。
【００４１】
次に図３（Ｃ）に２点鎖線１６で示すように、積層方向に等間隔に切断し、図３（Ｄ）の全体斜視図に示すように、厚みｔが１個のインダクティブ素子のコ字形導体２のサイズに相当する大きさ（後で研磨する場合には製品のコ字形導体２の厚みは図示のｔより小さくなる）のシート状の素材１７を得た。また、該素材１７の積層方向を縦方向としたときの縦幅Ｌ内に複数個（前記サイズのインダクティブ素子の場合例えば数十個）のインダクティブ素子のターン数に相当する導体層数を有し、かつ横幅Ｗも複数個（前記サイズのインダクティブ素子の場合例えば数十個）のインダクティブ素子に相当するサイズとする。図３（Ｅ）は図３（Ｄ）の部分拡大斜視図である。
【００４２】
次に図４（Ａ）の全体斜視図および図４（Ｂ）の部分拡大図に示すように、前記コイル１のコ字形導体２の内周面２ａとなる溝１８を、積層方向に対して直角をなす方向に等間隔に研削した。なお、溝１８の幅および深さが３００〜４００μｍであることが好ましい。
【００４３】
次に図４（Ｃ）の部分拡大斜視図に示すように、前記溝１８に前記埋込材５を埋め込む。この埋込材には前記樹脂または樹脂に機能材料粉末を混合した複合材料を溶剤やバインダに分散させたものを用い、この埋込材５の埋め込みは、溝１８の形成面に印刷等により塗布し、乾燥することにより行う。そしてこのようにして溝１８に埋込材５を埋め込んだものの表面（製品では底面となる面側）を研磨して金属箔２Ａが埋込材５により覆われた部分を除去すると同時に、表面を整面（平滑化）する。
【００４４】
次に図５（Ａ）の部分拡大斜視図に示すように、前記のように整面化した面上において、隣接するコ字形導体２間を接続するための橋架導体３および電極パッド７をフォトリソ工法を用いて形成する。このパターニングは、例えば図６（Ａ）、（Ｂ）に示すように、素材１７の表面全面に下地層２５として銅膜を無電解メッキまたはスパッタリングにより形成し、次に表面全面にレジスト２６を施し、フォトリソ工法を用いて、橋架導体３となるべき部分２７や電極パッド７となるべき部分２９のレジストを除去し、これらのレジスト除去部分２７、２９の部分に電解メッキにより銅の本メッキ層を形成し、その後レジスト２６とその下の下地層２５を除去することにより行う。
【００４５】
次に図５（Ｂ）の全体斜視図、図５（Ｃ）の部分拡大斜視図および図７（Ａ）の断面図に示すように、埋込材５を埋め込んだ溝１８の間の部分に、素材１７の両端部を残して、表裏面に貫通するスリット１９を設ける。
【００４６】
次に図７（Ｂ）に示すように、該スリット１９を設けた部分に前記樹脂または複合材料でなる絶縁材料２０を印刷により充填する。次に図７（Ｂ）に示すように、素材１７の表裏面に樹脂または前記複合材料でなる絶縁材料をコーティングして絶縁層９、１０を形成する。これらの絶縁層９、１０と、絶縁材料２０に同一の材料が用いられる場合には、同時にこれらを施すことにより、工数が削減できる。
【００４７】
次に図７（Ｃ）に示すように、前記電極パッド７の部分の上の絶縁層１０をレーザ等により穴２１を明ける。そしてその穴２１の中に電解メッキにより下地層１２ａとしての銅、あるいは下地層１２ａとして樹脂中に銀を混合した導電剤を印刷等により充填する。次にその上に例えばニッケル、錫をこの順にメッキする等により、半田付けのための端子電極１２を形成する。
【００４８】
図８は素材１７内に形成されたヘリカルコイル１にそれぞれ対応して２個ずつ端子電極１２を形成した素材１７の全体斜視図である。図８に示すように、前記溝１８の方向に対して直角をなす方向に線２２に沿ってダイシングにより切断加工する。また、この切断加工の後、または前に、図７（Ｄ）において幅ｓで示しかつ図８において線２２で示すように、前記スリット１９に充填した絶縁材料２０の中央部分を除去するようにしてダイシングにより切断加工を行って、前記側面の絶縁層１１を形成すると共に、個々のチップを得る。
【００４９】
以上に説明したように、本発明においては、ヘリカルコイル１のコ字形導体２や外周部分を切削により形成するため、コイル形状が揃い、コ字形導体間の位置のばらつきや積層ばらつきがなく、インダクタンス値が揃った狭公差のインダクティブ素子を得ることができる。
【００５０】
また、切削によって一度にヘリカルコイル１となる導体加工を行うため、製造が容易となり、低コストで素子を製造することができる。また、本実施の形態のように、樹脂やその複合材料により埋込材５や絶縁層９〜１１を構成すれば、加工が容易となる。
【００５１】
また、導体として導電性接着剤や前述の導体ぺーストのセラミックとの焼結体等を用いることも可能であるが、本実施の形態のように金属箔２Ａを用いれば、コ字形導体の比抵抗を低く抑えることができるため、直流抵抗を低くでき、高いＱ特性を得ることができる。
【００５２】
また、導体３を形成する面は、研磨により整面化することにより、コ字形導体２の端部とパターニングにより形成された橋架部分である導体３との接続が良好に行えると共に、コイル形状をより揃えることができる。
【００５３】
本実施の形態のように、列状にチップが配列される溝１８間の切断領域にスリット１９を設けてそのスリット１９に絶縁材料２０を充填しておき、その充填された絶縁材料２０の中央部を切断手段によって切断すれば、個々のチップの両側面を絶縁材料で覆ったチップが切断と同時に形成され、チップ側面に絶縁材料を後付けする手間が不要となり、能率良く製造できる。
【００５４】
また、素材１７を得る場合、本実施の形態のように、同時に複数個のチップ厚み分の素材を得て切断することにより、積層体の形成工数が少なくなる。
【００５５】
本発明において、素材１７の厚みｔがインダクティブ素子１個分に相当するとは、１個を得ることができる厚みという意味であり、コ字形導体２の厚みｔ（図３参照）を製品より大きく設定しておき、研磨により所望の厚みを得るようにしてもよい。
【００５６】
また、本発明は、前記サイズより小さいものや大きいものにも適用でき、金属箔２Ａの代わりに金属板を用いてもよい。
【００５７】
具体例について述べると、ターン数が１２で平面の縦横幅が１ｍｍ×０．５ｍｍ、厚みが０．５ｍｍのインダクティブ素子を試作した。ここで、埋込材５や絶縁層４、９〜１１にはビニルベンジル樹脂にシリカ粉末を分散混合した比誘電率εが２．９の複合材料を用いた。また、コイル導体２には銅の金属箔を用い、その厚みを３５μｍ、絶縁層４の厚みを２５μｍとし、溝１８の幅を３６０μｍ、深さを３３０μｍとした。また、橋架導体３に薄膜銅を用いた。このインダクティブ素子のインダクタンス値は１５ｎＨ、Ｑ値が約６０（１ＧＨｚ）であった。一方、同じサイズで従来の薄膜によるスパイラル構造のコイルを形成したものは、Ｑ値が約２０であり、セラミック積層体による場合にはＱ値が約３０であるから、本発明によりＱ値の大幅な向上が達成できることが確認できた。
【００５８】
図９（Ａ）は本発明のインダクティブ素子の他の実施の形態であり、チョークコイルやトランスとして構成されたインダクティブ素子について示す。本実施の形態においては、コ字形導体２に対してそれぞれ１つ跳びに導体３ａ、３ｂにより交互に接続してそれぞれ一連のコイルを形成することにより、２つの矩形ヘリカルコイルを形成したものである。７ａ、７ｂは２つのヘリカルコイルのうちの１つの両端に接続される電極パッド、７ｃ、７ｄは他の２つのヘリカルコイルの両端に接続される電極パッド、４１〜４４はそれぞれこれらの電極パッド７ａ〜７ｄ上に形成される端子電極である。
【００５９】
このように、コ字形導体２、２間の橋架導体による接続構造を変えることにより、２つのヘリカルコイルを形成することが可能である。
【００６０】
また、図９（Ｂ）に示すように、１つのチップに複数のヘリカルコイル１が内蔵して並設されたインダクティブ素子アレイとして構成することも可能である。
【００６１】
本発明のインダクティブ素子において、前記埋込材５およびコイルの外周を覆う絶縁層（側面絶縁層９や底面の絶縁層１０および上面の絶縁層１１）の少なくともいずれかに磁性体を用い、コ字形導体２に誘電体を用いることにより、インダクタンス値の高いインダクティブ素子を得ることができる。ここで、埋込材５には、樹脂に磁性体粉末を混合した複合材料を用いることもできるが、前記パーマロイ、センダスト等のような高透磁率の絶縁被覆した棒状金属磁性体を用いることにより、よりインダクタンス値の高いインダクティブ素子を得ることができる。また、このような磁心となる磁性体を溝１８に埋め込むと共に、コイル外周の絶縁僧〜１１にも樹脂に磁性粉末を混合した磁性体を用いることにより、さらにインダクタンス値の高いインダクティブ素子を得ることができる。なお、この金属磁性体を用いる場合は、溝１８内に絶縁性接着材でコ字形導体２と電気的に絶縁して固定することが好ましい。
【００６２】
本発明によるインダクティブ素子は、インダクタンス素子やトランス等として単品で使用される以外に、例えばコンデンサや抵抗等の他の素子と一体に組合わされて構成されるか、あるいはモジュールに組み込まれる等の形態で使用に供されるものとして提供することができる。
【００６３】
【発明の効果】
本発明によれば、ヘリカルコイルのコ字形導体の内周面および外周面を、素材の切削により形成し、他の１辺はパターニングされた導体により構成したので、量産が容易で、導体パターンのずれが小さく、狭公差のインダクタンス値が得られる。また、導体として金属板または金属箔を用いることにより、高いＱ特性が得られるインダクティブ素子が得られる。
【図面の簡単な説明】
【図１】（Ａ）は本発明によるインダクティブ素子の一実施の形態を示す透視斜視図、（Ｂ）はそのコイルの構成を示す断面図、（Ｃ）はその電極構造を示す断面図である。
【図２】（Ａ）は本実施の形態のインダクティブ素子の底面図、（Ｂ）はその断面図である。
【図３】（Ａ）は本実施の形態の原材料となるシートを示す斜視図、（Ｂ）はそのシートを所定の長さごとに切断したものを示す斜視図、（Ｃ）は（Ｂ）のシートを積層し一体化した積層母材を示す部分斜視図、（Ｄ）は（Ｃ）の積層母材を切断加工した後の素材を示す全体斜視図、（Ｅ）は（Ｄ）の部分拡大斜視図である。
【図４】（Ａ）は本実施の形態の素材に溝を形成した状態を示す全体斜視図、（Ｂ）はその部分拡大図、（Ｃ）は前記溝の部分に埋込材を埋め込んだ状態を示す部分拡大斜視図である。
【図５】（Ａ）は本実施の形態において隣接するコ字形導体間をパターニングされた導体により接続した状態を示す部分拡大斜視図、（Ｂ）はその溝間の部分にスリットを状態を示す全体斜視図、（Ｃ）は（Ｂ）の部分拡大斜視図である。
【図６】（Ａ）は本実施の形態において、素材上に橋架導体形成のための下地膜およびレジストパターンを形成した状態を示す断面図、（Ｂ）はその平面図、（Ｃ）はメッキおよびレジスト等の除去により形成された橋架導体および電極パッドのパターンを示す平面図である。
【図７】（Ａ）は図５（Ｃ）の素材の断面図、（Ｂ）はその素材のスリットおよび表裏面に絶縁材料を施した状態を示す断面図、（Ｃ）は電極パッドの部分の上の絶縁層をレーザ等により穴を明けた状態を示す断面図、（Ｄ）はその穴および表面に端子電極を形成した状態を示す断面図である。
【図８】前記素材内に形成されたヘリカルコイルにそれぞれ対応して２個ずつ端子電極を形成した素材および切断箇所を示す全体斜視図である。
【図９】（Ａ）は本発明によるインダクティブ素子の他の実施の形態を示す透視斜視図、（Ｂ）は本発明によるインダクティブ素子の他の実施の形態を示す斜視図である。
【符号の説明】
１：ヘリカルコイル、２：コ字形導体、２Ａ：金属箔、３、３ａ、３ｂ：橋架導体、４、４Ａ：絶縁層、５：埋込材、６：整面化面、７、７ａ〜７ｄ：電極パッド、９〜１１：絶縁層、１２：端子電極、１３：積層母材、１４：セット、１５：接着層、１６：切断線、１７：素材、１８：溝、１９：スリット、２０：絶縁材料、２１：穴、２２、２３：切断線、２５：下地層、２６：レジスト、２７、２９：レジスト除去部分、４１〜４４：端子電極
Claims (12)
- 絶縁層と導体層とが交互に積層された積層体を素材として作製され、
前記コイルの１ターン分は４辺のうちの３辺が前記積層体の導体をコ字形に切り出すことにより形成され、
前記切り出しにより形成される溝に埋込材が埋め込まれ、
前記コイルの１ターン分の他の１辺は、前記切り出しにより形成されたコ字形導体の隣接するものの開口端どうしを接続するように、フォトリソ工法により、前記溝に埋め込まれた埋込材上に形成された橋架導体からなることを特徴とするインダクティブ素子。 - 請求項１に記載のインダクティブ素子において、
前記橋架導体により、前記コ字形導体を１つ跳びに接続することにより、２つの矩形ヘリカルコイルを形成したことを特徴とするインダクティブ素子。 - 請求項１または２に記載のインダクティブ素子において、
前記絶縁層または前記埋込材が、樹脂または樹脂に機能材料粉末を混合した複合材料からなることを特徴とするインダクティブ素子。 - 請求項１から３までのいずれかに記載のインダクティブ素子において、
前記コ字形導体が金属板または金属箔からなり、前記橋架導体がフォトリソ工法により形成されていることを特徴とするインダクティブ素子。 - 請求項４に記載のインダクティブ素子において、
前記橋架導体は、前記コ字形導体の開口端および前記溝に埋め込まれ埋込材の整面化された面に形成されていることを特徴とするインダクティブ素子。 - 請求項１から５までのいずれかに記載のインダクティブ素子において、
前記コイルの周囲を覆う絶縁層を有すると共に、該絶縁層および前記埋込材のうちの少なくともいずれかを磁性体により構成し、コイル導体間の絶縁層を誘電体により構成したことを特徴とするインダクティブ素子。 - 導体層と絶縁層とを交互に積層して、積層方向の幅内に複数個のインダクティブ素子のターン数に相当する導体層数を有し、かつインダクティブ素子の１個分に相当する厚みを有する四角形をなす板状の素材を準備し、
該素材の表面に、積層方向に、互いに平行をなすように、コイル内周部を形成するための所定幅の複数本の溝を加工し、
前記溝に埋込材を埋め込み、
該埋込材を埋め込んだ素材の表面を研磨により整面し、
該整面化された面に前記埋込材上を跨ぐように、隣接する導体層間を接続してインダクティブ素子となる矩形ヘリカルコイルを構成するための橋架導体をフォトリソ工法により形成し、
該橋架導体を施した素材の表裏面を絶縁材料により覆うと共に、前記表面に各ヘリカルコイルにそれぞれ対応する外部端子を形成し、
前記素材を縦横に切断することにより、個々のインダクティブ素子となるチップを得る
ことを特徴とするインダクティブ素子の製造方法。 - 請求項７に記載のインダクティブ素子の製造方法において、
前記切断加工を行う前に、前記埋込材が埋め込まれた溝の間にスリットを設けて各スリットに絶縁材料を充填し、
それぞれ充填された絶縁材料の部分をその絶縁材料の幅より狭い切断手段により切断する
ことを特徴とするインダクティブ素子の製造方法。 - 請求項８に記載のインダクティブ素子の製造方法において、
前記素材の表裏面を絶縁材料により覆うと同時に、前記スリットに絶縁材料を充填する
ことを特徴とするインダクティブ素子の製造方法。 - 請求項７から９までのいずれかに記載のインダクティブ素子の製造方法において、
前記導体層となる複数個のインダクティブ素子に相当する幅の帯状の金属板または金属箔に絶縁材料をコーティングし、
前記コーティングされた帯状素材を、複数個のインダクティブ素子に相当する幅に切断してシート状素材を得、
前記シート状素材を、複数個のインダクティブ素子のターン数に相当する導体層数を有する枚数積層して一体化し、
該一体化した積層体を、インダクティブ素子の１個分の厚みに対応する厚みで積層方向に切断することにより、前記素材を得る
ことを特徴とするインダクティブ素子の製造方法。 - 請求項１０に記載のインダクティブ素子の製造方法において、
該絶縁材料をコーティングした金属板または金属箔を積層する場合、インダクティブ素子１個分の導体層数に相当する厚み分を１セットとして、１セットの間に導体層間の絶縁層の厚みより大きな厚みの絶縁層を介在させて一体化する
ことを特徴とするインダクティブ素子の製造方法。 - 請求項７から１１までのいずれかに記載のインダクティブ素子の製造方法において、
前記ヘリカルコイルを形成する場合、コ字形導体に対して橋架導体を１つ跳びに接続することにより、１つのチップ当り２個のヘリカルコイルを形成することを特徴とするインダクティブ素子の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002285824A JP4010920B2 (ja) | 2002-09-30 | 2002-09-30 | インダクティブ素子の製造方法 |
| US10/773,318 US7212095B2 (en) | 2002-09-30 | 2004-02-09 | Inductive element and manufacturing method of the same |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002285824A JP4010920B2 (ja) | 2002-09-30 | 2002-09-30 | インダクティブ素子の製造方法 |
| US10/773,318 US7212095B2 (en) | 2002-09-30 | 2004-02-09 | Inductive element and manufacturing method of the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004127976A true JP2004127976A (ja) | 2004-04-22 |
| JP4010920B2 JP4010920B2 (ja) | 2007-11-21 |
Family
ID=34921610
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002285824A Expired - Lifetime JP4010920B2 (ja) | 2002-09-30 | 2002-09-30 | インダクティブ素子の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7212095B2 (ja) |
| JP (1) | JP4010920B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007103686A (ja) * | 2005-10-05 | 2007-04-19 | Tdk Corp | コモンモードチョークコイル及びその製造方法 |
| JP2015103723A (ja) * | 2013-11-27 | 2015-06-04 | 株式会社村田製作所 | インダクタ素子 |
| JP2016171211A (ja) * | 2015-03-12 | 2016-09-23 | 株式会社村田製作所 | コイルモジュール |
| CN113410037A (zh) * | 2021-05-28 | 2021-09-17 | 深圳顺络电子股份有限公司 | 磁性器件及其制备方法 |
| CN117038298A (zh) * | 2023-08-23 | 2023-11-10 | 东莞市三体微电子技术有限公司 | 一种隔离型电感排及其制造方法 |
| JP7482353B2 (ja) | 2021-03-30 | 2024-05-14 | パナソニックＩｐマネジメント株式会社 | インダクタの製造方法 |
Families Citing this family (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005268447A (ja) * | 2004-03-17 | 2005-09-29 | Matsushita Electric Ind Co Ltd | コイル内蔵多層回路基板 |
| JP4844045B2 (ja) * | 2005-08-18 | 2011-12-21 | Ｔｄｋ株式会社 | 電子部品及びその製造方法 |
| TWI295102B (en) * | 2006-01-13 | 2008-03-21 | Ind Tech Res Inst | Multi-functional substrate structure |
| JP2007266105A (ja) * | 2006-03-27 | 2007-10-11 | Tdk Corp | 薄膜デバイス |
| US20080067990A1 (en) * | 2006-09-19 | 2008-03-20 | Intersil Americas Inc. | Coupled-inductor assembly with partial winding |
| US8963521B2 (en) | 2007-06-08 | 2015-02-24 | Intersil Americas LLC | Power supply with a magnetically uncoupled phase and an odd number of magnetically coupled phases, and control for a power supply with magnetically coupled and magnetically uncoupled phases |
| US20080315982A1 (en) * | 2007-06-08 | 2008-12-25 | Intersil Americas Inc. | Coupled-inductor core for unbalanced phase currents |
| US8704500B2 (en) | 2007-08-14 | 2014-04-22 | Intersil Americas LLC | Sensing a phase-path current in a multiphase power supply such as a coupled-inductor power supply |
| TWI402866B (zh) * | 2007-08-29 | 2013-07-21 | Ind Tech Res Inst | 懸吊式電感元件 |
| US8320136B2 (en) * | 2007-08-31 | 2012-11-27 | Intersil Americas Inc. | Stackable electronic component |
| JP5692502B2 (ja) * | 2010-09-09 | 2015-04-01 | Tdk株式会社 | インダクタを含む積層型電子部品 |
| US8405482B2 (en) | 2011-02-23 | 2013-03-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuits including inductors |
| US8347490B1 (en) * | 2011-06-30 | 2013-01-08 | Chipbond Technology Corporation | Method for fabricating a carrier with a three dimensional inductor |
| KR102127827B1 (ko) | 2013-06-05 | 2020-06-30 | 삼성전자주식회사 | 인덕터를 포함하는 인쇄 회로 기판 |
| DE102013112325B4 (de) * | 2013-11-08 | 2024-02-08 | Sma Solar Technology Ag | Ringspule und Herstellungsverfahren für eine Ringspule |
| KR20150058869A (ko) * | 2013-11-21 | 2015-05-29 | 삼성전기주식회사 | 적층형 인덕터 |
| US9653205B2 (en) * | 2014-04-30 | 2017-05-16 | Cyntec Co., Ltd. | Electrode structure and the corresponding electrical component using the same and the fabrication method thereof |
| KR102120898B1 (ko) * | 2014-06-19 | 2020-06-09 | 삼성전기주식회사 | 칩형 코일 부품 |
| TWI592955B (zh) * | 2015-06-25 | 2017-07-21 | Wafer Mems Co Ltd | Embedded passive components and methods of mass production |
| US10163557B2 (en) * | 2015-12-17 | 2018-12-25 | Intel Corporation | Helical plated through-hole package inductor |
| US10770225B2 (en) | 2016-08-08 | 2020-09-08 | Hamilton Sundstrand Corporation | Multilayered coils |
| KR20180052384A (ko) * | 2016-11-10 | 2018-05-18 | 삼성전기주식회사 | 인덕터 및 그 제조방법 |
| JP6575537B2 (ja) * | 2017-01-10 | 2019-09-18 | 株式会社村田製作所 | インダクタ部品 |
| KR102176813B1 (ko) * | 2017-09-29 | 2020-11-11 | 한국생산기술연구원 | 코일유닛의 제조방법 |
| KR102494320B1 (ko) * | 2017-11-22 | 2023-02-01 | 삼성전기주식회사 | 코일 부품 |
| JP2019096818A (ja) | 2017-11-27 | 2019-06-20 | 株式会社村田製作所 | 積層型コイル部品 |
| KR102483611B1 (ko) * | 2018-02-05 | 2023-01-02 | 삼성전기주식회사 | 인덕터 |
| JP6784269B2 (ja) * | 2018-03-01 | 2020-11-11 | 株式会社村田製作所 | 表面実装インダクタ |
| DE102018114785A1 (de) * | 2018-04-13 | 2019-10-17 | Trafag Ag | Verfahren zum Herstellen einer Planarspulenanordnung sowie eines damit versehenen Sensorkopfes |
| US11167375B2 (en) | 2018-08-10 | 2021-11-09 | The Research Foundation For The State University Of New York | Additive manufacturing processes and additively manufactured products |
| CN109215979A (zh) * | 2018-10-17 | 2019-01-15 | 安徽安努奇科技有限公司 | 一种贴片式电感及其制作方法 |
| JP7107285B2 (ja) * | 2019-07-12 | 2022-07-27 | 株式会社村田製作所 | 磁性構造体および磁性構造体の製造方法 |
| DE102020134147A1 (de) | 2020-12-18 | 2022-06-23 | Vacuumschmelze Gmbh & Co. Kg | Induktives bauelement mit magnetkern und mittels additiver fertigung hergestellter wicklung |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3614554A (en) * | 1968-10-24 | 1971-10-19 | Texas Instruments Inc | Miniaturized thin film inductors for use in integrated circuits |
| US4729510A (en) * | 1984-11-14 | 1988-03-08 | Itt Corporation | Coaxial shielded helical delay line and process |
| JPH0737712A (ja) * | 1993-07-19 | 1995-02-07 | Hitachi Maxell Ltd | 超小型コイルおよびその作製方法 |
| JP2714343B2 (ja) | 1993-07-30 | 1998-02-16 | コーア株式会社 | 高周波コイルおよびその製造方法 |
| US6362713B1 (en) * | 1994-10-19 | 2002-03-26 | Taiyo Yuden Kabushiki Kaisha | Chip inductor, chip inductor array and method of manufacturing same |
| JP3362764B2 (ja) * | 1997-02-24 | 2003-01-07 | 株式会社村田製作所 | 積層型チップインダクタの製造方法 |
| JPH10270255A (ja) | 1997-03-27 | 1998-10-09 | Tdk Corp | 高周波チップビーズ素子 |
| JP4093327B2 (ja) | 1997-09-26 | 2008-06-04 | Ｔｄｋ株式会社 | 高周波部品およびその製造方法 |
| JP4216917B2 (ja) | 1997-11-21 | 2009-01-28 | Ｔｄｋ株式会社 | チップビーズ素子およびその製造方法 |
| JP4010624B2 (ja) | 1998-01-14 | 2007-11-21 | シチズン電子株式会社 | トランスあるいはトランスを備えた回路モジュールの製造方法 |
| US6362716B1 (en) * | 1998-07-06 | 2002-03-26 | Tdk Corporation | Inductor device and process of production thereof |
| JP3509058B2 (ja) * | 1998-12-15 | 2004-03-22 | Ｔｄｋ株式会社 | 積層フェライトチップインダクタアレイ |
| JP3571247B2 (ja) * | 1999-03-31 | 2004-09-29 | 太陽誘電株式会社 | 積層電子部品 |
| JP2001102220A (ja) * | 1999-09-28 | 2001-04-13 | Murata Mfg Co Ltd | インダクタ |
| US6531945B1 (en) * | 2000-03-10 | 2003-03-11 | Micron Technology, Inc. | Integrated circuit inductor with a magnetic core |
| US6459352B1 (en) * | 2001-02-08 | 2002-10-01 | Skyworks Solutions, Inc. | On-chip transformers |
| US6614093B2 (en) * | 2001-12-11 | 2003-09-02 | Lsi Logic Corporation | Integrated inductor in semiconductor manufacturing |
| JP2003197427A (ja) | 2001-12-25 | 2003-07-11 | Tdk Corp | インダクタンス素子 |
-
2002
- 2002-09-30 JP JP2002285824A patent/JP4010920B2/ja not_active Expired - Lifetime
-
2004
- 2004-02-09 US US10/773,318 patent/US7212095B2/en not_active Expired - Lifetime
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007103686A (ja) * | 2005-10-05 | 2007-04-19 | Tdk Corp | コモンモードチョークコイル及びその製造方法 |
| JP2015103723A (ja) * | 2013-11-27 | 2015-06-04 | 株式会社村田製作所 | インダクタ素子 |
| JP2016171211A (ja) * | 2015-03-12 | 2016-09-23 | 株式会社村田製作所 | コイルモジュール |
| JP7482353B2 (ja) | 2021-03-30 | 2024-05-14 | パナソニックＩｐマネジメント株式会社 | インダクタの製造方法 |
| CN113410037A (zh) * | 2021-05-28 | 2021-09-17 | 深圳顺络电子股份有限公司 | 磁性器件及其制备方法 |
| CN113410037B (zh) * | 2021-05-28 | 2022-09-13 | 深圳顺络电子股份有限公司 | 磁性器件及其制备方法 |
| CN117038298A (zh) * | 2023-08-23 | 2023-11-10 | 东莞市三体微电子技术有限公司 | 一种隔离型电感排及其制造方法 |
| CN117038298B (zh) * | 2023-08-23 | 2024-02-20 | 东莞市三体微电子技术有限公司 | 一种隔离型电感排及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4010920B2 (ja) | 2007-11-21 |
| US20050174208A1 (en) | 2005-08-11 |
| US7212095B2 (en) | 2007-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4010920B2 (ja) | インダクティブ素子の製造方法 | |
| JP3800540B2 (ja) | インダクタンス素子の製造方法と積層電子部品と積層電子部品モジュ−ルとこれらの製造方法 | |
| EP1067568B1 (en) | Lamination type coil component and method of producing the same | |
| JP3164000B2 (ja) | 積層型インダクタ | |
| JP2002093623A (ja) | 積層インダクタ | |
| JPH11273950A (ja) | 積層チップコイル部品 | |
| JP4010919B2 (ja) | インダクティブ素子の製造方法 | |
| JPH11265823A (ja) | 積層型インダクタ及びその製造方法 | |
| JP2002343649A (ja) | 積層セラミックチップ部品 | |
| US6551426B2 (en) | Manufacturing method for a laminated ceramic electronic component | |
| JP2004128130A (ja) | コイル部品とその製造方法 | |
| JP3444226B2 (ja) | 積層インダクタ | |
| JP2002064016A (ja) | 積層インダクタ | |
| JP4130347B2 (ja) | 積層電子部品モジュール | |
| KR100293307B1 (ko) | 적층형페라이트인덕터및그제조방법 | |
| JP3427007B2 (ja) | 積層チップコイル | |
| JP2000082626A (ja) | インダクタ素子およびその製造方法 | |
| JP3168691B2 (ja) | Ｌｃ複合電子部品 | |
| JPH03263311A (ja) | 積層複合部品 | |
| JP2004103756A (ja) | コイル部品およびその製造方法 | |
| JPH0590036A (ja) | 固体化積層トロイダルコイル及びその製造方法 | |
| JPH03225905A (ja) | 積層複合部品とその製造方法 | |
| JPH08236409A (ja) | 積層複合部品およびその製造方法 | |
| JPH0737719A (ja) | チップインダクタ及びその製造方法 | |
| JP2003272925A (ja) | 電子部品 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050419 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070608 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070614 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070727 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070904 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070904 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4010920 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100914 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110914 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120914 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130914 Year of fee payment: 6 |
|
| EXPY | Cancellation because of completion of term |