JP3362764B2 - 積層型チップインダクタの製造方法 - Google Patents

積層型チップインダクタの製造方法

Info

Publication number
JP3362764B2
JP3362764B2 JP03915397A JP3915397A JP3362764B2 JP 3362764 B2 JP3362764 B2 JP 3362764B2 JP 03915397 A JP03915397 A JP 03915397A JP 3915397 A JP3915397 A JP 3915397A JP 3362764 B2 JP3362764 B2 JP 3362764B2
Authority
JP
Japan
Prior art keywords
multilayer chip
chip inductor
inductor
green sheets
electrode film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP03915397A
Other languages
English (en)
Other versions
JPH10241982A (ja
Inventor
宏幸 竹内
正治 池田
基 西井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP03915397A priority Critical patent/JP3362764B2/ja
Priority to TW087102322A priority patent/TW364128B/zh
Priority to US09/028,748 priority patent/US6223422B1/en
Publication of JPH10241982A publication Critical patent/JPH10241982A/ja
Priority to US09/808,135 priority patent/US6483414B2/en
Application granted granted Critical
Publication of JP3362764B2 publication Critical patent/JP3362764B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils
    • H01F41/046—Printed circuit coils structurally combined with ferromagnetic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils
    • H01F41/043—Printed circuit coils by thick film techniques
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/4902—Electromagnet, transformer or inductor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/4902—Electromagnet, transformer or inductor
    • Y10T29/49075—Electromagnet, transformer or inductor including permanent magnet or core

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、積層型チップイン
ダクタ、特に、直流抵抗が小さい積層型チップインダク
タの製造方法に関するものである。
【０００２】
【従来の技術】積層型チップインダクタの直流抵抗を小
さくするためには、内部導体の断面積を大きくする方法
が考えられる。しかし、内部導体の断面積を大きくする
ためには、内部導体の幅および厚みを大きくすればよい
が、内部導体の幅を大きくすればインダクタンスが低下
し、内部導体の厚みを大きくするには製造上種々の問題
があるため、現実的には内部導体の断面積を大きくする
ことが難しかった。そのため、インダクタの直流抵抗を
小さくする方法として、並列的な内部導体を備えたコイ
ルが考え出された。
【０００３】まず、コイルを並列接続にした第１従来例
の積層型チップインダクタについて図４、図５に基づい
て説明する。積層型チップインダクタ１は、電極膜３ａ
〜３ｅが形成されたグリーンシート２ａ〜２ｅが上下２
段に積層され、焼結され、この焼結体の両端部に外部電
極（図示せず）が形成されたものである。
【０００４】第１のグリーンシート２ａ〜２ｅはフェラ
イト、誘電体等の絶縁性セラミックスラリーからシート
状に形成され、その一方表面に内部導体になる電極膜３
ａ〜３ｅがそれぞれ印刷などで形成されたものである。
第１のグリーンシート２ｂ〜２ｅは、さらにそれぞれの
電極膜３ｂ〜３ｅの一方端部にバイアホール４ｂ〜４ｅ
が設けられ、第１のグリーンシート２ａ〜２ｅを順に積
層することによって、電極膜３ａ〜３ｅがそれぞれ導通
して一つのインダクタ５を構成する。なお、電極膜３
ａ，３ｅの一部は、外部電極に導通させるために一端が
第１のグリーンシート２ａ，２ｅの端部に寄せられて引
出電極６ａ，６ｅを成している。
【０００５】積層型チップインダクタ１は、図４に示す
ように、下から順に、表面に電極膜が形成されていない
ダミーのグリーンシート２ｆを所定枚数積層し、次に第
１のグリーンシート２ａ〜２ｅを電極膜３ａ〜３ｅ形成
面を上にして積層し、さらに同様に、第１のグリーンシ
ート２ａ〜２ｅを積層し、さらに、ダミーのグリーンシ
ート２ｆを所定枚数積層し、圧着し、焼結し、この焼結
体の両端部（図４の左側および右側）に外部電極を形成
して得られる。
【０００６】図４に示した第１のグリーンシート２ａ〜
２ｅにはそれぞれ３／４ターンの電極膜３ａ〜３ｅを形
成しているために、焼結体の内部に巻回数が３．５ター
ンのインダクタ５が２個構成される。
【０００７】右側の外部電極は、インダクタ５，５の引
出電極６ａ，６ａに導通され、左側の外部電極は、イン
ダクタ５，５の引出電極６ｅ，６ｅに導通される。した
がって、図５に示されているように、積層型チップイン
ダクタ１は上下２つのインダクタ５，５が並列に接続さ
れたものである。
【０００８】次に、並列的な内部導体のコイルを備えた
第２従来例の積層型チップインダクタについて図６、図
７に基づいて説明する。但し、前述の第１従来例と同一
部分については同一の符号を付し、同様部分には同様の
符号を付して詳細な説明を省略する。
【０００９】積層型チップインダクタ１１は、電極膜３
ａ〜３ｅが形成された第１のグリーンシート２ａ〜２ｅ
と、第１のグリーンシート２ａ〜２ｅと略同等の第１の
グリーンシート１２ａ〜１２ｅとが、それぞれ１枚づつ
交互に積層され、焼結され、この焼結体の両端部に外部
電極（図示せず）が形成されたものである。
【００１０】第１のグリーンシート１２ａ〜１２ｅは第
１のグリーンシート２ａ〜２ｅと同様に絶縁性セラミッ
クスラリーからシート状に形成され、その一方表面に電
極膜１３ａ〜１３ｅが形成され、さらに第１のグリーン
シート１２ｂ〜１２ｅには、それぞれの電極膜１３ｂ〜
１３ｅの端部にバイアホール１４ｂ〜１４ｅが形成さ
れ、第１のグリーンシート１２ａ〜１２ｄには、電極膜
１３ａ〜１３ｄの他方端部にバイアホール１７ａ〜１７
ｄが設けられる。
【００１１】積層型チップインダクタ１１は、図６に示
すように、下から順に、ダミーのグリーンシート２ｆを
所定枚数積層し、次に第１のグリーンシート２ａ，１２
ａ，２ｂ，１２ｂ，２ｃ，１２ｃ，２ｄ，１２ｄ，１２
ｅおよび１２ｅを各電極形成面を上にして積層し、さら
に、ダミーのグリーンシート２ｆを所定枚数積層し、圧
着し、焼結し、この焼結体の両端部（図６の左側および
右側）に外部電極を形成して得られる。
【００１２】したがって、積層型チップインダクタ１１
は、積層体内部にそれぞれのバイアホールを介して２つ
の線路に分岐された３．５ターンのインダクタ１５が構
成され、右側の外部電極は、インダクタ１５の引出電極
６ａ，１６ａに導通され、左側の外部電極は、インダク
タ１５の引出電極６ｅ，１６ｅに導通される。
【００１３】
【発明が解決しようとする課題】しかしながら、上述し
た第１従来例および第２従来例では、インダクタの直流
抵抗は小さくなるものの次のような問題点があった。つ
まり、第１従来例は、インダクタンスが大幅に低下し、
インダクタンスを所望値に保つためにはコイルの巻回数
を増やさなければならない。また、第２従来例は、イン
ダクタンスの低下は少ないものの、第１のグリーンシー
ト１２ａ〜１２ｄに設けられたバイアホール１７ａ〜１
７ｄに相当するバイアホールの数、および第１のグリー
ンシートの種類が増加し、製造工程が複雑になる。
【００１４】本発明の目的は、上述の問題点を解消する
ためになされたもので、インダクタンスやインピーダン
スを低下させることなく、インダクタの直流抵抗が小さ
い積層型チップインダクタの製造方法を提供することに
ある。
【００１５】
【課題を解決するための手段】上記目的を達成するため
に、本発明の積層型チップインダクタの製造方法は、セ
ラミックグリーンシートを準備し、このグリーンシート
の一方表面に１ターン未満のコイル状電極膜を形成した
第１のグリーンシートと、この第１のグリーンシートと
対称なコイル状電極膜を一方表面に形成した第２のグリ
ーンシートを前記電極膜同士が互いに面するように重ね
合わせて一対とし、さらに、このような複数対のグリー
ンシートを積層し、圧着し、焼結する工程を備え、前記
第１、第２のグリーンシートのうち一方のグリーンシー
ト上のコイル状電極膜の一方端部に設けられたバイアホ
ールによって、それぞれのコイル状電極膜が導通されて
螺旋状のインダクタを構成する。より好ましくは、前記
セラミックは絶縁性セラミックである。さらに、前記積
層型チップインダクタはその焼結前または焼結後に前記
インダクタの端部に導通する外部電極を形成する工程を
備える。
【００１６】
【００１７】これにより、第１従来例および第２従来例
のように、並列的に接続されたインダクタの構成を採用
することなく、内部導体の断面積を大きくして、インダ
クタの直流抵抗を小さくすることができる。
【００１８】
【発明の実施の形態】本発明による一つの実施の形態に
ついて、図１〜図３に基づいて詳細に説明する。但し、
前述の従来例と同一部分については、同一の符号を付
し、詳細な説明を省略する。
【００１９】積層型チップインダクタ２１は、電極膜３
ａ〜３ｅが形成された第１のグリーンシート２ａ〜２ｅ
および電極膜２３ａ〜２３ｅが形成された第２のグリー
ンシート２２ａ〜２２ｅがそれぞれ１枚ずつ交互に積層
され、焼結され、この焼結体の両端部に外部電極２８，
２９が形成されたものである。
【００２０】第２のグリーンシート２２ａ〜２２ｅは、
第１のグリーンシート２ａ〜２ｅと同様に、フェライ
ト、誘電体等の絶縁性セラミックスラリーからシート状
に形成され、その一方表面に内部導体になる電極膜２３
ａ〜２３ｅが印刷などで形成される。各電極膜２３ａ〜
２３ｅは、電極膜３ａ〜３ｅに面すると電極膜同士が重
なるように電極膜３ａ〜３ｅとそれぞれ対称形状に形成
される。第２のグリーンシート２２ａ〜２２ｄは、さら
にそれぞれの電極膜２３ａ〜２３ｄの一方端部にバイア
ホール２４ａ〜２４ｄが設けられる。なお、電極膜２３
ａおよび電極膜２３ｅの一部は、外部電極に導通させる
ために一端が第２のグリーンシート２２ａ，２２ｅの端
部に寄せられて引出電極２６ａ，２６ｅを成している。
【００２１】積層型チップインダクタ２１は、図１に示
すように、下から順に、表面に電極膜が形成されていな
いダミーのグリーンシート２ｆを所定枚数積層し、次に
第１のグリーンシート２ａ，第２のグリーンシート２２
ａ，第１のグリーンシート２ｂ，第２のグリーンシート
２２ｂ，…第１のグリーンシート２ｅ，第２のグリーン
シート２２ｅを各電極膜同士（電極膜３ａと電極膜２３
ａ、…電極膜３ｅと電極膜２３ｅ）が互いに面するよう
に重ね合わせて積層し、さらに、ダミーのグリーンシー
ト２ｆを所定枚数積層して圧着して、焼結し、この焼結
体の両端部に外部電極２８，２９を形成して得られる。
【００２２】図１に示した第１のグリーンシート２ａ〜
２ｅおよび第２のグリーンシート２２ａ〜２２ｅは、そ
れぞれ３／４ターンの電極膜３ａ〜３ｅおよび電極膜２
３ａ〜２３ｅを形成しているために、積層型チップイン
ダクタ２１は、積層体内部に３．５ターンの巻数のイン
ダクタ２５が構成され、一方の外部電極２８はインダク
タ２５の引出電極６ａ，２６ａに導通され、他方の外部
電極２９はインダクタ２５の引出電極６ｅ，２６ｅに導
通される。
【００２３】したがって、積層型チップインダクタ２１
は、図３に示されるように、図５および図７に示した積
層型チップインダクタ１，１１の内部導体の厚みと比較
して、内部導体の厚みが厚い、つまり断面積が大きいイ
ンダクタ２５が内部に構成される。
【００２４】なお、本発明に係る積層型チップインダク
タの製造方法が適用される積層型チップインダクタは前
記実施の形態に限定するものでなく、その要旨の範囲内
で種々に変形することができる。例えば、電極膜の形状
については、３／４ターンのものを示したが、これ以外
に例えば１／２ターンのものでもよい。また、インダク
タの総巻回数についても、第１および第２のグリーンシ
ートの積層数を適宜増減して所望の巻回数のインダクタ
に適用することができる。
【００２５】
【発明の効果】以上述べたように、本発明による積層型
チップインダクタの製造方法では、電極膜形成面同士が
対面するようにグリーンシートを積層してインダクタを
構成するために、内部導体の厚みが厚く、それに応じて
断面積が大きくなる。
【００２６】したがって、本発明による積層型チップイ
ンダクタは、インダクタンスやインピーダンスを低下さ
せることなく、インダクタの直流抵抗を小さくすること
ができる。また、本発明による積層型チップインダクタ
は、高電流負荷に耐えられるようになり、許容電流値が
向上する。
【図面の簡単な説明】
【図１】本発明に係る一つの実施の形態の積層型チップ
インダクタの製造方法を示す積層前の斜視図である。
【図２】図１に示した積層型チップインダクタの斜視図
である。
【図３】図２に示した積層型チップインダクタの面Ａに
よる縦断面図である。
【図４】第１従来例の積層型チップインダクタの積層前
の斜視図である。
【図５】第１従来例の積層型チップインダクタの図３に
相当する縦断面図である。
【図６】第２従来例の積層型チップインダクタの積層前
の斜視図である。
【図７】第２従来例の積層型チップインダクタの図３に
相当する縦断面図である。
【符号の説明】
２ａ〜２ｅ 第１のグリーンシート ２ｆ ダミーのグリーンシート ３ａ〜３ｅ 電極膜 ４ｂ〜４ｅ バイアホール ２２ａ〜２２ｅ 第２のグリーンシート ２３ａ〜２３ｅ 電極膜 ２４ａ〜２４ｄ バイアホール ２５ インダクタ ２８，２９ 外部電極
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 実開 平５−57817（ＪＰ，Ｕ) 実開 昭49−101249（ＪＰ，Ｕ)

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】 セラミックグリーンシートを準備し、こ
    のグリーンシートの一方表面に１ターン未満のコイル状
    電極膜を形成した第１のグリーンシートと、この第１の
    グリーンシートと対称なコイル状電極膜を一方表面に形
    成した第２のグリーンシートを前記電極膜同士が互いに
    面するように重ね合わせて一対とし、さらに、このよう
    な複数対のグリーンシートを積層し、圧着し、焼結する
    工程を備え、 前記第１、第２のグリーンシートのうち一方のグリーン
    シート上のコイル状電極膜の一方端部に設けられたバイ
    アホールによって、それぞれのコイル状電極膜が導通さ
    れて螺旋状のインダクタを構成することを特徴とする積
    層型チップインダクタの製造方法。
  2. 【請求項２】 前記セラミックは絶縁性セラミックであ
    ることを特徴とする請求項１に記載の積層型チップイン
    ダクタの製造方法。
  3. 【請求項３】 前記積層型チップインダクタはその焼結
    前または焼結後に前記インダクタの端部に導通する外部
    電極を形成する工程を備えることを特徴とする請求項１
    または２に記載の積層型チップインダクタの製造方法。
JP03915397A 1997-02-24 1997-02-24 積層型チップインダクタの製造方法 Expired - Lifetime JP3362764B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP03915397A JP3362764B2 (ja) 1997-02-24 1997-02-24 積層型チップインダクタの製造方法
TW087102322A TW364128B (en) 1997-02-24 1998-02-19 Method of manufacturing multilayer-type chip inductors
US09/028,748 US6223422B1 (en) 1997-02-24 1998-02-24 Method of manufacturing multilayer-type chip inductors
US09/808,135 US6483414B2 (en) 1997-02-24 2001-03-15 Method of manufacturing multilayer-type chip inductors

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP03915397A JP3362764B2 (ja) 1997-02-24 1997-02-24 積層型チップインダクタの製造方法

Publications (2)

Publication Number Publication Date
JPH10241982A JPH10241982A (ja) 1998-09-11
JP3362764B2 true JP3362764B2 (ja) 2003-01-07

Family

ID=12545172

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03915397A Expired - Lifetime JP3362764B2 (ja) 1997-02-24 1997-02-24 積層型チップインダクタの製造方法

Country Status (3)

Country Link
US (2) US6223422B1 (ja)
JP (1) JP3362764B2 (ja)
TW (1) TW364128B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104658739A (zh) * 2013-11-21 2015-05-27 三星电机株式会社 多层电感器

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6413340B1 (en) * 1998-10-20 2002-07-02 Tdk Corporation Method for the preparation of laminated inductor device
US6303423B1 (en) 1998-12-21 2001-10-16 Megic Corporation Method for forming high performance system-on-chip using post passivation process
KR100320943B1 (ko) * 1999-06-15 2002-02-06 이형도 칩형 분배기
JP3635631B2 (ja) * 1999-12-20 2005-04-06 株式会社村田製作所 積層セラミック電子部品の製造方法
JP3551876B2 (ja) * 2000-01-12 2004-08-11 株式会社村田製作所 積層セラミック電子部品の製造方法
JP3449351B2 (ja) * 2000-11-09 2003-09-22 株式会社村田製作所 積層セラミック電子部品の製造方法及び積層セラミック電子部品
JP4010920B2 (ja) * 2002-09-30 2007-11-21 Ｔｄｋ株式会社 インダクティブ素子の製造方法
KR100466884B1 (ko) * 2002-10-01 2005-01-24 주식회사 쎄라텍 적층형 코일 부품 및 그 제조방법
JP3594031B1 (ja) * 2003-07-04 2004-11-24 株式会社村田製作所 積層セラミック電子部品、積層コイル部品および積層セラミック電子部品の製造方法
US8384189B2 (en) 2005-03-29 2013-02-26 Megica Corporation High performance system-on-chip using post passivation process
TW200717549A (en) * 2005-10-14 2007-05-01 Murata Manufacturing Co Multiplayer coil component
US8004792B2 (en) * 2007-04-12 2011-08-23 International Business Machines Corporation Magnetic write transducer
US9001527B2 (en) * 2008-02-18 2015-04-07 Cyntec Co., Ltd. Electronic package structure
WO2010010799A1 (ja) * 2008-07-22 2010-01-28 株式会社村田製作所 電子部品及びその製造方法
JP4780175B2 (ja) * 2008-10-30 2011-09-28 株式会社村田製作所 電子部品
US7843303B2 (en) * 2008-12-08 2010-11-30 Alpha And Omega Semiconductor Incorporated Multilayer inductor
KR101188182B1 (ko) * 2009-02-02 2012-10-09 가부시키가이샤 무라타 세이사쿠쇼 적층 인덕터
US8720072B2 (en) 2010-08-11 2014-05-13 Thomas J. Bucco Razor with three-axis multi-position capability
KR20130096026A (ko) * 2012-02-21 2013-08-29 삼성전기주식회사 적층형 인덕터 및 그 제조 방법
JP5835252B2 (ja) * 2013-03-07 2015-12-24 株式会社村田製作所 電子部品
CN104900373A (zh) * 2014-03-04 2015-09-09 深圳振华富电子有限公司 大功率叠层片式电感器
KR102083991B1 (ko) * 2014-04-11 2020-03-03 삼성전기주식회사 적층형 전자부품
KR102120898B1 (ko) * 2014-06-19 2020-06-09 삼성전기주식회사 칩형 코일 부품
JP6418135B2 (ja) * 2015-11-04 2018-11-07 株式会社村田製作所 電子部品
CN105244324B (zh) * 2015-11-10 2017-09-29 河北中瓷电子科技有限公司 电子封装用陶瓷绝缘子及其制作方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59189212U (ja) * 1983-05-18 1984-12-15 株式会社村田製作所 チツプ型インダクタ
US5302932A (en) * 1992-05-12 1994-04-12 Dale Electronics, Inc. Monolythic multilayer chip inductor and method for making same
JP3252605B2 (ja) * 1994-07-04 2002-02-04 株式会社村田製作所 電子部品及びその製造方法
JP3097569B2 (ja) * 1996-09-17 2000-10-10 株式会社村田製作所 積層チップインダクタの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104658739A (zh) * 2013-11-21 2015-05-27 三星电机株式会社 多层电感器

Also Published As

Publication number Publication date
US6223422B1 (en) 2001-05-01
US6483414B2 (en) 2002-11-19
US20010020885A1 (en) 2001-09-13
TW364128B (en) 1999-07-11
JPH10241982A (ja) 1998-09-11

Similar Documents

Publication Publication Date Title
JP3362764B2 (ja) 積層型チップインダクタの製造方法
JP3351738B2 (ja) 積層インダクタ及びその製造方法
JP3686908B2 (ja) 積層型コイル部品及びその製造方法
US6603380B2 (en) Method of producing laminated ceramic electronic component and laminated ceramic electronic component
TW544698B (en) Method of manufacturing laminated ceramic electronic component and laminated ceramic electronic component
WO2007043309A1 (ja) 積層コイル部品
US6238779B1 (en) Laminated electric part
JPS6064414A (ja) 変圧器へ応用可能なモノリシツクインダクタ
JP2655657B2 (ja) 積層応用部品の構造
JPH07161517A (ja) 多層巻きコイルおよびその製造方法
JPH03219605A (ja) 積層型インダクタンス素子
JP2817460B2 (ja) 積層チップトランス
JP2004079973A (ja) Ｌｃ複合部品
JPH0645307U (ja) 積層チップインダクタ
JP2001176725A (ja) 積層電子部品
JP2682829B2 (ja) 積層応用部品の構造
JPH023605Y2 (ja)
JP3233306B2 (ja) 積層型ノイズ吸収素子複合体
JP2001307937A (ja) 積層セラミック電子部品の製造方法
JP2607058Y2 (ja) 積層チップインダクタ
JPH10215134A (ja) 積層ｅｍｉフィルタ
JP2909122B2 (ja) 積層複合部品
JP2958804B2 (ja) 積層チップコモンモードチョークコイル
JPH0387008A (ja) Ｌｃ複合素子
JP2542841Y2 (ja) 積層複合部品

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071025

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081025

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091025

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101025

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101025

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111025

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121025

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131025

Year of fee payment: 11

EXPY Cancellation because of completion of term