KR100320943B1 - 칩형 분배기 - Google Patents
칩형 분배기 Download PDFInfo
- Publication number
- KR100320943B1 KR100320943B1 KR1019990022225A KR19990022225A KR100320943B1 KR 100320943 B1 KR100320943 B1 KR 100320943B1 KR 1019990022225 A KR1019990022225 A KR 1019990022225A KR 19990022225 A KR19990022225 A KR 19990022225A KR 100320943 B1 KR100320943 B1 KR 100320943B1
- Authority
- KR
- South Korea
- Prior art keywords
- input
- distributor
- sheets
- sheet
- stacked
- Prior art date
Links
- 239000000919 ceramic Substances 0.000 claims abstract description 35
- XLDBTRJKXLKYTC-UHFFFAOYSA-N 2,3,4,4'-tetrachlorobiphenyl Chemical compound C1=CC(Cl)=CC=C1C1=CC=C(Cl)C(Cl)=C1Cl XLDBTRJKXLKYTC-UHFFFAOYSA-N 0.000 claims description 6
- 230000000694 effects Effects 0.000 abstract description 3
- 238000010079 rubber tapping Methods 0.000 abstract 1
- 238000004519 manufacturing process Methods 0.000 description 7
- JHJMZCXLJXRCHK-UHFFFAOYSA-N 1,2,3,4,5-pentachloro-6-(3-chlorophenyl)benzene Chemical compound ClC1=CC=CC(C=2C(=C(Cl)C(Cl)=C(Cl)C=2Cl)Cl)=C1 JHJMZCXLJXRCHK-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/1303—Apparatus specially adapted to the manufacture of LCDs
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
- C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
- C23C18/18—Pretreatment of the material to be coated
- C23C18/1851—Pretreatment of the material to be coated of surfaces of non-metallic or semiconducting in organic material
- C23C18/1862—Pretreatment of the material to be coated of surfaces of non-metallic or semiconducting in organic material by radiant energy
- C23C18/1865—Heat
Landscapes
- Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Optics & Photonics (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
본 발명은 칩형 분배기에 관한 것으로 그 목적은, 분배기의 외부단자 형성작업(termination) 및 테이핑(taping) 작업시 분배기의 입,출력단의 선별을 용이하도록 하는 데에 있다.
상기와 같은 목적을 달성하기 위한 기술적인 수단은, 하부시트(10)와, 상기 하부시트(10)의 최상측에 적층되는 상부시트(20)와, 상기 상부 및 하부 시트 (10)(20)사이에 적층되며 내부전극(30)이 인쇄되는 다수의 세라믹시트(40) 및, 상기 세라믹시트(40)사이에 적층되는 다수의 절연시트(50)를 포함하며, 상기 세라믹시트(40)는 적어도 둘 이상으로 적층되고, 상기 세라믹시트(40)에 형성된 내부전극(30)은 분리 위치되고 전기적으로는 연결되는 입력단(32) 및, 상기 입력단 (32)과 연결되면서 분리 위치되는 출력단(34)을 구비하는 것을 특징으로 한다.
이에 따라서, 분배기의 외부단자 형성작업 및 테이핑 작업이 용이함은 물론, 분배기의 기판(PCB) 실장작업도 간단하게 수행할 수 있는 한편, 입,출력단의 위치를 선별하기 위한 추가적인 설비가 필요없어 부품 생산성이 향상되는 효과가 있다.
Description
본 발명은 무선 단말기등에서 사용되는 분배기(splitter)에 관한 것으로 보다 상세히는, 하나의 입력신호를 동일한 전력을 갖는 두개의 출력신호로 출력토록 하는 칩형 분배기의 입력 및 출력단을 대향토록 설치함으로 인하여, 상기 칩형 분배기의 외부단자 형성작업 및 부품의 테이핑 작업 그리고 부품의 인쇄회로기판(이하, 'PCB '이라 한다)상의 접속작업을 보다 원활하게 수행토록 하며, 특히 입,출력단을 선별하기 위한 추가적인 설비가 필요없어 비용절감으로 생산성을 향상시 킬 수 있도록 한 칩형 분배기에 관한 것이다.
일반적으로 알려진 분배기(splitter)는 보통 전력분배기(power divider)라 하며, 이는 무선 단말기의 회로구성상 하나의 발진부(VCO)에서 하나의 입력신호가 믹서의 두 수신단(Rx)과 송신단(Tx)에 동일한 전력을 갖으면서 출력토록 하는 부품이다.
이와 같은 종래의 분배기에 있어서는, 하나의 PCB에 입력단 에서 두개의 출력단까지 인쇄패턴을 형성하는 2차원적인 구조를 갖고 있는데, 이와 같은 구조는 부품의 소형화를 할수 있는 한계,즉, 평면적인 구조로 인하여 패턴간의 간섭현상을 피할 수 있는 정도의 크기를 갖게되며, 따라서 소형화가 어렵게 되었다.
따라서, 이와 같은 부품 소형화를 목적으로 3차원적인 구조 즉, 내부전극을 형성시킨 세라믹시트와 절연시트를 적층 구성한 칩형 분배기의 사용이 일반화되고 있는데, 이는 부품 소형화가 용이하기 때문이다.
이와 같은 기술과 관련된 종래의 칩형 분배기에 있어서는, 도 1 및 도 2에서 도시한 바와 같이, 상,하부시트(120)(110)와 그 내측으로 내부전극(130)이 절곡 패턴으로 일체로 형성되는 세라믹시트(140) 및, 상기 세라믹시트(140)사이에 위치되는 다른 절연시트(150)가 일체로 적층되어 칩형태로 형성되며, 상기 내부전극 (130)은 겹쳐지면서 전기적으로 통하는 하나의 입력단(132)과 상기 입력단(132)과 연결되고 서로 다른 세라믹시트(140)상에 분리 위치되는 두개의 출력단(134)으로 구성된다.
이때, 상기 입력단 및 출력단(132)(134)은 PCB(160)상에 형성된 입,출력 회로패턴(162a)(162b)에 접속토록 분배기(100)의 외표면에 종방향으로 일체로 형성된 입,출력 접속패턴(132a)(134c)과 접속된다.
따라서, 상기와 같은 구성으로 된 종래의 분배기(100)에 있어서는, 발진부 (VCO)에서 입력된 하나의 신호가 동일한 전력을 갖는 두개의 출력신호로 출력되는 것이다.
그러나, 상기와 같은 종래의 분배기(100)에 있어서는, 도 1 및 도 2에서 도시한 바와 같이, 분배기(100)의 제조공정시 서로 다른 입력 및 출력단(132)(134)을 구분하기 위하여 즉, 하나의 입력단(132)과 두개의 출력단(134)을 선별하기 위하여 분배기의 제조공정시 상측에 마킹(marking)을 하고, 이와 같은 마킹의 위치로 입,출력단을 선별하도록 하며, 동시에 PCB(160)와의 접속을 위한 외부단자 형성작업시에도 이와 같은 선별작업이 필요한 것이다.
이에 따라서, 종래 분배기(100)의 제조공정시 별도의 입,추력단을 선별할 수 있는 설비가 필요하며, 이는 제조공정의 지연 및 비용을 상승시키는 원인이 되며, 결국 분배기의 부품 생산성을 저하시키는 문제점이 있었다.
본 발명은 상기와 같은 종래의 여러 문제점들을 개선시키기 위하여 안출된 것으로서 그 목적은, 분배기의 외부단자 형성작업 및 테이핑 작업시 분배기의 입,출력단을 용이하게 선별되도록함으로 인하여, 추가적인 선별장비등이 필요없고, 특히 분배기의 PCB 실장작업이 용이하게 수행되며, 이에 따라 제조비용이 절감되고 분배기의 생산성을 가일층 향상시키는 칩형 분배기를 제공하는 데에 있다.
도 1은 종래의 칩 분배기를 도시한 개략 사시도
도 2는 종래의 분배기의 내부 전극을 도시한 분해 사시도
도 3은 본 발명에 따른 칩형 분배기를 도시한 개략 사시도
도 4는 본 발명인 분배기의 내부 전극을 도시한 분해 사시도
* 도면의 주요부분에 대한 부호의 설명 *
1.... 분배기 10,20.... 상,하부 시트
30.... 내부전극 32,34.... 내부전극 입력 및 출력단
40.... 세라믹시트 42.... 비어홀
50.... 절연시트 60.... 기판(PCB)
상기와 같은 목적을 달성하기 위한 기술적인 수단으로서 본 발명은 하부시트와, 상기 하부시트의 최상측에 적층되는 상부시트와, 상기 상·하부시트 사이에 적층되면서 내부전극이 인쇄되는 다수의 세라믹 시트 및, 상기 세라믹 시트 사이에 적층되는 다수의 절연시트를 포함하여 구성되는 분배기에 있어서, 상기 세라믹 시트는 적어도 두 개 이상으로 적층되고, 상기 세라믹 시트에 형성되는 내부전극의 입력단은 상기 세라믹 시트와 그 사이에 적층되는 절연시트상에 일체로 관통된 비어홀에 의해 전기적으로 연결 접속되고, 상기 입력단과 연결되는 출력단은 세라믹 시트의 X축 방향 양측으로 동일 선상에 분리되어 위치되는 구성으로 이루어진 분배기를 마련함에 의한다.
이하, 첨부된 도면에 의거하여 본 발명의 실시예를 상세하게 설명하면 다음과 같다.
도 3은 본 발명에 따른 칩형 분배기를 도시한 개략 사시도이고, 도 4는 본 발명인 분배기의 내부 전극을 도시한 분해 사시도로서, 본 발명인 분배기(1)는 상,부 및 하부시트(20)(10)와 내부전극(30)을 갖는 다수의 세라믹시트(40) 및, 다수의 절연시트(50)으로서 구성된다.
상기, 상부 및 하부시트(10)(20)는 다수개의 절연 및 세라믹시트가 적층되는 분배기(1)의 최상측 및 최하측에 접속되며, 또한 분배기(1)의 분배특성을 결정하는 내부전극(30)이 형성되는 상기 세라믹시트(40)는, 상기 상부 및 하부 절연시트(10) (20)사이에 적층토록 되고, 상기 세라믹시트(40a)(40b) 사이에는 절연시트(50)가 적층토록 된다.
또한, 상기 세라믹시트(40)는 적어도 둘 이상으로 적층되고, 상기 세라믹시트(40)에 형성된 내부전극(30)은 분리 위치되면서 전기적으로 통하는 입력단(32) 및, 상기 입력단(32)과 연결되면서 분리 위치되는 출력단(34)을 구비토록 한다.
또한, 상기 내부전극(30)은 세라믹시트(40)의 X축 방향으로 동일선상에 형성되며 Y축 방향으로 서로 분리 위치되는 두개의 입력단(32a)(32b) 및 출력단 (34a)(34b)을 포함한다.
또한, 상기 내부전극(30)의 출력단(32)은, 상기 세라믹시트(40)과 그 사이에 적층되는 절연시트(50)상에 일체로 관통 형성된 비어홀(42)에 의하여 전기적으로 통하도록 형성되며, 상기 입력 및 출력단(32)(34)은 적층된 시트(10)(20)(40)(50)의 외측면상에 일체로 인쇄되고 PCB(60)의 입,출력 회로패턴(62a)(62b)과 전기적으로 접속되는 입력 및 출력 접속패턴(32c)(34c)과 전기적으로 연결 접속토록 된다.
한편, 상기 상부 절연시트(20)상에는 내부전극(30)의 입,출력단(32)(34)의 위치상태를 인식토록 하는 마킹(marking)이 형성되는 구성으로 이루어 진다.
상기와 같은 구성으로 이루어 진 본 발명의 작용 및 효과를 보다 상세하게 설명하면 다음과 같다.
도 3 및 도 4에서 도시한 바와 같이, 칩 형태의 분배기(1)는 분배기(1)의 몸체부분을 이루는 다수의 시트(10)(20)(40)(50)가 일체로 적층되어 형성되며, 이때 상기 각각의 시트(10)(20)(40)(50)는 박판형태로 이루어져 적층되어 상기 분배기(1)를 칩형태로 구성한다.
한편, 상기 상,하부 시트(10)(20) 및 절연시트(50) 사이에는 내부전극(30)이 스크린 인쇄와 같은 방식으로 형성된 세라믹시트(40)가 일체로 적층되며, 따라서 상기 내부전극(30)에 따라 분배기(1)의 입,출력단(32)(34)의 위치가 결정되는데, 그 이유는 상기 내부전극(30)의 일측 및 타측단은 입력 및 출력단(32)(34)으로 구성되고, 즉 상기 분배기(1)가 실장되는 PCB(60)의 회로패턴중 입력 및 출력 패턴(62a)(62b)접속되는 위치에 따라 다르게 된다.
따라서, 상기 세라믹시트(40)의 내부전극(30)이 분배기(1)의 특성에 중요한 영향을 미치는데, 이는 내부전극(30)의 패턴형상에 따라 분배기의 특성이 결정되기 때문이다.
또한, 본 발명에서는 두개의 세라믹시트(40)에 내부전극(30)이 형성되며, 상기 PCB(60)의 입력 회로패턴(62a)과 접속되는 내부전극(30)의 입력단(32)과 출력 회로패턴(62b)와 접속되는 출력단(34)은 다음에 상세히 설명하겠지만, 분배기(1)의 X축(도 3)방향으로 동일선상에 분리 위치된다.
따라서, 상기 두 입력단(32a)(32b) 및 출력단(34a)(34b)이 같은 갯수로 동일선상에 위치됨으로써, 분배기(1)의 외부단자 형성작업 및 테이핑 작업 즉, 입,출력단의 위치에 따라 마킹등의 위치가 조정되는 작업이 종래에 비하여 보다 용이하게 수행할 수 있으며, 특히 분배기(1)의 PCB(60) 실장작업도 용이하게 이루어 진다.
즉, 종래에 분배기(1)의 내부전극 입,출력단에 위치에 따라 분배기(1)의 방향을 사전에 선별할 필요가 없게 되며, 이는 선별작업을 위한 추가적인 설비가 필요없게 하여 결국, 제조비용을 절감시키는 것이다.
이때, 상기 일체로 적층된 각 시트(10)(20)(40)(50)의 외측면에는 입,출력 접속패턴(32c)(34c)을 각각 일체로 인쇄함으로써, 결국 세라믹시트(40)의 내부 전극(30)은 상기 입,출력 접속패턴(32c)(34c)에 전기적으로 연결되고 결국, 상기 접속패턴은 분배기(1)의 단자 역활을 수행하게 된다.
더하여, 상기 내부전극(30)의 입력단(32a)(32b)은, 상기 세라믹시트(40)과 그 사이에 적층되는 절연시트(50)상에 일체로 관통 형성된 비어홀(42)에 의하여 서로 전기적으로 통하도록 구성되는데, 이는 하나의 입력신호가 두개의 출력신호로 출력되므로 분리된 입력단(32a)(32b)측으로 서로 도통할 수 있는 비어홀(42)을 형성시키는 것이다.
따라서, PCB(60)의 입력패턴(62a)을 통하여 인가되는 입력신호(예를 들어 전력)등은 내부전극(30)을 통하여 서로 다른 출력단(34a)(34b)으로 출력된다.
이에 따라서, 분배기(1)에서 서로 마주하면서 동일선상에 위치되는 내부전 극(30)의 입,출력 출력단(32)(34)에 의하여 분배기(1)의 외부전극 형성 및 테이핑 작업시 분배기(1)의 위치를 사전에 선별하는 것이 보다 용이하게 되는 것이다.
이때, 도면에는 도시하지 않았지만, 상기 분배기(1) 내부전극(30)의 입력단 (32) 및 출력단(34)의 위치를 보다 확실하게 하도록 상기 상부 절연시트(20)상에 입력단(32)의 위치를 파악할 수 있는 마킹을 표시하여 조정토록 할 수 있다.
이와 같이 본 발명인 분배기에 의하면, 분배기의 외부단자 형성작업 및 테이핑 작업시 분배기의 입,출력단을 용이하게 선별함으로 인하여, 추가적인 선별장비등이 필요없고, 특히 분배기의 PCB 실장작업이 용이하게 수행되며, 이에 따라 제조비용이 절감되고 분배기의 부품 생산성을 향상시키는 우수한 효과가 있다.
본 발명은 특정 실시예에 관련하여 도시하고 설명하였지만, 이하 특허청구범위에 의해 마련되는 본 발명의 정신이나 분야를 벗어나지 않는 한도내에서 다양하게 개조 및 변화될수 있다는 것을 밝혀두고자 한다.
Claims (2)
- 시트(10)와,상기 하부시트(10)의 최상측에 적층되는 상부시트(20)와,상기 상·하부시트(10)(20) 사이에 적층되면서 내부전극(30)이 인쇄되는 다수의 세라믹시트(40) 및,상기 세라믹 시트(40) 사이에 적층되는 다수의 절연시트(50)를 포함하여 구성되는 분배기에 있어서,상기 세라믹 시트(40)는 적어도 두 개 이상으로 적층되고, 상기 세라믹 시트(40)에 형성되는 내부전극(30)의 입력단(32a)(32b)은 상기 세라믹 시트(40)와 그 사이에 적층되는 절연시트(50)상에 일체로 관통된 비어홀(42)에 의해 전기적으로 연결 접속되고, 상기 입력단(32a)(32b)과 연결되는 출력단(34a)(34b)은 세라믹 시트(40)의 X축 방향 양측으로 동일 선상에 분리되어 위치토록 구성으로 이루어진 것을 특징으로 하는 칩형 분배기
- 제 1항에 있어서, 상기 입력 및 출력단(32a)(32b)(34a)(34b)은 적층된 시트(10)(20) (40)(50)의 외측면상 일체로 인쇄되어 PCB(60)의 입,출력 회로패턴(62a) (62b)과 전기적으로 접속되는 입력 및 출력 접속패턴(32c)(34c)과 연결 접속되는 것을 특징으로 하는 칩형 분배기
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990022225A KR100320943B1 (ko) | 1999-06-15 | 1999-06-15 | 칩형 분배기 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990022225A KR100320943B1 (ko) | 1999-06-15 | 1999-06-15 | 칩형 분배기 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20010002423A KR20010002423A (ko) | 2001-01-15 |
KR100320943B1 true KR100320943B1 (ko) | 2002-02-06 |
Family
ID=19592330
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019990022225A KR100320943B1 (ko) | 1999-06-15 | 1999-06-15 | 칩형 분배기 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100320943B1 (ko) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100467200B1 (ko) * | 2002-03-28 | 2005-01-24 | (주) 케이엠씨 테크놀러지 | 이동통신용 세라믹 고주파 전력분배기 제조방법 |
KR100489820B1 (ko) * | 2002-11-19 | 2005-05-16 | 삼성전기주식회사 | 세라믹 다층기판 및 그 제조방법 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05144651A (ja) * | 1991-11-19 | 1993-06-11 | Taiyo Yuden Co Ltd | 積層インダクタンス素子の製造方法 |
JPH0786039A (ja) * | 1993-09-17 | 1995-03-31 | Murata Mfg Co Ltd | 積層チップインダクタ |
KR960003526A (ko) * | 1994-06-30 | 1996-01-26 | 이형도 | 전자파 노이즈 제거용 적층형 칩 인덕터 |
JPH10241982A (ja) * | 1997-02-24 | 1998-09-11 | Murata Mfg Co Ltd | 積層型チップインダクタの製造方法 |
-
1999
- 1999-06-15 KR KR1019990022225A patent/KR100320943B1/ko not_active IP Right Cessation
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05144651A (ja) * | 1991-11-19 | 1993-06-11 | Taiyo Yuden Co Ltd | 積層インダクタンス素子の製造方法 |
JPH0786039A (ja) * | 1993-09-17 | 1995-03-31 | Murata Mfg Co Ltd | 積層チップインダクタ |
KR960003526A (ko) * | 1994-06-30 | 1996-01-26 | 이형도 | 전자파 노이즈 제거용 적층형 칩 인덕터 |
JPH10241982A (ja) * | 1997-02-24 | 1998-09-11 | Murata Mfg Co Ltd | 積層型チップインダクタの製造方法 |
Also Published As
Publication number | Publication date |
---|---|
KR20010002423A (ko) | 2001-01-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6876273B2 (en) | Front end module | |
US5910755A (en) | Laminate circuit board with selectable connections between wiring layers | |
US20030076660A1 (en) | Electronic device and a circuit arrangement | |
WO2001095679A1 (en) | Module for radio communication | |
KR20030030938A (ko) | 전자회로유닛 | |
CN1011102B (zh) | 可装配多个谐振器滤波器 | |
US6949819B2 (en) | Jumper chip component and mounting structure therefor | |
KR100320943B1 (ko) | 칩형 분배기 | |
KR100423396B1 (ko) | 칩 안테나 | |
US10862201B2 (en) | Antenna module | |
KR100311813B1 (ko) | 칩형 분배기 | |
US6636180B2 (en) | Printed circuit board antenna | |
JPH06177629A (ja) | 表面実装型プリントアンテナ | |
JP3661326B2 (ja) | 印刷配線基板装置 | |
JP2010239522A (ja) | 分配器 | |
JP3115597U (ja) | 面実装用トランス | |
US6707681B2 (en) | Surface mount typed electronic circuit of small size capable of obtaining a high-Q | |
JPH03127521A (ja) | 無線受信機 | |
US20030042996A1 (en) | Dielectric duplexer | |
KR100265303B1 (ko) | 유전체 필터의 단자 접속구조 | |
JP2005192241A (ja) | 移動体通信機器用フロントエンドモジュール | |
KR20030035395A (ko) | 인쇄회로기판 | |
JPH0969676A (ja) | プリント基板ダルマ穴 | |
KR20240075380A (ko) | 스트립라인 지셀 전력분배기 | |
US20020125969A1 (en) | Dielectric filter, dielectric duplexer, and communication device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20061228 Year of fee payment: 6 |
|
LAPS | Lapse due to unpaid annual fee |