JP3661326B2 - 印刷配線基板装置 - Google Patents

印刷配線基板装置 Download PDF

Info

Publication number
JP3661326B2
JP3661326B2 JP00518997A JP518997A JP3661326B2 JP 3661326 B2 JP3661326 B2 JP 3661326B2 JP 00518997 A JP00518997 A JP 00518997A JP 518997 A JP518997 A JP 518997A JP 3661326 B2 JP3661326 B2 JP 3661326B2
Authority
JP
Japan
Prior art keywords
microstrip line
wiring board
printed wiring
ground plane
connection portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP00518997A
Other languages
English (en)
Other versions
JPH10200223A (ja
Inventor
渉 後藤
良人 橋本
輝元 赤塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP00518997A priority Critical patent/JP3661326B2/ja
Publication of JPH10200223A publication Critical patent/JPH10200223A/ja
Application granted granted Critical
Publication of JP3661326B2 publication Critical patent/JP3661326B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3442Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、マイクロストリップラインが敷設された印刷配線基板に表面実装電子部品が実装された印刷配線基板装置に関するものである。
【0002】
【従来の技術】
近年、準マイクロ波(1〜3GHz)を使った移動体通信用の携帯電話サービスが始まり、その携帯機能の向上を図るため、より小型化・薄型化・軽量化するための技術開発がなされている。この手段としては、それを構成する表面実装電子部品の小型化・薄型化・軽量化の他に、表面実装電子部品を実装するための印刷配線基板の多層化と各層間の誘電体材料厚hの薄型化が図られている。
【0003】
以下、従来のマイクロストリップラインが敷設された印刷配線基板装置について説明する。
【0004】
図6(a)は、従来のマイクロストリップラインを用いた印刷配線基板装置の上面を示したものである。図6(a)において、1はマイクロストリップラインが敷設された印刷配線基板であり、2は表面実装電子部品3の入力端子4側のマイクロストリップラインである。また、6は表面実装電子部品3の出力端子5側のマイクロストリップラインである。7は、グランドパターンであり、このグランドパターン7にはスルーホール8,9,10が設けられている。そして、このスルーホール8,9,10は印刷配線基板1の下面全体に設けられたグランドプレーン14に接続されている。また、図6(a)に示した印刷配線基板装置は2層の印刷配線基板とした場合を示している。すなわち、図6(b)はマイクロストリップライン2,6が敷設された第1層を示すとともに、グランドプレーン14が設けられた第2層15を示している。そして、スルーホール8,9,10で前記グランドパターン7と接地用グランドプレーン14とが接続される。図7は代表的な表面実装電子部品3の斜視図である。図7において、4は入力端子、5は出力端子である。また、13はグランド端子である。
【0005】
従来は図6に示すように、表面実装電子部品3の入力端子4や出力端子5の電極の導体幅(以下、Tdという)はマイクロストリップライン2,6の導体幅(以下、Tsという)に比べ同等以下(すなわちTd<Ts)が一般的であり、入力端子4や出力端子5の半田付け用の電極の導体幅Tdは、マイクロストリップライン2,6の導体幅Tsより大きくなることはなかった。このため、表面実装電子部品3の半田付け用の電極はマイクロストリップライン2,6の導体幅Tsの範囲内で接続されることになり、同じインピーダンスで設計されたマイクロストリップライン2,6と表面実装電子部品3を図6の如く接続しても何らインピーダンス上の問題はなかった。
【0006】
【発明が解決しようとする課題】
しかしながら、近年携帯型機器等の薄型化を図るために多層の印刷配線基板が用いられ、その結果として、マイクロストリップラインを形成する印刷配線基板の誘電体厚hの薄型化がますます進んでいる。このことは必然的にマイクロストリップラインの導体幅Tsを細くすることになり、Td>Tsとなる場合が発生するようになった。この場合、従来のような構成では表面実装電子部品3とストリップラインとの間のインピーダンスの不整合が生じ信号の伝達損失が発生し、従来の表面実装電子部品3をそのまま、薄型化を図った印刷配線基板に使えないという問題が生じてきた。
【0007】
また、図8に示す表面実装電子部品16のように、マイクロストリップライン17の終端に、このマイクロストリップライン17より幅広の接続部18を設けた状態で丁度マイクロストリップライン17とマッチングのとれるようなものも現れている。すなわち、図8(b)に示すように、接続部18の斜線で示す部分18a,18bと印刷配線基板1の下面に形成されたグランドプレーン1aとの間の静電容量19a,19bを打ち消すためのリアクタンスが既に表面実装電子部品16に含まれているものも現れてきた。しかしながら、このようにしても接続部18をこれ以上大きくしなければならない場合には同様の問題が発生する。また、性能の異なる印刷配線基板に使用する場合には、静電容量19a,19bが異なりインピーダンスの不整合が生じ、信号の伝達損失が発生する。
【0008】
本発明は、このような問題点を解決するもので、印刷配線基板の薄型化により、Td>Tsが生じた場合でも表面実装電子部品とマイクロストリップラインのインピーダンスを整合させ、接続による損失をなくした印刷配線基板装置を提供することを目的としたものである。
【0009】
【課題を解決するための手段】
この目的を達成するために、本発明の印刷配線基板装置は、補正用インピーダンスが内蔵された表面実装電子部品が上面に装着されるとともに、その下面にはグランドプレーンが形成された印刷配線基板において、この印刷配線基板の上面に準マイクロ波の信号が伝達されるマイクロストリップラインが敷設されるとともに、このマイクロストリップラインに接続して設けられた前記表面実装電子部品との第1の接続部とを備え、前記第1の接続部の幅が、前記マイクロストリップラインの幅よりも大きくするとともに、前記マイクロストリップラインとインピーダンスマッチングが取れる幅を有した第2の接続部よりも大きい場合において、前記第1の接続部と対応する前記グランドプレーンの位置にグランドプレーンの不形成部を設けるとともに、前記第2の接続部に対応した真下にはグランドを設け、前記表面実装電子部品の静電容量を、前記マイクロストリップラインで形成された静電容量に等しくしたものである。このことにより、マイクロストリップラインと表面実装電子部品の接続点でのインピーダンスが整合するので、損失なく信号を伝達することができる。
【0010】
【発明の実施の形態】
本発明の請求項1に記載の発明は、補正用インピーダンスが内蔵された表面実装電子部品が上面に装着されるとともに、その下面にはグランドプレーンが形成された印刷配線基板において、この印刷配線基板の上面に準マイクロ波の信号が伝達されるマイクロストリップラインが敷設されるとともに、このマイクロストリップラインに接続して設けられた前記表面実装電子部品との第1の接続部とを備え、前記第1の接続部の幅が、前記マイクロストリップラインの幅よりも大きくするとともに、前記マイクロストリップラインとインピーダンスマッチングが取れる幅を有した第2の接続部よりも大きい場合において、前記第1の接続部と対応する前記グランドプレーンの位置にグランドプレーンの不形成部を設けるとともに、前記第2の接続部に対応した真下にはグランドを設け、前記表面実装電子部品の静電容量を、前記マイクロストリップラインで形成された静電容量に等しくした印刷配線基板装置であり、前記グランドプレーンの不形成部により、前記接続部或いは前記表面実装電子部品の接続端子と前記グランドプレーンとで形成される静電容量と、前記マイクロストリップラインの静電容量とが等しくなるので、マイクロストリップラインと表面実装電子部品の接続点でのインピーダンスの整合がとれ、損失なく信号を伝達することができる。
【0011】
また、特別なインピーダンス素子を付加するものではないので、低価格化と薄型化・小型化を図ることができる。
【0012】
請求項2に記載の発明のマイクロストリップラインは、接続部の略中央を貫通するように敷設されるとともに、このマイクロストリップラインを挟んでその対応する下面の両側にグランドプレーンの不形成部を設けた請求項1に記載の印刷配線基板装置であり、この接続部上もマイクロストリップラインの特性を有するので、この接続部を介して直接第2のマイクロストリップラインを連結することができる。また、マイクロストリップラインを挟んでその下面の両側にグランドプレーンの不形成部があるので、そのバランス特性が良くマイクロストリップラインとして好適である。
【0013】
請求項3に記載の発明の接続部は、略四角形にするとともに、この接続部の一辺に沿ってマイクロストリップラインを敷設し、このマイクロストリップラインの一方の側面に対応した下面の位置にグランドプレーンの不形成部を設けた請求項1に記載の印刷配線基板装置であり、この接続部上も同様マイクロストリップラインの特性を有するので、この接続部を介して直接第2のマイクロストリップラインを連結することができる。また、マイクロストリップラインの片側の下面にグランドプレーンの不形成部があるのみであり、印刷配線基板の設計自由度を高くすることができる。
【0014】
請求項4に記載の発明は、接続部の一端にマイクロストリップラインを連結するとともに、前記接続部に対応した下面の位置全体をグランドプレーンの不形成部とした請求項1に記載の印刷配線基板装置であり、表面実装電子部品を実装したにもかかわらず、マイクロストリップライン上には表面実装電子部品等他の部品が載置されることはなく、結論としてマイクロストリップライン上は正確なマイクロストリップラインの特性を得ることができる。
【0015】
請求項5に記載の発明は、略四角形をした接続部の一端に、第1のマイクロストリップラインが連結されるとともに、この第1のマイクロストリップラインは前記接続部で略90度方向を変えて、前記接続部の他端に連結された第2のマイクロストリップラインに接続された請求項1に記載の印刷配線基板装置であり、表面実装電子部品等の配線を容易にし、かつ正確なマイクロストリップラインの特性を得ることができる。また、設計の自由度を向上させることができる。
【0016】
請求項6に記載の発明は、印刷配線基板厚が接続部の幅より大きい場合は、グランドプレーンの不形成部は略前記印刷配線基板厚と前記接続部の幅との差分だけ大きくした請求項2から請求項5のいずれかに記載の印刷配線基板装置であり、前記印刷配線基板厚による電気力線の影響を補正することができるので、正確なインピーダンス整合を得ることができる。
【0017】
以下、本発明の実施の形態について、図面に基づいて説明する。図1(a)は、本発明の一実施の形態における印刷配線基板装置の平面図である。図1(a)において、本発明の印刷配線基板装置は、マイクロストリップライン21,22が敷設された印刷配線基板23と、入力端子(接続端子の一例として用いた)4と出力端子(接続端子の一例として用いた)5とグランド端子13を有するとともに、前記印刷配線基板23にリフローで半田付けされる表面実装電子部品3とを備えた構成となっている。ここで、入出力端子4,5の導体幅Tdがマイクロストリップライン21,22の幅Tsより大きくなっている。また、マイクロストリップライン21の先端に設けられた接続部21aの幅は、入力端子4の幅と略等しくして半田付けをし易くしている。同様にマイクロストリップライン22の先端に設けられた接続部22aの幅も、出力端子5の幅と略等しくして半田付けをし易くしている。27,28,29はグランドパターン24と印刷配線基板23の下面に設けられたグランドプレーンと接続するスルーホールである。
【0018】
図1(b)は、表面実装電子部品3を2層の印刷配線基板に実装した場合の斜視図である。23aは1層目を示し、23bは2層目を示している(以下1層目の表面を上面23aといい、2層目の上面を印刷配線基板23の下面23bという。)。この下面23bにはグランド用の導体箔が一面に設けられグランドプレーン32を形成している。このグランドプレーン32には、前記接続部21a,22aに対応する位置(接続部21a,22aの真下)にグランドプレーン32の不形成部25,26が設けられている。マイクロストリップライン21,22は接続部21a,22aの略中央を他端まで貫通している。従って、グランドプレーン32の不形成部25,26は、接続部21a,22aからマイクロストリップライン21,22の貫通部を引いた残余の部分となる。このように、グランドプレーン32の不形成部25,26を設けることにより、マイクロストリップライン21,22の幅Tsより幅の広い接続部21a,22aによる静電容量の増加を形成することを抑えている。このようにすることにより、接続点におけるインピーダンスは整合され、信号を損失なく伝達することができる。
【0019】
図2(a)は、表面実装電子部品30内に既に補正用のインピーダンスが内蔵されている例である。すなわち、マイクロストリップライン31の先端に幅32aなるマイクロストリップライン31の幅より、幅広の斜線部で示された接続部32を形成して、丁度、インピーダンスマッチングがとれるようにしたものである。この場合においても、もっと広い幅33aを有する接続部33を形成する場合には幅33aから幅32aを減じた幅のグランドプレーンの不形成部が必要である。図2(b)は、その要部断面図である。すなわち、補正用として形成された幅32aに対しては、印刷配線基板34のグランドプレーン35上に形成された接続部33に対応する(真下の)グランド35aが必要になる。このときの接続部33とグランド35aの間に形成される静電容量37a,37bは既に補正用として表面実装電子部品30内に組み込まれている。
【0020】
しかしながら、接続部33は、補正用の接続部32より幅広であるため、その差分に相当する部分に関してはグランドプレーン35の不形成部36a,36bが必要となる。このことにより、表面実装電子部品30とマイクロストリップライン31との静電容量は等しくなり、インピーダンスマッチングが得られることになる。また、表面実装電子部品30を異なる性能を有する印刷配線基板に使用する場合、表面実装電子部品30の接続部32とグランド35aとで形成される静電容量37a,37bに該当する静電容量を、図2(c)に示すように、接続部72と斜線で示すその下面のグランドプレーンの不形成部73とを形成することにより、表面実装電子部品30とマイクロストリップライン71との静電容量は等しくなり、インピーダンスマッチングが得られることになる。
【0021】
図3(a)(b)(c)は、それぞれ印刷配線基板の上面に形成された接続部の形状と、この印刷配線基板の下面に形成されたグランドプレーンの不形成部を斜線で表したものである。この場合、表面実装電子部品には、図2(a)に示すようなマイクロストリップライン31との接続補正はないものである。
【0022】
図3(a)は、略四角形をした接続部40の一辺である側面に沿ってマイクロストリップライン41が突入して接続されている例である。この場合、印刷配線基板の下面に形成されるグランドプレーンの不形成部42は斜線で示すように、マイクロストリップライン41に隣接して、もう一方の接続部40の側面まで対応して設けられている。この場合、マイクロストリップライン41は、その先端41aまでマイクロストリップラインの特性を有する。したがって、マイクロストリップライン41の通過点に表面実装電子部品が装着される場合に用いられる。
【0023】
図3(b)は、略四角形をした接続部43の一辺にマイクロストリップライン44が突入して、その後ここで略90度進行方向を変えて接続されている例である。この場合、印刷配線基板の下面に形成されるグランドプレーンの不形成部45は斜線で示すように、マイクロストリップライン44の一方の側面に隣接して設けられた接続部43の他方の面まで対応して設けられている。この場合、マイクロストリップライン44は、その先端44aまでマイクロストリップラインの特性を有する。したがって、図3(a)と同様、マイクロストリップライン44の通過点に表面実装電子部品が装着される場合に用いられる。
【0024】
図3(c)は、略四角形をした接続部46の一端46aにマイクロストリップライン47が連結されたものである。この場合、印刷配線基板の下面に形成されるグランドプレーンの不形成部は斜線で示すように、接続部46に対応して設けられる。この場合、マイクロストリップライン47は、接続部46の入口である一端46aまでマイクロストリップラインの特性を有する。したがって、接続部46に装着される電子部品を介して、準マイクロ波信号が伝送される場合に用いられる。
【0025】
図4は、印刷配線基板の上面に敷設された電子回路のパターン例である。図4において、51はマイクロストリップラインであり、52はこのマイクロストリップライン51と略平行に設けられたグランドパターンである。そして、この印刷配線基板の下面にはグランドプレーンが形成されている。53,54,55は表面実装電子部品であり、この表面実装電子部品53と54はマイクロストリップライン51とグランドパターン52との間に並列に接続されている。また、表面実装電子部品55は、マイクロストリップライン51と56との間に装着される。ここで、57,58,59,60はマイクロストリップライン上に形成された接続部である。このように、接続部57,58,59,60は表面実装電子部品が装着し易いようにマイクロストリップライン51,56の幅より大きくしてある。しかしながら、マイクロストリップラインとしての特性をもつ必要はあるので、マイクロストリップライン51,56から突出した部分、すなわち斜線部に対応する印刷配線基板の下面のグランドプレーンにはグランドプレーンの不形成部を設けている。なお、グランドパターン52に装着される側に対応するグランドプレーンには不形成部は不要である。
【0026】
図5は、グランドプレーンの不形成部の大きさと、接続部の導体幅Tdと、印刷基板厚との関係を示している。図5(a)において、61は厚さt1の印刷配線基板であり、62は、この印刷配線基板61上に設けられた接続部である。また、63は印刷配線基板61の下面に形成されたグランドプレーンである。そして、64は、前記接続部62に対応して印刷配線基板61の下面に設けられたグランドプレーンの不形成部である。このように印刷配線基板61の厚さt1が接続部62の幅より小さいときは、グランドプレーンの不形成部64は接続部62の幅と略等しくすることが望ましい。これは、印刷配線基板61が薄いときは接続部62から放射される電気力線はほぼ平行であることによる。
【0027】
図5(b)は、印刷配線基板の基板厚が厚い場合である。図5(b)において、65は厚さt2の印刷配線基板であり、66は、この印刷配線基板65上に設けられた接続部である。また、67は印刷配線基板65の下面に形成されたグランドプレーンである。そして、68は、前記接続部66に対応して印刷配線基板65の下面に設けられたグランドプレーンの不形成部である。このように印刷配線基板65の厚さt2が接続部66の幅より大きいときは、グランドプレーンの不形成部68は印刷配線基板65の厚さt2と接続部66の幅の差分だけ大きくすることが望ましい。これは、印刷配線基板65が厚くなると接続部66から放射される電気力線の広がりが無視できなくなるためである。
【0028】
【発明の効果】
以上のように本発明によれば、補正用インピーダンスが内蔵された表面実装電子部品が上面に装着されるとともに、その下面にはグランドプレーンが形成された印刷配線基板において、この印刷配線基板の上面に準マイクロ波の信号が伝達されるマイクロストリップラインが敷設されるとともに、このマイクロストリップラインに接続して設けられた前記表面実装電子部品との第1の接続部とを備え、前記第1の接続部の幅が、前記マイクロストリップラインの幅よりも大きくするとともに、前記マイクロストリップラインとインピーダンスマッチングが取れる幅を有した第2の接続部よりも大きい場合において、前記第1の接続部と対応する前記グランドプレーンの位置にグランドプレーンの不形成部を設けるとともに、前記第2の接続部に対応した真下にはグランドを設け、前記表面実装電子部品の静電容量を、前記マイクロストリップラインで形成された静電容量に等しくした印刷配線基板装置であり、前記グランドプレーンの不形成部により、前記接続部或いは前記表面実装電子部品の接続端子と前記グランドプレーンとで形成される静電容量と、前記マイクロストリップラインの静電容量とが等しくなるので、マイクロストリップラインと表面実装電子部品の接続点でのインピーダンスの整合がとれ、損失なく信号を伝達することができる。また、特別な回路素子を付加するものではないので、低価格化と薄型化・小型化を図ることができる。
【図面の簡単な説明】
【図1】(a)は、本発明の一実施の形態による印刷配線基板装置の平面図
(b)は、同、説明のための斜視図
【図2】(a)は、本発明の他の実施の形態による印刷配線基板装置の要部平面図
(b)は、同、断面図
(c)は、本発明の他の実施の形態による印刷配線基板装置の要部平面図
【図3】(a)は、同、接続部の第1の形態の平面図
(b)は、同、接続部の第2の形態の平面図
(c)は、同、接続部の第3の形態の平面図
【図4】同、印刷配線基板のパターン図の一例を示す平面図
【図5】(a)は、同、接続部の断面図
(b)は、同、接続部の他の断面図
【図6】(a)は、従来の印刷配線基板装置の平面図
(b)は、同、説明のための斜視図
【図7】表面実装電子部品の斜視図
【図8】(a)は、他の例による従来の印刷配線基板の要部平面図
(b)は、同、断面図
【符号の説明】
3 表面実装電子部品
4 入力端子
5 出力端子
13 グランド端子
21 マイクロストリップライン
21a 接続部
22 マイクロストリップライン
22a 接続部
23 印刷配線基板
25 グランドプレーンの不形成部
26 グランドプレーンの不形成部
Td 表面実装電子部品の入力端子あるいは出力端子幅
Ts マイクロストリップラインの幅

Claims (6)

  1. 補正用インピーダンスが内蔵された表面実装電子部品が上面に装着されるとともに、その下面にはグランドプレーンが形成された印刷配線基板において、この印刷配線基板の上面に準マイクロ波の信号が伝達されるマイクロストリップラインが敷設されるとともに、このマイクロストリップラインに接続して設けられた前記表面実装電子部品との第1の接続部とを備え、前記第1の接続部の幅が、前記マイクロストリップラインの幅よりも大きくするとともに、前記マイクロストリップラインとインピーダンスマッチングが取れる幅を有した第2の接続部よりも大きい場合において、前記第1の接続部と対応する前記グランドプレーンの位置にグランドプレーンの不形成部を設けるとともに、前記第2の接続部に対応した真下にはグランドを設け、前記表面実装電子部品の静電容量を、前記マイクロストリップラインで形成された静電容量に等しくした印刷配線基板装置。
  2. マイクロストリップラインは、接続部の略中央を貫通するように敷設されるとともに、このマイクロストリップラインを挟んでその対応する下面の両側にグランドプレーンの不形成部を設けた請求項1に記載の印刷配線基板装置。
  3. 接続部は、略四角形にするとともに、この接続部の一辺に沿ってマイクロストリップラインを敷設し、このマイクロストリップラインの一方の側面に対応した下面の位置にグランドプレーンの不形成部を設けた請求項1に記載の印刷配線基板装置。
  4. 接続部の一端にマイクロストリップラインを連結するとともに、前記接続部に対応した下面の位置全体をグランドプレーンの不形成部とした請求項1に記載の印刷配線基板装置。
  5. 略四角形をした接続部の一端に、第1のマイクロストリップラインが連結されるとともに、この第1のマイクロストリップラインは前記接続部で略90度方向を変えて、前記接続部の他端に連結された第2のマイクロストリップラインに接続された請求項1に記載の印刷配線基板装置。
  6. 印刷配線基板厚が接続部の幅より大きい場合は、グランドプレーンの不形成部は略前記印刷配線基板厚と前記接続部の幅との差分だけ大きくした請求項2から請求項5のいずれか一つに記載の印刷配線基板装置。
JP00518997A 1997-01-16 1997-01-16 印刷配線基板装置 Expired - Fee Related JP3661326B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP00518997A JP3661326B2 (ja) 1997-01-16 1997-01-16 印刷配線基板装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP00518997A JP3661326B2 (ja) 1997-01-16 1997-01-16 印刷配線基板装置

Publications (2)

Publication Number Publication Date
JPH10200223A JPH10200223A (ja) 1998-07-31
JP3661326B2 true JP3661326B2 (ja) 2005-06-15

Family

ID=11604283

Family Applications (1)

Application Number Title Priority Date Filing Date
JP00518997A Expired - Fee Related JP3661326B2 (ja) 1997-01-16 1997-01-16 印刷配線基板装置

Country Status (1)

Country Link
JP (1) JP3661326B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4543699B2 (ja) * 2004-02-27 2010-09-15 凸版印刷株式会社 回路基板の実装構造
JP5528659B2 (ja) * 2007-05-28 2014-06-25 京セラ株式会社 電子機器
JP2013089727A (ja) * 2011-10-17 2013-05-13 Fujikura Ltd フレキシブルプリント基板
WO2022097424A1 (ja) * 2020-11-04 2022-05-12 株式会社村田製作所 信号電源分離回路が構成される多層回路基板

Also Published As

Publication number Publication date
JPH10200223A (ja) 1998-07-31

Similar Documents

Publication Publication Date Title
JP3252605B2 (ja) 電子部品及びその製造方法
CN110431714B (zh) 贴片天线馈电部
US11612053B2 (en) Circuit board and electronic device
JP2000512110A (ja) 集積された側面型マイクロ波カプラを有するプリント回路板
US6949819B2 (en) Jumper chip component and mounting structure therefor
US10153746B2 (en) Wiring board with filter circuit and electronic device
JP3661326B2 (ja) 印刷配線基板装置
US20230156910A1 (en) Circuit board and electronic device
JP3684524B2 (ja) 高周波集積回路装置
JPH07249927A (ja) 表面実装型アンテナ
WO2007049382A1 (ja) 高周波モジュール
JP2000106501A (ja) 電力分配回路、電力合成回路
JP3505878B2 (ja) 印刷配線基板装置
JP4103466B2 (ja) 高周波コネクタの表面実装方法及び高周波コネクタ実装プリント基板並びにプリント基板
JPH06177629A (ja) 表面実装型プリントアンテナ
EP0921715A1 (en) PCB for mounting RF band pass filter and method of manufacture
JP2557081Y2 (ja) マイクロ・ストリップラインフィルタ
JPH03187503A (ja) 多層基板
JP2004014834A (ja) 印刷抵抗付きマイクロ波回路
JP4457335B2 (ja) 非可逆回路素子
JP2004260377A (ja) バラントランス
JP2003017923A (ja) アンテナ装置
JPH11284413A (ja) 方向性結合器
JP2000022480A (ja) 積層型フィルタ
JP2005184245A (ja) 結合装置及び高周波モジュール

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040716

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040817

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041005

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050301

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050314

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080401

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090401

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100401

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110401

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees