JP4457335B2 - 非可逆回路素子 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、携帯電話など少なくとも１つのアンテナを送信系と受信系とで共用するようにした送受信装置に用いる非可逆回路素子に関し、特にアンプの出力を検出する機能を備えた非可逆回路素子に関するものである（以下、カップリング端子付きアイソレータあるいは単にアイソレータと言う）。
【０００２】
【従来の技術】
一般に、携帯電話，自動車電話等に採用される移動通信機器の送信受信装置は、アンテナを送信系と受信系とで１つのアンテナの分岐部で共用するように構成されている。この送信受信装置の送信系では、アンプ（増幅器）の出力電力を一定に保持する必要がある。また、アンテナ等からの反射電力によりアンプが損傷したり、あるいは隣接チャンネルの信号がアンテナから進入してＩＭ（相互変調）が発生したりすることがないようにする必要がある。そのため、アンプからの出力電力を方向性結合器（カプラ）で検出しＡＰＣ回路で前記アンプの出力電力を制御するようにすると共に、方向性結合器の後段側にアイソレータを設け、これによってアンテナからの反射電力を吸収し、反射波によるアンプの損傷やＩＭの発生を防止することが行われている。
【０００３】
しかしながら、方向性結合器を用いたのでは部品点数が増えると共に回路基板上での実装面積が増大し、小型化、低価格化の要請に応えられない。そこで、特開平９−２７０６０８号公報等によれば、アイソレータの入力端子から分岐してコンデンサを接続し、このコンデンサをＡＰＣ回路の伝送ラインに並列接続することによって出力検出用容量となし、これらカップリング端子によってアンプの出力をモニターすることが提案されている。また、ここでは前記コンデンサを薄板シート上に電極パターンとして印刷形成し、これらを積層一体成形して小型化すること等も開示されている。
【０００４】
【発明が解決しようとする課題】
そこで、本願発明者らは図２に示すような等価回路図のもと出力検出用容量Ｃ４を入力端（IN）と並列接続したカップリング端子付きアイソレータを試作した。図４は容量部を構成する積層素体（容量素子基板）のグリーンシートの展開図である。ここで、積層素体は上から（ａ）〜（ｅ）の順に積層され、（ｅ）’は（ｅ）の裏面を示している。（ａ）層にはそれぞれ整合容量用の電極がパターン印刷で形成されており、それぞれ入力容量電極１１、出力容量電極１２及びロード容量電極１３と抵抗接続用のランドパターン１４、１５が形成され、（ｂ）層にはグランド電極４１、４２が、（ｃ）層には上記入出力電極等と共に容量を形成する入力容量電極５１、出力容量電極５２、ロード容量電極５３が形成され、さらにこの面には出力検出用容量Ｃ４を構成する電極６１が同一平面上の図示する位置に設けられている。次に（ｄ）層にはグランド電極４３、４４と容量電極６１と共にＣ４を形成する一方の容量電極６２が形成されている。（ｅ）層は上層の入出力電極や出力検出容量電極および各グランド電極を裏面に形成した各電極に連絡するスルーホールが各々備わっており、裏面にはグランド（アース）電極４５や入出力の外部端子電極と接続することになる電極４６、４７及びカップリング端子用電極４８等が形成されている。
これらのグリーンシートを順次下から積層し、熱圧着した後、焼成し燒結体となした。この積層素体を用いてアイソレータを組立てた後、下記項目の電気的特性を測定した。その結果を表１に示す。
【０００５】
【表１】

【０００６】
ここで注目したいのは方向性（dB）である。方向性とはディレクティビティとも言われカプラー機能の精度を示している。これは、入力端子から入った信号がカップリング端子より出力される信号強度（カップリング）と出力端子から入った信号がカップリング端子より出力される信号強度（アイソレーション２）との比、即ちアイソレーション２の値（dB）からカップリング値（dB）を差し引いたものであって、この数値が大きいほどカップリング端子は入力信号のみを取り出したことになりカプラとしての精度は高いと言える。現状、この値は１０（dB）以上あれば良いとされているが、アンプの高効率化と低消費電力化に伴いより高精度にアンプをコントロールするためカプラ機能にも高い方向性が求められている。
そこで、本願発明は上記した本願発明者らの試作例における方向性の問題点に鑑み、方向性の高いカプラ機能を内蔵したアイソレータを提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明は、まず、フェリ磁性体に複数の中心導体を互いに電気的絶縁状態で交差するように設けてなる中心導体組立体と、前記中心導体の入出力端が接続される入出力用容量とロード用容量とを複数のグリーンシート上に電極パターンで形成した積層素体と、終端用の抵抗と前記中心導体組立体に直流磁界を印可する永久磁石とを有し、これらを磁性ヨークを兼ねる金属ケース内に収容してなり、入力端子、出力端子、グランド端子および出力検出用の端子を有する非可逆回路素子において、前記積層素体は、少なくとも、出力検出用容量電極が形成されたグリーンシートと、その上面又は下面側の少なくとも一方に積層されるグリーンシートを有し、前記上面又は下面側の少なくとも一方に積層されるグリーンシートは、前記出力検出用容量電極の上下投影面上で、出力端子から入射したマイクロ波を伝送する電導体が配置されていないことを特徴とする非可逆回路素子である。
【０００８】
すなわち、出力端子から入射したマイクロ波は、積層素体の表面および内部に形成された出力用容量電極に伝送され、出力容量電極に一端を接続した中心導体によりガーネットに伝送される。ガーネットに加えられている一定の静磁界の働きでマイクロ波は進行方向を１２０°曲げて一端をロード用容量電極に接続された中心電極に伝送され、積層素体の表面および内部に形成したロード用容量電極に伝送される。さらにこの電極に接続している抵抗接続用電極を経て抵抗を通ってグランドに終端される。この一連の経路の中の電極および抵抗を配置しないようにした非可逆回路素子である。具体的には、出力用容量電極、これと電気的に接続した電極、ロード用容量電極、これと電気的に接続した抵抗接続用電極及び抵抗があり、これらのうち少なくとも１つを配置しないようにしたものである。ここで、特に対象となるのはロード用容量電極と電気的に接続した抵抗接続用電極パターンと抵抗であることが多い。
また、上記非可逆回路素子において、前記出力検出用容量電極の上下投影面上にはグランド電極も配置しないようにすること、積層素体の表面または内部に厚膜により抵抗を形成することは望ましいことである。また、前記中心導体も複数のグリーンシート上に電極パターンで形成した積層素体で構成した非可逆回路素子とすることもできる。
【０００９】
【発明の実施の形態】
本発明は、積層素体内における出力検出用容量電極と出力端子からカップリング端子までの各種電極との干渉について考慮し配置に一律性を持たせて方向性（ディレクティビティ）を改善したものである。即ち、積層素体内に形成した出力検出用容量電極を上下に投影した面には各種電極を配置しないことを原則とし、例えば抵抗接続用電極パターン、ひいては抵抗を配置しないというものである。この様な構成により、従来少なからずあった出力側からの反射信号がカップリング端子に漏れると言うことが抑制され方向性が改善されたものである。このことは逆に言えば、従来の出力検出用容量電極とロード用容量電極や終端抵抗の配置については配慮がされておらず、結果的に両者は近い位置でありすぎたため両者の間で寄生容量が発生し、ロード部で完全に除去されなかった反射信号がカップリング端子側に漏洩していたことが原因であると言える。また、グランド電極を出力検出用容量電極の近くに配置するとカップリング端子との間でまた別の寄生容量を形成することが認められたので、グランド電極についても上下投影面上には設けないようにした。このように本願発明は出力検出用容量電極と寄生容量を形成する電極の位置について改善したことを特徴とするものである。よって、改善後の方向性は１５ｄＢ以上の値を得ることが出来たものである。
【００１０】
以下、本発明のカップリング端子付きアイソレータの一実施例を図面を参照して説明する。
図１は積層素体（容量素子基板）の展開図である。図２はカップリング端子付きアイソレータの等価回路図である。図３はこのアイソレータの一例を示す分解斜視図である。
先ず、図２、図３を用いてカップリング端子付きアイソレータについて説明する。本例のアイソレータの基本構成は、ガーネット等のフェリ磁性体（フェライトガーネット）２０に３本のストリップラインからなる中心導体２１、２２、２３を１２０度間隔で且つ絶縁体を介して織り込んだ中心導体組立体２と、この中心導体組立体２を中央の貫通孔１６に収容できるようにした積層素体１と、中心導体組立体２に直流磁界を印加するフェライト磁石などの永久磁石４と、磁性ヨークを兼ねる金属製の上ケース５と同じく下ケース６、及び積層素体１と下ケース６との間にありＣｕ板等の導電板３０を樹脂枠３１内に一体的に組み入れた樹脂ベ−ス３とからなっている。樹脂ベ−ス３の導電板３０の上面には各中心導体の一端が半田付けされ、導電板の下面は下ケース６の中央部の金属部分に嵌まるようになっている。そして樹脂ベ−ス３の左右端の樹脂枠３１には入出力端子となる外部電極３２、３３とカップリング端子となる外部電極４０及びロード端子の外部電極３４と他のグランド電極が面実装可能なように実装基板面に面して形成されている。
【００１１】
次に、図２において、端子Ｐ１、Ｐ２、Ｐ３とグランド（アース）間に接続されたＣ１、Ｃ２、Ｃ３は整合容量であり、サーキュレータの動作周波数を決定し、これらに並列に中心導体組立体２の中心導体２１、２２、２３をそれぞれ接続してインダクタンスＬ成分を付加している。またアイソレータとするために容量Ｃ３に終端抵抗Ｒ１を並列接続してグランドに落としているが、この抵抗Ｒ１は容量素子基板の上面に印刷抵抗７やチップ抵抗素子等を設けることによって構成している。入力端子（IN）、出力端子（OUT）及びロード端子（Load）が樹脂ベース３の外部電極３２、３３、３４に相当し、整合容量Ｃ１、Ｃ２、Ｃ３が容量素子基板にそれぞれ印刷形成して各々コンデンサを形成する電極１１、１２、１３に相当している。入力端子３２（IN）とカップリング端子４０（Coupling）との間に並列接続した容量Ｃ４がアンプの出力検出用容量であって、これは入力端子からアイソレータに入ったアンプの出力信号の一部がカップリング端子より出力される量、即ちカップリング量が所定の値になるように容量が定められている。この容量Ｃ４は下記で説明するように積層素体１内に電極パターンで形成される。
尚、中心導体組立体２は誘電体または磁性体による積層体で構成したものを用いることができ、これにより組立て工数を削減し、さらにコスト低減をはかることもできる。また、中心導体組立体２全体を磁性体のグリーンシートを複数枚積層して形成することもでき、これによればさらに中心導体組立体を薄くすることが出来る。
【００１２】
本実施例の積層素体（容量素子基板）１は、９００℃程度の低温焼成が可能なセラミック誘電体材料からなり、例えば比誘電率εrが約８で厚さ３０〜１００μｍ程度のグリーンシートをドクターブレード法で作成し、このグリーンシート上にＡｇを主体とする導電ペーストを印刷することにより所望の電極パターンを形成している。これら誘電体グリーンシートを積層し熱圧着して中央部に貫通穴１６を形成した後、燒結することにより一体型の積層燒結体を成形することが出来る。この積層素体１と中心導体組立体２とはそれぞれ別個に製造し、中心導体組立体２を積層素体１の貫通穴１６に嵌合装着させた後、各中心導体２１、２２、２３の一端を導電板３０に半田付けし、他端を積層素体１の上面の電極１１、１２、１３にそれぞれ半田付けで電気的に接続する。次いで永久磁石４を貼り付けた上ケースと樹脂ベース３を取り付けた下ケース６とを組み付けてアイソレータとなしている。
【００１３】
次に、積層素体１の内部構造を図１に示すグリーンシートの展開図で説明する。
実施例の積層素体１は（ａ１）、（ｂ１）、（ｃ１）、（ｄ１）及び（ｅ１）の誘電体グリーンシートからなる多層構造体で、基本的には（ａ１）を除く（ｂ１）〜（ｅ１）層は図４で説明した積層体（ｂ）〜（ｅ）と同様の構造と電極パターンに形成されている。従って、積層素体は上から（ａ１）〜（ｅ１）の順に積層され、最下段の（ｅ１’）は（ｅ１）の裏面を示している。（ｂ１）層のグランド電極４１、４２、（ｃ１）層の入力容量電極５１、出力容量電極５２、ロード容量電極５３及び出力検出用容量電極６１、（ｄ１）層のグランド電極４３、４４及びもう一方の出力検出用容量電極６２、（ｅ１’）のグランド電極４５、外部入出力電極４６、４７、カップリング用電極４８等のそれぞれは図４と同一符号を付して説明は省略する。但し、これらの構成は必ずしも同一にする必要はなくシートの枚数や電極パターンの配置形状の変更は可能である。また、本例では電極パターン同士の接続は内部のスルーホールで全て行っているが、これを側面の外部電極で構成しても良いことは無論である。
【００１４】
さて、（ａ１）層であるが、入力容量電極１１と出力容量電極１２は図４（ａ）と同じ位置と形状に形成している。しかし、ロード容量電極１３１と抵抗接続用パターン１４１、１５１は、出力検出用容量電極の投影面上に位置するＳ１の領域を外して図示する右下の位置に形状を変えて形成するようにした。即ち、この位置は出力検出用容量電極６１、６２の上下投影面上にない位置であって干渉を起こさない配置であると言える。抵抗は、チップ抵抗を抵抗接続用パターンに接続して使用することも可能であるが、印刷、焼き付けにより厚膜抵抗を形成すると、より小型化に適し組み立て工数も削減可能となり望ましい。この抵抗も出力検出用容量電極の上下投影面から外した位置に形成している。また、（ｃ１）層の各電極パターンはグランド電極に挟まれた領域に形成することがアイソレーション向上のためにも望ましいが、出力検出用容量電極の投影面であるＳ２の領域にはグランド電極を配置しないことが望ましい。このように出力検出用容量電極の上下近傍にはグランド（アース）電極に関与する電極パターンを配置しないことによって、余計な寄生容量が発生することが抑制され、カップリング端子への反射信号の漏れが改善されてアイソレーション２の値はより大きくとれる。よって、カップリング値を大きくとるようになってもアイソレーション２の値も大きく改善されるので、相対的に方向性の値は向上する。
次に、本実施例での電気的特性を上記試作例と同じ条件で測定した結果を表２に示す。
【００１５】
【表２】

【００１６】
以上のように、方向性は１８．４ｄＢとなり試作例（比較例）に比べ６５．８％の増加が確認できた。尚、実施例（図１）と比較例（図４）との相違点はロード電極と電気的に接続された抵抗接続用パターンが出力検出用容量電極の投影面上にあるか否かの違いであった。従って、出力検出用容量電極と抵抗接続用パターン等のロード電極との配置関係が方向性の善し悪しに影響を与えることが認められる。尚、他の出力用容量電極やこれと電気的に接続した電極及びロード用容量電極等をＳ１の位置に配置することも考えられるが、本発明の趣旨からしてこれらの電極パターンも出力検出用容量電極の投影面上に設けないことが望ましく、これにより方向性の改善が図られる。
【００１７】
出力検出用容量電極の投影面にグランド電極がある場合、すなわち、図１に示す（ｂ１）層のグランド電極４１を図面左下まで延長した場合、出力検出用容量電極とグランド電極間に発生する寄生容量を調べたところ、０．３ｐFであったが、図１では０であった。従って出力検出用容量電極の投影面にグランド電極がない方が寄生容量の発生がなく望ましいことが確認された。
【００１８】
【発明の効果】
以上のように、出力検出用容量電極を積層素体内に電極パターンで形成したカプラ機能を内蔵したアイソレータにおいて、出力検出用容量電極の上下投影面上の近傍に抵抗接続用の電極パターンや出力用容量電極、これと電気的に接続した電極、ロード用容量電極、抵抗、およびグランド電極を配置しないようにした。これによって、反射信号がカップリング端子に漏れることが抑制され方向性が改善された。
【図面の簡単な説明】
【図１】本発明の非可逆回路素子の一実施例を示す積層素体のグリーンシートの展開図である。
【図２】カップリング機能付き非可逆回路素子の等価回路図である。
【図３】非可逆回路素子の構造の一例を示す分解斜視図である。
【図４】カップリング検出用容量を設けた積層素体の一例を示すグリーンシートの展開図である。
【符号の説明】
１…積層素体（容量素子基板）、２…中心導体組立体、３…樹脂ベース、
４…永久磁石、５…上ケース（磁気ヨーク）、６…下ケース（磁気ヨーク）、
７…印刷抵抗又はチップ抵抗、１１、５１…入力用容量電極、
１２、５２…出力用容量電極、１３、５３…ロード用容量電極、
１４、１５…抵抗接続用電極、１６…貫通穴、２０…フェリ磁性体、
２１、２２、２３…中心導体、３０…導電板、
４１、４２、４３、４４、４５…グランド電極、４６…入力外部電極、
４７…出力外部電極、４８…カップリング外部電極、
６１、６２…出力検出容量電極、Ｃ１、Ｃ２、Ｃ３…整合用容量、
Ｃ４…出力検出用容量、Ｒ１…終端抵抗、
（ａ）、（ｂ）、（ｃ）、（ｄ）、（ｅ）…セラミックグリーンシート
（ａ1）、（ｂ1）、（ｃ1）、（ｄ1）、（ｅ1）…セラミックグリーンシート

Claims (4)

1. フェリ磁性体に複数の中心導体を互いに電気的絶縁状態で交差するように設けてなる中心導体組立体と、前記中心導体の入出力端が接続される入出力用容量とロード用容量とを複数のグリーンシート上に電極パターンで形成した積層素体と、終端用の抵抗と前記中心導体組立体に直流磁界を印可する永久磁石とを有し、これらを磁性ヨークを兼ねる金属ケース内に収容してなり、入力端子、出力端子、グランド端子およびカップリング端子を有する非可逆回路素子において、
   前記積層素体は、少なくとも、出力検出用容量電極が形成されたグリーンシートと、その上下面側の少なくとも一方に積層されるグリーンシートにより形成され、
   前記上下面側の少なくとも一方に積層されるグリーンシートは、前記出力検出用容量電極の上下投影面上で、出力端子から入射したマイクロ波を伝送する電導体が配置されていないことを特徴とする非可逆回路素子。
2. 前記電導体は、出力用容量電極、これと電気的に接続した電極、ロード用容量電極、これと電気的に接続した抵抗接続用電極及び抵抗の少なくとも１つであることを特徴とする請求項１に記載の非可逆回路素子。
3. 前記積層素体の表面または内部に厚膜により抵抗を形成したことを特徴とする請求項１又は２に記載の非可逆回路素子。
4. 前記上下面の少なくとも一方に積層されるグリーンシートは、前記出力検出用容量電極の上下投影面上で、グランド電極も配置されないことを特徴とする請求項１乃至３の何れかに記載の非可逆回路素子。

Images