JP2006222880A - 非可逆回路素子 - Google Patents

Abstract

【課題】 ジュール損による電力消耗を抑えることができると共に、挿入損失が小さく、性能の良好な非可逆回路素子を提供する
【解決手段】 本発明の非可逆回路素子において、第１，第２のヨーク１，３の内部には、磁石２と、平板状のフェライト部材４と、第１，第２，第３の中心導体６，７，８が配置され、第１のヨーク１の一対の側板１ｂと第２のヨーク３の両端部の間には、それぞれ隙間Ｓ１，Ｓ２が設けられた構成によって、ジュール損による電力消耗を抑えることができると共に、挿入損失が周波数の全般にわたって小さくなって、性能の良好なものが得られる。
【選択図】 図２

Description

本発明はアンテナ共用器や移動体通信機器等に適用されて好適なアイソレータやサーキュレータからなる非可逆回路素子に関する。

図９は従来の非可逆回路素子の分解斜視図、図１０は従来の非可逆回路素子の概要を示す断面図であり、次に、従来の非可逆回路素子の構成を、図９図１０に基づいて説明すると、箱形の第１のヨーク５１は、２つに分割された分割ヨーク５２，５３を有し、この分割ヨーク５２，５３は、それぞれ上板５２ａ、５３ａと、この上板５２ａ、５３ａから下方に折り曲げられた側板５２ａ、５３ｂを有する。

Ｕ字状の第２のヨーク５４は、底板５４ａと、この底板５４ａから上方に折り曲げられた一対の側板５４ｂを有し、一方の側板５４ｂには、一方の分割ヨーク５２が取り付けられると共に、他方の側板５４ｂには、もう一方の分割ヨーク５３が取り付けられて、磁気閉回路が形成され、また、分割ヨーク５２，５３が取り付けられた際、上板５２ａ、５３ａ間と側板５２ｂ、５３ｂ間には、一つの隙間（ギャップ）Ｓが設けられている。

第２のヨーク５４内に収納された成型品からなる箱形の絶縁ケース５５は、中心部に設けられた円形孔５５ａを有すると共に、この絶縁ケース５５には、絶縁ケース５５の内外に露出した複数の入出力用端子５６と接地用端子５７が埋設されている。
そして、複数のチップ型コンデンサＣと抵抗器Ｒが絶縁ケース５５に収納され、チップ型コンデンサＣの下部電極と抵抗器Ｒの一方の電極が絶縁ケース５５内の露出した接地用端子５７に接続される。

円形状のフェライト部材５８には、金属薄板からなる複数の中心導体５９が抱持（巻き付け）された状態で取り付けられ、この中心導体５９は、フェライト部材５８の上面側に位置するポート部５９ａと、フェライト部材５８の下面に位置するアース部５９ｂを有する。
そして、フェライト部材５８は、中心導体５９と共に円形孔５５ａに収納され、アース部５９ｂが底板５４ａに接続されると共に、ポート部５９ａが入出力用端子５６とチップ型コンデンサＣの上面電極に接続され、また、一つの中心導体５９のポート部５９ａが抵抗器Ｒの他方の電極に接続される。

磁石６０は、フェライト部材５８との間で中心導体５９を挟んだ状態で、上板５２ａ、５３ａの内面に配置されて、従来の非可逆回路素子が形成されている。（例えば、特許文献１参照）
このような従来の非可逆回路素子は、ここでは図示しないが、第２のヨーク５４の底板５４ａが送受信モジュール等の回路基板の上面に載置され、絶縁ケース５５に設けられた接地用端子５７と入出力用端子５６が回路基板の配線パターンに接続されて、面実装されるようになっている。

そして、従来の非可逆回路素子は、分割ヨーク５２，５３間に設けられた１つの隙間Ｓによって、中心導体５９を含むフェライト部材５８の周りを流れる周回電流、即ち、第１，第２のヨーク５１，５４を周回する高周波電流が１つの隙間Ｓによって遮断され、ジュール損による電力消耗を抑えることができる。
しかし、従来の非可逆回路素子について、周波数（ＧＨｚ）に対する挿入損失（ｄＢ）を測定した結果、図７の点線Ａ３に示すように、挿入損失が周波数の全般にわたって大きくなり、性能が悪くなるものであった。

特許第３４１２５８８号公報

従来の非可逆回路素子は、分割ヨーク５２，５３間に設けられた１つの隙間Ｓによって、ジュール損による電力消耗を抑えることができる反面、周波数（ＧＨｚ）に対する挿入損失（ｄＢ）を測定した結果、挿入損失が周波数の全般にわたって大きくなり、性能が悪くなるという問題がある。

そこで、本発明はジュール損による電力消耗を抑えることができると共に、挿入損失が小さく、性能の良好な非可逆回路素子を提供することを目的とする。

上記課題を解決するための第１の解決手段として、平板状のフェライト部材と、このフェライト部材上に位置し、誘電体を介して所定の角度で交叉した状態で互いに絶縁された第１，第２，第３の中心導体と、この中心導体上に配置された磁石と、この磁石の上面を覆うように配置された第１のヨークと、前記フェライト部材の下面側に配置され、前記第１のヨークとで磁気閉回路を構成する第２のヨークとを備え、前記第１のヨークは、前記磁石が位置する平板状の上板と、この上板から下方に折り曲げられて、互いに対向する一対の側板を有し、この一対の側板間に位置する前記第２のヨークの両端部は、一対の前記側板との間でそれぞれ隙間が設けられた構成とした。

また、第２の解決手段として、前記第２のヨークの前記両端部の位置には、前記側板に対向する折曲片が設けられ、この折曲片の外側面と前記側板との間に前記隙間が設けられた構成とした。
また、第３の解決手段として、前記隙間には、絶縁膜が設けられた構成とした。

また、第４の解決手段として、前記中心導体は、誘電体層の多層基板に形成され、前記第２のヨークと前記フェライト部材間、前記フェライト部材と前記多層基板間、前記多層基板と前記磁石間、及び前記磁石と前記第１のヨーク間が接着されて一体化された構成とした。
また、第５の解決手段として、前記多層基板は、前記第１のヨークの両側方から突出する延設部を有し、この延設部には、入出力用端子と接地用端子が設けられ、前記中心導体の一端側に設けられたポート部が前記入出力用端子に接続されると共に、前記中心導体の他端側に設けられたアース部が前記接地用端子に接続された構成とした。

本発明の非可逆回路素子は、平板状のフェライト部材と、このフェライト部材上に位置し、誘電体を介して所定の角度で交叉した状態で互いに絶縁された第１，第２，第３の中心導体と、この中心導体上に配置された磁石と、この磁石の上面を覆うように配置された第１のヨークと、フェライト部材の下面側に配置され、第１のヨークとで磁気閉回路を構成する第２のヨークとを備え、第１のヨークは、磁石が位置する平板状の上板と、この上板から下方に折り曲げられて、互いに対向する一対の側板を有し、この一対の側板間に位置する第２のヨークの両端部は、一対の側板との間でそれぞれ隙間が設けられた構成とした。
即ち、第１のヨークの一対の側板と第２のヨークの両端部の間に、それぞれ隙間が設けられた構成によって、ジュール損による電力消耗を抑えることができると共に、挿入損失が周波数の全般にわたって小さくなって、性能の良好なものが得られる。

また、第２のヨークの両端部の位置には、側板に対向する折曲片が設けられ、この折曲片の外側面と側板との間に隙間が設けられたため、折曲部の折り曲げ状態を容易に変更できて、隙間の調整の容易なものが得られる。

また、隙間には、絶縁膜が設けられたため、第１，第２のヨークに加工等による誤差があっても、第１，第２のヨークが接触することなく隙間を確実に形成できて、生産性の良好なものが得られる。

また、中心導体は、誘電体層の多層基板に形成され、第２のヨークとフェライト部材間、フェライト部材と多層基板間、多層基板と磁石間、及び磁石と第１のヨーク間が接着されて一体化されたため、第１のヨークから第２のヨーク間の保持と位置が確実となって、性能の良好なものが得られる。

また、多層基板は、第１のヨークの両側方から突出する延設部を有し、この延設部には、入出力用端子と接地用端子が設けられ、中心導体の一端側に設けられたポート部が入出力用端子に接続されると共に、中心導体の他端側に設けられたアース部が接地用端子に接続されたため、従来の絶縁ケースが不要となって、入出力用端子と接地用端子の形成が簡単であると共に、送受信モジュール等の回路基板の凹部内に収納された状態での組み込みに適したものが得られる。

本発明の非可逆回路素子の図面を説明すると、図１は本発明の非可逆回路素子の第１実施例に係る斜視図、図２は本発明の非可逆回路素子の第１実施例に係る要部断面図、図３は本発明の非可逆回路素子の第１実施例に係る分解斜視図、図４は本発明の非可逆回路素子の第１実施例に係る多層基板を裏から見た斜視図である。

また、図５は本発明の非可逆回路素子の第２実施例に係る要部断面図、図６は本発明の非可逆回路素子の第３実施例に係る要部断面図、図７は非可逆回路素子の挿入損失特性を示すグラフ、図８は本発明の非可逆回路素子を送受信モジュールに適用した状態を示す要部断面図である。

次に、本発明の非可逆回路素子の第１実施例をアイソレータに適用した場合の構成を図１〜図４に基づいて説明すると、Ｕ字型の磁性板（鉄板等）からなる第１のヨーク１は、四角形状の上板１ａと、この上板１ａの辺から下方に対向して折り曲げられた一対の側板１ｂと、突き出し加工によって内方（下方）に突出するように上板１ａに設けられた複数個の突部１ｃを有する。

長方形状（四角形状）の磁石２は、第１のヨーク１内に位置し、その側面が突部１ｃによって位置決めされると共に、その上面が上板１ａの内面に接着剤による接着よって、第１のヨーク１に取り付けられている。

Ｕ字型の磁性板（鉄板等）からなる第２のヨーク３は、四角形の平板状の底板３ａと、突き出し加工によって底板３ａの中央部に設けられ、側面が底部に向かって傾斜した有底の凹部３ｂと、この凹部３ｂ（底板３ａ）の内面の位置において、先端部に向かって傾斜し、且つ、先端部の間隔が広くなった逆ハの字状の複数の突出部３ｃと、底板３ａの側方の中央部から上方の突出した突片３ｄと、一つの角部に設けられた切り欠き部からなる逃げ部３ｅを有する。

そして、この第２のヨーク３の底板３ａは、一対の側板１ｂ間に配置され、第２のヨーク３の底板３ａ両端部と一対の側板１ｂとの間には、それぞれ５０μ程度の隙間（ギャップ）Ｓ１，Ｓ２が設けられており、この第１実施例では、底板３ａの端面（側面）が側板１ｂに対向した状態となって、第１，第２のヨーク１，３とで磁気閉回路が形成されている。

四角形状（長方形状）のＹＩＧ（Ｙｔｔｒｉｕｍ ｉｒｏｎ ｇａｒｎｅｔ）等からなる平板状のフェライト部材４は、磁石２に対向した状態で第２のヨーク３内で、底板３ａ上に載置されると共に、底板１ａに接着剤によって接着されている。
この時、フェライト部材４は、側板が凹部３ｂと突出部３ｃとによって位置決めされ、その下面が凹部３ｂの底部に位置した状態となっている。

長方形（四角形状）をなした多層基板５は、フィルム状のフレキシブル基板等からなる複数枚の誘電体層の積層によって構成され、厚み方向に貫通した複数個の孔５ａと、対向する端部側に設けられた一対の延設部５ｂを有する。

第１、第２，第３の中心導体６，７，８は、多層基板５の誘電体層を介して所定の角度（１２０度）で交叉した状態で互いに絶縁されて形成され、第１の中心導体６は、多層基板５の下面に設けられ、また、第２の中心導体７は、多層基板５の積層内に設けられ、更に、第３の中心導体８は、多層基板５の上面に設けられている。
これ等の第１，第２，第３の中心導体６，７，８は、導電材料の印刷等によって形成されると共に、一端側に設けられたポート部６ａ、７ａ、８ａと、他端側に設けられたアース部６ｂ、７ｂ、８ｂを有している。

そして、多層基板５の下面には、特に図４に示すように、４つの導電体１０ａ〜１０ｅが設けられ、導電体１０ａ〜１０ｃは、それぞれ第１，第２，第３の中心導体６，７，８のポート部６ａ、７ａ、８ａに接続されると共に、導電体１０ｄは、導電体１０ｃに近い位置に設けられている。

また、延設部５ｂには、互いに対向する位置に設けられた導電パターン等からなる一対の入出力用端子１１ａ、１１ｂと、互いに対向する位置に設けられた導電パターン等からなる一対の接地用端子１２ａ、１２ｂが設けられ、入出力用端子１１ａには、第１の中心導体６のポート部６ａが接続されると共に、入出力用端子１１ｂには、第２の中心導体７のポート部７ａが接続されている。

更に、接地用端子１２ａには、第１の中心導体６のアース部６ｂが接続されると共に、接地用端子１２ｂには、第２の中心導体７のアース部７ｂと導電体１０ｄが接続されており、この導電体１０ｄは、第３の中心導体８のポート部８ａに接続された導電体１０ａとは離されている。
そして、入出力用端子１１ａ、１１ｂと接地用端子１２ａ、１２ｂへの第２，第３の中心導体７，８の接続は、スルーホール等による接続体や積層内に設けられた引出導体等によって行われている。

３個の第１，第２，第３のチップ型コンデンサＣ１，Ｃ２，Ｃ３は、平板状の絶縁体１３と、この絶縁体１３の一面側に設けられた第１の電極１４ａと、絶縁体１３を挟んで第１の電極１４ａに対向して他面側に設けられた第２の電極１４ｂを有し、この３個の第１，第２，第３のチップ型コンデンサＣ１，Ｃ２，Ｃ３のそれぞれは、フェライト部材４の外周に配置した状態で、第１の電極１４ａが導電体１０ａ、１０ｂ、１０ｃに半田付によって接続される。

チップ型の抵抗器Ｒは、対向する端面側に設けられた一対の電極１５ａ、１５ｂを有し、この抵抗器Ｒは、一方の電極１５ａが第２のヨーク３に接触しない状態で、ポート部８ａに接続された導電体１０ｃに半田付によって接続されると共に、他方の電極１５ｂは、導電体１０ｄに半田付けされて、接地用端子１２ｂに接続される。

このような構成を有する多層基板５は、第１の中心導体６側を下方にして、第１，第２，第３の中心導体６，７，８が磁石２とフェライト部材４との間に位置した状態で、第１，第２のヨーク１，３内に収納されて、入出力用端子１１ａ、１１ｂと接地用端子１２ａ、１２ｂを含む延設部５ｂが第１のヨーク１の両側方から外方に突出した状態になる。
また、フェライト部材４の上面と多層基板５の下面との間、及び多層基板５の上面と磁石２の下面との間は、接着剤によって接着された状態となっている。

そして、多層基板５が取り付けられた際、第１，第２，第３のチップ型コンデンサＣ１，Ｃ２，Ｃ３の第２の電極１４ｂは、第２のヨーク３の底板３ａに半田付によって接続されると共に、抵抗器Ｒは、逃げ部３ｅ内に位置して、底板３ａとのぶつかりが回避され、また、底板３ａに設けられた突片３ｄは、多層基板５の孔５ａ内に挿入され、第３の中心導体８のアース部８ｂに半田付によって接続されて、アイソレータからなる本発明の非可逆回路素子が形成されている。

なお、この実施例では、第１，第２の中心導体６，７のアース部６ｂ、７ｂと接地用端子１２ａ、１２ｂが第１，第２のヨーク１，３に接地されていないが、適宜手段によって接地したり、或いは、非可逆回路素子が回路基板（後述する）に組み込まれた際、第１，第２のヨーク１，３と接地用端子１２ａ、１２ｂが回路基板に設けられた配線パターンの接地用パターンに接続されて、接地するようにしても良い。
また、上記実施例は、アイソレータに適用されたもので説明したが、抵抗器Ｒを無くしたサーキュレータに適用しても良い。

そして、本発明の第１実施例に係る非可逆回路素子は、第１，第２のヨーク１，３間に設けられた２つの隙間Ｓ１，Ｓ２によって、第１，第２，第３の中心導体６，７，８を含むフェライト部材４の周りを流れる周回電流、即ち、第１，第２のヨーク１，３を周回する高周波電流が２つの隙間Ｓ１，Ｓ２によって遮断され、ジュール損による電力消耗を抑えることができる。

また、図７は本発明の第１実施例に係る非可逆回路素子において、周波数（ＧＨｚ）に対する挿入損失（ｄＢ）を測定したグラフで、図７の実線Ａ１に示すように、従来の点線Ａ３よりも挿入損失が周波数の全般にわたって小さくなり、特に、中心周波数（１．８８ＧＨｚ）においては、従来に比して０．０１〜０．０２（ｄＢ）程度改善されたものとなって、性能が良くなっている。

また、図５は本発明の非可逆回路素子の第２実施例を示し、この第２実施例は、第２のヨーク３の両端部の位置において、側板１ｂに対向する折曲片３ｆが設けられ、この折曲片３ｆの外側面と側板１ｂとの間に隙間Ｓ１，Ｓ２が設けられたもので、これによって、折曲部３ｆの折り曲げ状態を変更して、隙間Ｓ１，Ｓ２の調整を容易にしたものである。
その他の構成は、上記第１実施例と同様の構成を有し、同一部品に同一番号を付し、ここではその説明を省略する。

また、図６は本発明の非可逆回路素子の第３実施例を示し、この第３実施例は、第１のヨーク１，或いは第２のヨーク３に絶縁膜Ｚが設けられ、この絶縁膜Ｚを隙間Ｓ１，Ｓ２に介在させたものである。
その他の構成は、上記第２実施例と同様の構成を有し、同一部品に同一番号を付し、ここではその説明を省略する。

そして、本発明の第２、第３実施例に係る非可逆回路素子は、第１，第２のヨーク１，３間に設けられた２つの隙間Ｓ１，Ｓ２によって、第１，第２，第３の中心導体６，７，８を含むフェライト部材４の周りを流れる周回電流、即ち、第１，第２のヨーク１，３を周回する高周波電流が２つの隙間Ｓ１，Ｓ２によって遮断され、ジュール損による電力消耗を抑えることができる。

また、図７は本発明の第２，第３実施例に係る非可逆回路素子において、周波数（ＧＨｚ）に対する挿入損失（ｄＢ）を測定したグラフで、図７の実線Ａ２に示すように、従来の点線Ａ３よりも挿入損失が周波数の全般にわたって小さくなり、且つ、周波数が１．８０（ＧＨｚ）より高い周波数において、本発明の第１実施例（実線Ａ１）よりも挿入損失（ｄＢ）が全般に改善され、特に、中心周波数（１．８８ＧＨｚ）においては、従来に比して０．０９（ｄＢ）程度改善されたものとなって、性能が良くなっている。

このような構成を有する本発明の非可逆回路素子は、送受信モジュールに組み込まれて使用されるが、次に、送受信モジュールの構成を図８に基づいて説明すると、低温焼成セラミック（ＬＴＣＣ）等の積層基板からなる回路基板１６は、有底の凹部（キャビティ）１６ａを有すると共に、この回路基板１６の上面と積層内には、ここでは図示しないが、接続用（ホット側）パターンと接地用パターンからなる配線パターンが設けられている。

そして、本発明の非可逆回路素子の第２のヨーク３側が凹部１６ａ内に収納されて、多層基板５の延設部５ｂが回路基板１６の上面に載置され、延設部５ｂに設けられた入出力用端子１１ａ、１１ｂが接続用パターンに接続されると共に、延設部５ｂに設けられた接地用端子１２ａ、１２ｂが接地用パターンに接続され、また、第２のヨーク３の底板３ａの下面が凹部１６ａの底面に設けられた接地用パターンに接続されると共に、回路基板１６には、種々の電子部品１７が搭載されて、所望の電気回路を有した送受信モジュールが形成されるようになっている。

本発明の非可逆回路素子の第１実施例に係る斜視図。 本発明の非可逆回路素子の第１実施例に係る要部断面図。 本発明の非可逆回路素子の第１実施例に係る分解斜視図。 本発明の非可逆回路素子の第１実施例に係る多層基板を裏から見た斜視図。 本発明の非可逆回路素子の第２実施例に係る要部断面図。 本発明の非可逆回路素子の第３実施例に係る要部断面図。 非可逆回路素子の挿入損失特性を示すグラフ。 本発明の非可逆回路素子を送受信モジュールに適用した状態を示す要部断面図。 従来の非可逆回路素子の分解斜視図。 従来の非可逆回路素子の概要を示す断面図。

符号の説明

１：第１のヨーク
１ａ：上板
１ｂ：側板
１ｃ：突部
２：磁石
３：第２のヨーク
３ａ：底板
３ｂ：凹部
３ｃ：突出部
３ｄ：突片
３ｅ：逃げ部
３ｆ：折曲片
Ｚ：絶縁膜
４：フェライト部材
５：多層基板
５ａ：孔
５ｂ：延設部
６：第１の中心導体
６ａ：ポート部
６ｂ：アース部
７：第２の中心導体
７ａ：ポート部
７ｂ：アース部
８：第３の中心導体
８ａ：ポート部
８ｂ：アース部
１０ａ〜１０ｄ：導電体
１１ａ、１１ｂ：入出力用端子
１２ａ、１２ｂ：接地用端子
Ｃ１：第１のチップ型コンデンサ
Ｃ２：第２のチップ型コンデンサ
Ｃ３：第３のチップ型コンデンサ
Ｃ：チップ型コンデンサ
１３：絶縁体
１４ａ：第１の電極
１４ｂ：第２の電極
Ｒ：抵抗器
１５ａ：電極
１５ｂ：電極
１６：回路基板
１６ａ：凹部
１７：電子部品

Claims (5)

1. 平板状のフェライト部材と、このフェライト部材上に位置し、誘電体を介して所定の角度で交叉した状態で互いに絶縁された第１，第２，第３の中心導体と、この中心導体上に配置された磁石と、この磁石の上面を覆うように配置された第１のヨークと、前記フェライト部材の下面側に配置され、前記第１のヨークとで磁気閉回路を構成する第２のヨークとを備え、前記第１のヨークは、前記磁石が位置する平板状の上板と、この上板から下方に折り曲げられて、互いに対向する一対の側板を有し、この一対の側板間に位置する前記第２のヨークの両端部は、一対の前記側板との間でそれぞれ隙間が設けられたことを特徴とする非可逆回路素子。
2. 前記第２のヨークの前記両端部の位置には、前記側板に対向する折曲片が設けられ、この折曲片の外側面と前記側板との間に前記隙間が設けられたことを特徴とする請求項１記載の非可逆回路素子。
3. 前記隙間には、絶縁膜が設けられたことを特徴とする請求項１、又は２記載の非可逆回路素子。
4. 前記中心導体は、誘電体層の多層基板に形成され、前記第２のヨークと前記フェライト部材間、前記フェライト部材と前記多層基板間、前記多層基板と前記磁石間、及び前記磁石と前記第１のヨーク間が接着されて一体化されたことを特徴とする請求項１から３の何れかに記載の非可逆回路素子。
5. 前記多層基板は、前記第１のヨークの両側方から突出する延設部を有し、この延設部には、入出力用端子と接地用端子が設けられ、前記中心導体の一端側に設けられたポート部が前記入出力用端子に接続されると共に、前記中心導体の他端側に設けられたアース部が前記接地用端子に接続されたことを特徴とする請求項４記載の非可逆回路素子。
   

Images