JPH0955607A

JPH0955607A - 非可逆回路素子

Info

Publication number: JPH0955607A
Application number: JP22739495A
Authority: JP
Inventors: Yukihiro Kawada; 幸広川田
Original assignee: Taiyo Yuden Co Ltd
Current assignee: Taiyo Yuden Co Ltd
Priority date: 1995-08-11
Filing date: 1995-08-11
Publication date: 1997-02-25

Abstract

(57)【要約】【課題】非可逆回路素子の小型化，組立の簡素化を図
るとともに、端子部分の強度の低下を防止し、更には特
性のばらつきを改善する。【解決手段】積層基板１２０の開口部６４内に中心導
体部５０が収納され、該当する導体と電極パターンが半
田付けされる。次に、積層基板１２０がシールドケース
１２４に組み込まれ、中心導体部５０の中央接地導体５
４の裏面側がシールドケース１２４に半田付けされる。
そして、中心導体部５０の上方に直流磁場印加用の磁石
８２が設けられ、これら全体にシールドケース１２４と
の間で磁気ヨークを構成するカバー８４が装着される。
積層基板１２０にはスペーサ部１２０Ａ，１２０Ｂが設
けられているので、積層基板１２０の側面電極１２２
Ａ，１２２Ｂ，１２２Ｄ，１２２Ｅが外部回路基板面に
位置するようになり、それらによって素子と外部回路と
の接続が行われる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、例えば携帯電話
などのマイクロ波の移動体通信で使用されるアイソレー
タやサーキュレータのような非可逆回路素子にかかり、
更に具体的には、その端子構造の改良に関する。

【０００２】

【背景技術】マイクロ波などの分野で使用される非可逆
回路素子としては、例えば図７及び図８に示すものがあ
る。この例は、集中定数型のアイソレータの例であり、
図８（A）に示すように、平行形状の導体１０Ａ，１０
Ｂ，１０Ｃが３方向に対称に円形の中央接地導体１２か
ら延長されて導体部分が構成されている。図８（B）に
は、各導体１０Ａ〜１０Ｃの平面形状が示されており、
各導体１０Ａ〜１０Ｃは、中央接地導体１２を中心に１
２０度の角度で放射状に形成されている。

【０００３】そして、中央接地導体１２の上にＹＩＧな
どの高周波フェライト１４を載せるとともに、導体１０
Ａ，１０Ｂ，１０Ｃ間に絶縁フィルム（絶縁膜，図示せ
ず）を挟みつつ高周波フェライト１４に沿って折曲げる
ようにして、中心導体部１６が構成されている。導体１
０Ａ，１０Ｂ，１０Ｃを折曲げた状態は、図７に示すよ
うになる。

【０００４】他方、整合容量部１８は、同図（C）に示
すように、複数のセラミックグリーンシートを積層した
構成となっている。最上部のセラミックグリーンシート
２４Ａには、中心導体部１６の各ポートに対応して整合
用のコンデンサを形成するための電極パターン２０Ａ，
２０Ｂ，２０Ｃや接地用の電極パターン２２Ａ，２２Ｂ
が形成されている。次のセラミックグリーンシート２４
Ｂには、接地用の電極パターン２２Ｃが形成されてい
る。次の最下部のセラミックグリーンシート２４Ｃに
は、その裏面側に接地用の電極パターン２２Ｄ，前記導
体パターン２０Ａ〜２０Ｃに対応する電極パターン２５
Ａ（図示せず），２５Ｂ，２５Ｃが形成されている。各
電極パターンは、例えば導電性ペーストでセラミックグ
リーンシート上に印刷形成される。

【０００５】これらのセラミックグリーンシート２４
Ａ，２４Ｂ，２４Ｃを積層圧着してセラミック基板が構
成されており、中央には中心導体部１６が収納される開
口部２６が形成されている。また、上層の電極パターン
２０Ａ〜２０Ｃと下層の電極パターン２５Ａ〜２５Ｃを
接続するためのスルーホール２７Ａ〜２７Ｃが形成され
ており、上層の電極パターン２２Ａ，２２Ｂと下層の電
極パターン２２Ｃ及び２２Ｄをそれぞれ接続するための
スルーホール２７Ｄ，２７Ｅが形成されている（図７参
照）。なお、整合容量部１８として、チップコンデンサ
を配置する場合もある。

【０００６】次に、中心導体部１６及び整合容量部１８
と他の構成要素との組立を説明すると、図７に示すよう
に、整合容量部１８の開口部２６内に上述した中心導体
部１６が収納される。そして、導体１０Ａ，１０Ｂ，１
０Ｃが、対応する電極パターン２０Ａ，２０Ｂ，２０Ｃ
にそれぞれ半田付けされる。また、アイソレータとして
の機能を得る場合には、導体パターン２０Ｃ，２２Ａ間
に終端用抵抗２９が半田付けされる。各スルーホール２
７Ａ〜２７Ｅには、外部の回路基板との接続を行なうた
めの外部接続用端子２８Ａ〜２８Ｅを差込み、半田にて
固定する。このとき、図８（D）に示すように、外部回
路基板３６と外部接続用端子２８Ａ〜２８Ｅとが電気的
に接触するような同一面となるようにする。

【０００７】次に、図７に示すように、中心導体部１６
の上方に直流磁場印加用の磁石３０を設け、これら全体
にカバー３２及び直流磁場に対するヨーク構造を得るた
めのシールドケース３４を装着する。また、中心導体部
１６の底部の中央接地導体１２や整合容量部１８の接地
用電極パターン２２Ｄとシールドケース３４との接続
が、半田リフローなどの方法によって行われる。以上の
ようにして、非可逆回路素子が作製される。

【０００８】

【発明が解決しようとする課題】このように、背景技術
によれば、素子の外部と内部の接続に外部接続用スルー
ホールが用いられている。しかしながら、このような背
景技術には、次のような不都合がある。

【０００９】（1）近年急速に移動電話などの携帯用電
子機器が普及してきており、このような機器に用いられ
る部品に対しては、非可逆回路素子を含め、小型化，低
背化，更には複合化などが要求されている。そこで、で
きるだけ低面積の基板で必要な整合容量を確保するた
め、従来はスルーホールの面積を極力小さくすることで
対応してきたが、この手法は既に技術的に限界になって
きている。

【００１０】（2）図８（D）に示したように、外部回路
基板３６の表面に非可逆回路素子の全部の外部接続用端
子２８Ａ〜２８Ｅの下面が接触するように位置合せする
必要から、作業に手間が掛かって工程が非常に煩雑とな
る。また、半田リフロー工程で外部接続用端子２８Ａ〜
２８Ｅがスルーホール２７Ａ〜２７Ｅから脱落したり、
スルーホール付近に端子の熱膨張による応力集中が生じ
てクラックが発生したりする可能性がある。このような
クラックの発生は端子強度の低下を招き、ひいては部品
の小型化，低価格化の妨げとなる。

【００１１】（3）信号伝送路上に、外部接続用スルー
ホール，すなわち特性のばらつきの要因である半田接続
箇所が必ず存在する。このため、非可逆回路素子を構成
する各ポート間の特性（特にインダクタンス成分）がば
らついてしまうという不都合がある。

【００１２】この発明は、以上の点に着目したもので、
その目的は、非可逆回路素子の小型化，組立の簡素化，
低価格化を図ることである。他の目的は、端子部分の強
度の低下を防止することである。更に他の目的は、特性
のばらつきを改善することである。

【００１３】

【課題を解決するための手段】

【発明の開示】本発明によれば、整合容量部を構成する
積層基板の側面に側面電極が設けられる。側面電極は、
例えば、整合容量部の作製の後に形成される。側面電極
は、ケースの樹脂部に設けられた端子電極を介して外部
回路と接続される。あるいは、整合容量部にスペーサ部
が設けられ、整合容量部とスペーサ部の積層基板側面に
側面電極が形成される。この場合は、側面電極が直接外
部回路と接続される。そして、これら側面電極を介して
非可逆回路素子内部と外部回路との信号の授受が行われ
る。本発明では、外部接続用のスルーホールや端子は用
いられない。

【００１４】

【発明の効果】本発明によれば、次のような効果があ
る。（1）外部との接続に側面電極を用いることとしたの
で、高い技術力を必要とした微細スルーホールを設ける
必要がなく、組立の簡素化を図ることができ、積層基板
の小型化も可能となる。コストも低減できる。（2）外部接続用スルーホール周辺に集中していたクラ
ックの発生もなく、端子部分の強度の低下も防止され
る。（3）接続用スルーホール部分における半田接続が原因
で生ずる特性のばらつきが防止されて、特性が改善され
る。この発明の前記及び他の目的，特徴，利点は、次の
詳細な説明及び添付図面から明瞭になろう。

【００１５】

【発明の実施の形態】以下、発明の実施の形態につい
て、実施例を参照しながら詳細に説明する。側面電極
は、例えば積層チップ部品などと同様の印刷・焼き付け
の手法で整合容量部側面に形成される。外部回路との接
続には、ケースの樹脂部に設けた端子電極が用いられ
る。スペーサ部を付加した整合容量部に側面電極を設け
た場合には、側面電極が直接外部回路に接続される。本
発明によれば、非可逆回路素子を、積層部品と同様の手
法で回路上に実装できる。

【００１６】

【実施例１】最初に、図１及び図２を参照しながら実施
例１について説明する。中心導体部５０は、基本的には
上述した背景技術と同様であり、図２（A）に示すよう
に、平行形状の導体５２Ａ，５２Ｂ，５２Ｃが１２０度
の角度で放射状に円形の中央接地導体５４から延長され
て導体部分が構成されている。そして、中央接地導体５
４の上にＹＩＧなどの高周波フェライト５６を載せると
ともに、導体５２Ａ，５２Ｂ，５２Ｃ間に絶縁フィルム
（図示せず）を挟みつつ高周波フェライト５６に沿って
折曲げるようにして、中心導体部５０が構成されてい
る。導体５２Ａ，５２Ｂ，５２Ｃを折曲げた状態は、図
１に示すようになる。

【００１７】なお、導体５２Ａ，５２Ｂ，５２Ｃは、高
周波フェライト５６に対する位置が絶縁フィルムの関係
で異なるようになり、各ポート間の特性のばらつきの原
因となる。例えば、最初に絶縁フィルムを挟んで導体５
２Ａを先に折曲げ、次に絶縁フィルムを挟んで導体５２
Ｂを折曲げ、次に絶縁フィルムを挟んで導体５２Ｃを折
曲げたとすると、高周波フェライト５６に対する間隔
は、導体５２Ａ，５２Ｂ，５２Ｃの順に大きくなり、特
性に影響する。そこで、通常は、導体５２Ａ，５２Ｂ，
５２Ｃの形状を工夫することで、各ポート間の特性が一
致するようにしている。

【００１８】しかし、本実施例では、導体の厚みを薄く
するとともに、それらの折り曲げを高周波フェライトに
密着させるようにすることで、少なくとも２つ，例えば
導体５２Ｂ，５２Ｃを同一の形状とすることが可能とな
っている。これにより、導体５２Ａ，５２Ｂ，５２Ｃの
折曲げ順序も、導体５２Ｂと５２Ｃについては、どのよ
うな順序でもよく、生産性の向上を図ることができる。
図２（B）には、寸法の一例が示されている（単位はｍ
ｍ）。

【００１９】次に、整合容量部６０は、上述した背景技
術と同様の電極パターンを有する複数のセラミックグリ
ーンシートを積層した構成となっている。図１には、最
上部の電極パターン６２Ａ〜６２Ｅが示されている。電
極パターン６２Ａ，６２Ｂ，６２Ｃは各ポートに対応し
て整合用のコンデンサを形成するための電極パターンで
あり、電極パターン６２Ｄ，６２Ｅは接地用の電極パタ
ーンである。また、整合容量部６０の中央には中心導体
部５０が収納される開口部６４が形成されている。

【００２０】ところで、本実施例では、各層の電極パタ
ーンを接続するため、スルーホールの代わりに側面電極
が設けられている。すなわち、整合コンデンサ用の電極
パターン６２Ａ〜６２Ｃは側面電極６６Ａ〜６６Ｃにそ
れぞれ接続されており、接地用の電極パターン６２Ｄ，
６２Ｅは側面電極６６Ｄ，６６Ｅに接続されている。別
言すれば、前記背景技術のスルーホール２７Ａ〜２７Ｅ
の代わりに側面電極６６Ａ〜６６Ｅが設けられている。
これらの側面電極６６Ａ〜６６Ｅは、例えば外電ペース
トによって印刷・焼付け形成される。

【００２１】次に、ヨーク構造を得るためのシールドケ
ース部７０は、図１に示すように、ケース７２と樹脂部
７４とによって構成されている。ケース７２の露出部７
２Ａは、中心導体部５０の中央接地導体５４（図２
（A）参照）に接続するために樹脂部７４から露出して
いる。樹脂部７４には、上述した側面電極６６Ａ〜６６
Ｅに接続するための端子電極７４Ａ〜７４Ｅがそれぞれ
設けられている。

【００２２】全体の組立を説明すると、整合容量部６０
の開口部６４内に上述した中心導体部５０が収納され
る。そして、導体５２Ａ，５２Ｂ，５２Ｃが、対応する
電極パターン６２Ａ，６２Ｂ，６２Ｃにそれぞれ半田付
けされる。

【００２３】更に、この整合容量部６０がシールドケー
ス部７０に組み込まれる。このとき、中心導体部５０の
中央接地導体５４の裏面側が、ケース７２の露出部７２
Ａに半田付けされ、整合容量部６０の側面電極６６Ａ〜
６６Ｅは、樹脂部７４の端子電極７４Ａ〜７４Ｅにそれ
ぞれ半田付けされる。そして、中心導体部５０の上方に
直流磁場印加用の磁石８２が配置され、これら全体にケ
ース７２との間で磁気ヨークを構成するカバー８４が装
着される。以上のようにして、非可逆回路素子が作製さ
れる。

【００２４】組立た状態における＃２−＃２線に沿って
矢印方向に見た主要部の断面が図２（B）に示されてい
る。同図に示すように、外部回路基板８０に対して樹脂
部７４の端子電極７４Ａ，７４Ｂが同一平面に位置する
ようになる。端子電極７４Ｃ，７４Ｄ，７４Ｅについて
も同様である。それらによって、素子と外部回路との接
続が行われる。このように、実施例１によれば、スルー
ホールの代わりに基板側面に設けた側面電極で、信号の
入出力や接地が行われる。

【００２５】なお、アイソレータとしての機能を得る場
合には、電極パターン６２Ｃ，６２Ｄ間に終端用抵抗６
８が半田付けされる。また、この場合は、側面電極６６
Ｃ，端子電極７４Ｃは不要である（後述する実施例３，
４参照）。

【００２６】以上のように、実施例１によれば、次のよ
うな効果が得られる。（1）外部接続用端子の代わりに側面電極を設けること
としたので、高い技術力を必要とする微細スルーホール
を設ける必要がなく、整合用の容量基板の小型化も可能
となる。また、外部接続用スルーホール周辺に集中して
いたクラックの発生も防止され、強度の低下も防止され
る。

【００２７】（2）外部接続用スルーホール部分におけ
る半田接続が原因で生じていた特性のばらつきが防止さ
れて、特性が改善される。

【００２８】（3）更に本実施例では、外部接続用の側
面電極を、整合容量部６０の基板の積層圧着後に形成す
ることとしている。これに対し、特開平５ー３０４４０
４号には、側面電極を焼成前に印刷し、その後に焼成し
て他の電極と一括形成する手法が開示されている。これ
と本実施例とを比較すると、本実施例では容量基板を集
合基板として大量に作製することが可能であるという利
点がある。また、前記公報の手法に比べ、焼成時におけ
る容量基板の強度を十分とることができるとともに、側
面電極の印刷に伴う容量基板の変形が皆無になり、歩留
りが向上するという利点もある。

【００２９】

【実施例２】次に、図３を参照しながら実施例２につい
て説明する。この実施例では、同図（B）に示すよう
に、上述した中心導体部１００が、セラミックグリーン
シート１０４Ａ，１０４Ｂ，１０４Ｃ，１０４Ｄを積層
圧着した積層体で構成されている。セラミックグリーン
シート１０４Ａ〜１０４Ｃには、導体パターン１０２
Ａ，１０２Ｂ，１０２Ｃがそれぞれ形成されている。な
お、セラミックグリーンシート１０４Ａ〜１０４Ｄに
は、他に接地用，引出用などの必要な電極パターンが設
けられている。

【００３０】これらの各セラミックグリーンシート１０
４Ａ〜１０４Ｄを、実施例１の整合容量部６０に積層圧
着するとともに焼成を行なって一体化し、積層基板１１
０が作製される。そして、同図（A）に示すように、こ
の積層基板１１０の側面に、外電ペーストにて側面電極
１１０Ａ〜１１０Ｅがそれぞれ印刷・焼付け形成され
る。

【００３１】次に、全体の組立を説明すると、整合容量
部６０の開口部６４内に高周波フェライト５６が収納さ
れる。そして、積層基板１１０がシールドケース部７０
に組み込まれ、積層基板１１０の側面電極１１０Ａ〜１
１０Ｅが樹脂部７４の端子電極７４Ａ〜７４Ｅにそれぞ
れ半田付けされる。そして、直流磁場印加用の磁石８２
が上方に配置され、これら全体にカバー８４が装着され
る。以上のようにして、非可逆回路素子が作製される。

【００３２】なお、アイソレータとしての特性を得る場
合には、電極パターン１０２Ｄ，１０２Ｅに終端用抵抗
６８が接続される。この場合は、側面電極１１０Ｃ，端
子電極７４Ｃは不要である。この実施例２は、前記実施
例１と比較して、中心導体部における導体構造が主とし
て異なるのみで、基本的な作用は共通しており、実施例
１と同様の効果を得ることができる。

【００３３】

【実施例３】次に、図４及び図５を参照しながら実施例
３について説明する。この実施例３では、図５（A）に
示すように、上述した実施例１の整合容量部６０に、シ
ールドケース１２４（図４参照）の厚みに相当する厚さ
のセラミックグリーンシートを用いたスペーサ部１２０
Ａ，１２０Ｂが積層圧着され、更に焼成されて積層基板
１２０が作製される。そして、図４に示すように、この
積層基板１２０の側面に、電極パターン６２Ａ，６２
Ｂ，６２Ｄ，６２Ｅに対応して側面電極１２２Ａ，１２
２Ｂ，１２２Ｄ，１２２Ｅがそれぞれ形成される。ま
た、アイソレータとしての機能を得るため、終端用抵抗
６８が半田付けされる。なお、本実施例はアイソレータ
としての実施例であるため、電極パターン６２Ｃに対応
する側面電極１２２Ｃは必要ないので形成されない。

【００３４】次に、全体の組立を説明すると、積層基板
１２０の開口部６４内に上述した中心導体部５０が収納
され、実施例１と同様に該当する導体と電極パターンが
半田付けされる。次に、積層基板１２０がシールドケー
ス１２４に組み込まれ、中心導体部５０の中央接地導体
５４の裏面側がシールドケース１２４に半田付けされ
る。そして、中心導体部５０の上方に直流磁場印加用の
磁石８２が設けられ、これら全体にシールドケース１２
４との間で磁気ヨークを構成するカバー８４が装着され
る。以上のようにして、非可逆回路素子が作製される。

【００３５】組立た状態における＃５−＃５線に沿って
矢印方向に見た主要部の端面が図５（B）に示されてい
る。同図に示すように、スペーサ部１２０Ａ，１２０Ｂ
を設けたため、外部回路基板８０に対して積層基板１２
０の側面電極１２２Ａ，１２２Ｂが同一平面に位置する
ようになり、それらによって素子と外部回路との接続が
行われる。側面電極１２２Ｄ，１２２Ｅについても同様
である。

【００３６】

【実施例４】次に、図６を参照しながら実施例４につい
て説明する。この実施例もアイソレータの例であり、同
図（B）に示すように、前記実施例２の積層基板１１０
に実施例３のスペーサ部１２０Ａ，１２０Ｂを設けて積
層基板１３０を構成したものである。積層基板１３０の
側面には、側面電極１３０Ａ，１３０Ｂ，１３０Ｄ，１
３０Ｅがそれぞれ形成されている。高周波フェライト５
６は、整合容量部６０の開口部６４内に収納される。そ
の他は、前記実施例４と同様である。同図（C）には、
組立た状態が示されている。カバー８４から、側面電極
１３０Ａ，１３０Ｂ，１３０Ｄ，１３０Ｅが露出した構
成となる。この実施例４でも、前記実施例３と同様にス
ペーサ部１２０Ａ，１２０Ｂを設けることで、外部回路
基板に対して側面電極が同一平面に位置するようにな
る。

【００３７】

【他の実施例】この発明には数多くの実施の形態があ
り、以上の開示に基づいて多様に改変することが可能で
ある。例えば、次のようなものも含まれる。（1）前記実施例では、セラミックグリーンシートを電
極パターンで挟むことで整合用の容量を形成したが、チ
ップコンデンサによって整合容量を形成するようにして
もよい。

【００３８】（2）樹脂部やスペーサ部の形状は、必要
に応じて適宜変更してよい。例えば、実施例３あるいは
実施例４において、サーキュレータとしての特性を得る
場合には、電極パターン６２Ｃについても側面電極を設
ける必要がある。一つの方法としては、前記実施例で平
行に設けたスペーサ部をコ字状に設けるようにすればよ
い。しかし、電極パターンを積層基板上で引回すように
すれば、スペーサ部１２０Ａ，１２０Ｂのいずれかに側
面電極を設けることで対応可能である。

【００３９】（3）各部の材料や製造方法なども任意で
あり、周知の方法を用いてよい。電極や導体のパターン
などについても、何ら前記実施例に限定されるものでは
ない。

【００４０】（4）前記実施例では、垂直磁場印加用の
磁石を１つ使用するタイプの非可逆回路素子に本発明を
適用したが、２つ使用するタイプのものにも同様に適用
可能である。例えば、実施例１，２では、樹脂部内に磁
石を設けるようにする。実施例３，４では、シールドケ
ースと高周波フェライトの間に磁石を設けるようにし、
磁石の厚みを考慮してスペーサ部の厚みを設定する。

【図面の簡単な説明】

【図１】この発明の実施例１の構成を示す分解斜視図で
ある。

【図２】実施例１の主要部を示す図である。（A）は中
心導体部の展開図、（B）は図１の＃２−＃２線に沿っ
て矢印方向に見た端面図である。

【図３】実施例２を示す分解斜視図である。

【図４】実施例３を示す分解斜視図である。

【図５】実施例３の主要部を示す図である。（A）は積
層基板の展開図、（B）は図４の＃５−＃５線に沿って
矢印方向に見た端面図である。

【図６】実施例４の主要部を示す分解斜視図である。

【図７】背景技術を示す分解斜視図である。

【図８】背景技術の主要部を示す図である。

【符号の説明】

５０，１００…中心導体部５２Ａ，５２Ｂ，５２Ｃ…導体５４…中央接地導体５６…高周波フェライト６０…整合容量部６２Ａ，６２Ｂ，６２Ｃ，６２Ｄ，６２Ｅ…電極パター
ン６４…開口部６６Ａ，６６Ｂ，６６Ｃ，６６Ｄ，６６Ｅ…側面電極６８…終端用抵抗７０…シールドケース部７２…ケース７４…樹脂部７４Ａ，７４Ｂ，７４Ｃ，７４Ｄ，７４Ｅ…端子電極８０…外部回路基板８２…磁石８４…カバー１０２Ａ，１０２Ｂ，１０２Ｃ…導体パターン１０４Ａ，１０４Ｂ，１０４Ｃ，１０４Ｄ…セラミック
グリーンシート１１０，１２０，１３０…積層基板１１０Ａ，１１０Ｂ，１１０Ｃ，１１０Ｄ，１１０Ｅ…
側面電極１２０Ａ，１２０Ｂ…スペーサ部１２２Ａ，１２２Ｂ，１２２Ｄ，１２２Ｅ…側面電極１２４…シールドケース１３０Ａ，１３０Ｂ，１３０Ｄ，１３０Ｅ…側面電極

Claims

【特許請求の範囲】

【請求項１】各ポートに対応する導体がフェライトに
巻回された中心導体部；各ポートに対応する整合容量が
形成された整合容量部；を備え、整合容量部の積層基板側面に形成されており、素子内部
と外部回路を接続するための側面電極；を備えたことを
特徴とする非可逆回路素子。
【請求項２】各ポートに対応する導体が形成された基
板が積層された中心導体部；各ポートに対応する整合容
量が形成された整合容量部；を備え、中心導体部及び整合容量部が積層された積層基板の側面
に形成されており、素子内部と外部回路を接続するため
の側面電極；を備えたことを特徴とする非可逆回路素
子。
【請求項３】各ポートに対応する導体がフェライトに
巻回された中心導体部；各ポートに対応する整合容量が
形成された整合容量部；整合容量部が組み込まれるケー
ス；ケースの厚みに相当する厚さを有しており、整合容
量部に設けられたスペーサ部；整合容量部及びスペーサ
部が積層された積層基板の側面に形成されており、素子
内部と外部回路を接続するための側面電極；を備えたこ
とを特徴とする非可逆回路素子。
【請求項４】各ポートに対応する導体が形成された基
板が積層された中心導体部；各ポートに対応する整合容
量が形成された整合容量部；整合容量部が組み込まれる
ケース；ケースの厚みに相当する厚さを有しており、整
合容量部に設けられたスペーサ部；中心導体部，整合容
量部及びスペーサ部が積層された積層基板の側面に形成
されており、素子内部と外部回路を接続するための側面
電極；を備えたことを特徴とする非可逆回路素子。
【請求項５】積層基板の積層形成後に、前記側面電極
を積層基板側面に形成したことを特徴とする請求項１，
２，３又は４記載の非可逆回路素子。
【請求項６】前記中心導体部は、少なくとも２つの導
体が同一形状に形成されたことを特徴とする請求項１，
２，３，４又は５記載の非可逆回路素子。