JP3548822B2 - 非可逆回路素子および通信装置 - Google Patents

Description

【０００１】
【発明の属する技術分野】
この発明はマイクロ波帯等で使用されるアイソレータ等の非可逆回路素子およびそれを備えた通信装置に関するものである。
【０００２】
【従来の技術】
従来の２ポート型非可逆回路素子においては、コンデンサや抵抗等の回路素子を個別に用意し、プリント基板上の所定位置に配置して組み付け、また、フェライトとそれに対して交差配置した二つの中心導体とからなるフェライト組立体をプリント基板上に配置することによって、構成していた。
【０００３】
上記コンデンサは、誘電体基板の両面に電極を形成し、それを所定寸法に切り出して構成していた。また、抵抗素子には、通常のチップ抵抗を使用していた。
【０００４】
【発明が解決しようとする課題】
従来の２ポート型非可逆回路素子において、各回路素子をプリント基板上の所定位置に正確に配置して組み付けるには、多数の工程と多大な工数を要し、低コストでの量産が困難であった。また、必要とするコンデンサの容量値を、非可逆回路素子の動作周波数や用途によって変える必要があるため、誘電体基板を切り出す寸法が多種となり、コンデンサ素子の管理が煩雑であった。また、多数の回路素子を組み付けるために接合箇所が多くなり、信頼性の低下要因を内包していた。さらには、各回路素子を配置するための面積をプリント基板上に設けておく必要があるため、プリント基板の縮小化が困難であり、小型化の市場要求に応じることが困難であった。
【０００５】
この発明の目的は、上記回路素子のプリント基板上への実装を不要とすることにより、上記問題点を解消し、低コストでの量産を可能とし、コンデンサ素子の管理の煩雑性を解消し、接続箇所の削減により信頼性の確保を容易にし、更に基板面積の縮小化に伴って全体を容易に小型化できるようにした、非可逆回路素子およびそれを備えた通信装置を提供することにある。
【０００６】
【課題を解決するための手段】
この発明の非可逆回路素子は、電気絶縁状態で互いに交差させて配置した第１・第２の中心導体とフェライトとを組み合わせてなるフェライト組立体と、該フェライト組立体に静磁界を印加する磁石およびヨークと、前記第１・第２の中心導体に接続され、整合回路を構成する回路素子とを含む非可逆回路素子において、フェライト組立体を実装する誘電体積層基板の誘電体および所定層に形成した電極により前記回路素子を構成するとともに、前記フェライト組立体および前記磁石の主面を、前記誘電体積層基板の実装面に対してそれぞれ垂直に配置する。
【０００７】
このように、フェライト組立体を実装する基板に整合回路を構成する回路素子を構成することにより、個別のチップ状コンデンサ素子やチップ抵抗をプリント基板上に実装することに伴う上述の問題を解消する。
【０００８】
また、この発明の非可逆回路素子は、上記誘電体積層基板に複数のコンデンサを構成する。特に２ポートタイプの非可逆回路素子において整合回路に要する多数のコンデンサを単一の誘電体積層基板に組み込むことにより、量産性向上、コンデンサ素子管理の煩雑性の解消、信頼性の向上、全体の小型化および低コスト化の効果を高める。
【０００９】
また、この発明は上記誘電体積層基板にフェライト組立体のフェライト部分が係合する窪みまたは孔を形成する。これにより、非可逆回路素子内部へのフェライト組立体の固定を容易にし、固定用の特別な部材を不要とするとともに、上記窪みまたは孔に係合するフェライトの寸法だけ全体を低背化する。
【００１０】
また、この発明は、上記フェライト組立体として、フェライトに中心導体を巻回したものとし、誘電体積層基板にフェライト組立体の中心導体部分が係合する窪みまたは孔を形成する。これにより、非可逆回路素子内部へのフェライト組立体の固定を容易にするとともに、上記窪みまたは孔に係合する中心導体の寸法だけ全体を低背化する。
【００１１】
また、この発明は、誘電体積層基板の上にフェライト組立体、磁石およびヨークを順に配置するとともに、誘電体積層基板の側面にスルーホール電極を設け、その電極に係合する突起部をヨーク側に設ける。この構造により、誘電体積層基板とヨークとのアース接続を容易とし、しかもその接続部が誘電体積層基板の側面から外部へ突出させない。
【００１２】
また、この発明は、上記ヨークの突起部と誘電体積層基板のスルーホール電極とを半田付けし、電気的・機械的な結合を同時に図る。
【００１３】
また、この発明は誘電体積層基板の上面にフェライト組立体の中心導体を接続するための電極を形成する。これにより、フェライト組立体の中心導体を誘電体積層基板の上面に容易に表面実装できるようにする。
【００１４】
また、この発明は誘電体積層基板の下面に外部回路と接続するための電極を形成する。すなわち、この電極を、非可逆回路素子を実装すべき回路基板上に表面実装する際の端子として使用できるようにする。
【００１５】
更に、この発明は、上記の何れかの構成から成る非可逆回路素子を用い、例えば送信信号を増幅する回路の出力部等に設けた通信装置を構成する。
【００１６】
【発明の実施の形態】
第１の実施形態に係るアイソレータの構成を図１〜図３を参照して説明する。
【００１７】
図１はアイソレータの分解斜視図である。ここで、１は、絶縁被覆した導線から成る第１の中心導体１１および第２の中心導体１２をフェライト１０に対してそれぞれ巻回して成るフェライト組立体である。
【００１８】
３ａ，３ｂはそれぞれフェライト１０に対して静磁界を印加する永久磁石、６はケースを兼ねる磁気回路を構成するヨークである。４は誘電体積層基板であり、その上面にフェライト組立体１の中心導体を接続するための電極Ｅ１０，Ｅ１１，Ｅ１２を形成している。フェライト組立体１の第１の中心導体１１，第２の中心導体１２のそれぞれの端部Ｐ１，Ｐ２は電極Ｅ１１，Ｅ１２に接続し、他方の端部Ｇ１，Ｇ２は電極Ｅ１０にそれぞれ接続する。
【００１９】
図２は上記誘電体積層基板４の構成を示す斜視図である。（Ａ）は全体の斜視図、（Ｂ）はそれを裏返した状態での斜視図である。この誘電体積層基板は誘電体層が三層、電極層が四層からなる誘電体セラミック多層基板であり、（Ｃ）は中間の誘電体層の上面を見た斜視図、（Ｄ）は下層の誘電体層の上面を見た斜視図である。
【００２０】
図２の（Ｄ）に示した電極Ｅ２１，Ｅ２２と、（Ｃ）に示した電極Ｅ３１，Ｅ３２との間に生じる静電容量をコンデンサとして構成している。また（Ｄ）に示す電極Ｅ１９，Ｅ２０と（Ｃ）に示す電極Ｅ３１，Ｅ３２との間にそれぞれ生じる静電容量をコンデンサとして構成している。また、電極Ｅ３１とＥ３２の一方の端部間にＲで示す抵抗膜を抵抗器として形成している。（Ａ）に示した表面の電極Ｅ１１，Ｅ１２はスルーホールを介して、（Ｃ）に示す電極Ｅ３１，Ｅ３２にそれぞれ導通させている。またＥ１０とＥ２０との間もスルーホールを介して導通させている。更に、電極Ｅ１９，Ｅ２０は基板の端面を介して下面の端子電極Ｅ１，Ｅ３，Ｅ４，Ｅ６にそれぞれ導通させている。また電極Ｅ２１，Ｅ２２も基板の端面から下面にかけて端子電極Ｅ５，Ｅ２にそれぞれ導通させている。
【００２１】
図３は、上記アイソレータの回路図である。
中心導体１１，１２のそれぞれの端部は接地していて、中心導体１１の他方端と入力端子との間に、および中心導体１２の他方端と出力端子との間にコンデンサＣ２１，Ｃ２２をそれぞれ直列に接続している。また、中心導体１１の他方端と接地との間、および中心導体１２の他方端と接地との間にコンデンサＣ１１，Ｃ１２をそれぞれ並列に接続している。さらに、中心導体１１，１２の他方端同士の間に抵抗Ｒを接続している。
【００２２】
今、順方向の信号の透過を考えると、抵抗Ｒの両端は同位相同振幅となって、抵抗Ｒには電流が流れず、入力端子からの入力信号がそのまま出力端子から出力される。
【００２３】
逆方向の信号の入射を考えると、フェライト１０を通過する高周波磁界の向きが上記順方向の場合とは逆向きとなって、抵抗Ｒの両端に逆相の信号が発生し、抵抗Ｒで電力が消費される。そのため、理想的には入力端子からは信号が出力されない。実際には、中心導体１１，１２の交差角度とファラディ回転による偏波面の回転角度に応じて、信号の順方向透過時と逆方向入射時とで、上記抵抗両端の位相差が変化する。そのため、挿入損失が小さく、且つ高い非可逆（アイソレーション）特性が得られるように、フェライト１０に印加される静磁界の強度と中心導体１１，１２の交差角度を定める。
【００２４】
上述の動作は入出力インピーダンスとアイソレータのインピーダンスとの整合がとれていることが前提となる。ところが、フェライト１０を小型化した場合に、中心導体１１，１２の長さが短くなって、その分インダクタンス成分が小さくなり、所望の周波数で動作させる場合にインピーダンス整合がとれない。
【００２５】
そこで、フェライト１０に対して中心導体１１，１２を巻回し、小型のフェライト板を用いても、中心導体のインダクタンスを増大させる。ただし、中心導体の巻回によるインダクタンスの増加は急激であるので、並列に接続したコンデンサＣ１１，Ｃ１２だけではアイソレータのインピーダンスが入出力インピーダンス（通常５０Ω）より高くなって整合がとれない場合が生じる。そこで、入出力端子に直列に所定容量のコンデンサＣ２１，Ｃ２２を接続する。
【００２６】
上記中心導体１１，１２は、表面に電気絶縁被膜を施した銅線を用いる。絶縁被膜の材料としては、ポリイミド、ポリアミドイミド、ポリエステルイミド、ポリエステル、またはポリウレタンなどを用いる。また、この銅線の直径は０．１ｍｍ以下に定める。
【００２７】
なお、以上に示した例では、中心導体として銅線を例に挙げたが、銅以外に銀，金、その他の金属、またはこれらのうち１つを含む合金の金属線を用いてもよい。
【００２８】
次に、第２の実施形態に係るアイソレータの構成を図４を参照して説明する。
図４の（Ａ）は誘電体積層基板の斜視図、（Ｂ）はアイソレータの一方の磁石とフェライト組立体との間での縦断面図である。また（Ｃ）は同一部分での別の構成によるアイソレータの断面図である。
【００２９】
（Ａ）に示すように、誘電体積層基板４のほぼ中央部には孔８を形成している。この誘電体積層基板４とヨーク６とで構成される空間内にフェライト組立体を配置する際、（Ｂ）に示すようにフェライト１０の一方の角部分を誘電体積層基板４の孔８に係合させる。これにより、二つの磁石３ａ，３ｂの中間位置で、且つその二つの磁石３ａ，３ｂの主面に対してフェライト１０の主面が平行な関係となるように、フェライト組立体を誘電体積層基板４とヨーク６との間に配置固定する。
【００３０】
（Ｃ）に示す例では、フェライト１０に巻回した中心導体１１，１２のうち一方の中心導体１１が誘電体積層基板４に設けた孔８に係合するように、フェライト組立体を誘電体積層基板４とヨーク６との間に配置固定している。このように、中心導体１１，１２はフェライト１０に巻回しているので、中心導体の径分だけフェライト１０の端面から突出するが、この部分が誘電体積層基板４の孔８に係合する。この構造によれば、フェライト１０の周囲に無駄な空間が生じないので、限られた空間内に所定サイズのフェライト組立体を収納することができる。
【００３１】
次に、第３の実施形態に係るアイソレータの構成を図５に示す。（Ａ）はヨーク６の構造およびヨーク６と誘電体積層基板４との位置関係を示す斜視図、（Ｂ）は両者を組み立てた状態での側面図である。
図５において、誘電体積層基板４の端面における端子電極はスルーホール電極である。これらのスルーホール電極は、この誘電体積層基板４をマザー基板から切り出す前に、隣接する基板との間をまたぐように形成したスルーホールであり、それらのスルーホールを通る線で分断することによって、このようなスルーホール電極を端面に形成している。
【００３２】
ヨーク６には、誘電体積層基板４に設けたスルーホール電極１５の形成部に係合する突起部１６を形成している。誘電体積層基板４のスルーホール電極１５は接地電極に導通していて、図５の（Ｂ）に示したように、ヨーク６の突起部１６をスルーホール電極１５の凹部に係合させた状態で半田付けすることによって、両者の機械的接合とともに電気的なアース接続も同時に行う。
【００３３】
次に、第４の実施形態に係る通信装置の構成を図６を参照して説明する。図６においてＡＮＴは送受信アンテナ、ＤＰＸはデュプレクサ、ＢＰＦａ，ＢＰＦｂはそれぞれ帯域通過フィルタ、ＡＭＰａ，ＡＭＰｂはそれぞれ増幅回路、ＭＩＸａ，ＭＩＸｂはそれぞれミキサ、ＯＳＣはオシレータ、ＳＹＮは周波数シンセサイザ、ＩＳＯはアイソレータである。
【００３４】
ＭＩＸａは入力されたＩＦ信号と、ＳＹＮから出力された信号とを混合し、ＢＰＦａはＭＩＸａからの混合出力信号のうち送信周波数帯域のみを通過させ、ＡＭＰａはこれを電力増幅し、アイソレータＩＳＯおよびＤＰＸを介しＡＮＴより送信する。ＡＭＰｂはＤＰＸから取り出した受信信号を増幅する。ＢＰＦｂはＡＭＰｂから出力される受信信号のうち受信周波数帯域のみを通過させる。ＭＩＸｂは、ＳＹＮから出力された周波数信号と受信信号とをミキシングして中間周波信号ＩＦを出力する。
【００３５】
図６に示したアイソレータＩＳＯ部分には、以上に示した構造のアイソレータを用いる。
このように、小型・低背化、高信頼性化および低コスト化を図ったアイソレータを用いることによって、全体に薄型・軽量化を図った低コストで信頼性の高い携帯電話等の通信装置を得る。
【００３６】
【発明の効果】
この発明によれば、個別のチップ状コンデンサ素子やチップ抵抗をプリント基板上に実装する必要がなくなり、低コストでの量産が可能となり、回路素子管理の煩雑性が解消され、接続部の数が大幅に削減されて信頼性が向上し、全体の小型化および低コスト化の効果が高まる。
【００３７】
特に２ポートタイプの非可逆回路素子において整合回路に要する多数のコンデンサを単一の誘電体積層基板に組み込むことにより、量産性向上、コンデンサ素子管理の煩雑性の解消、信頼性の向上、全体の小型化および低コスト化の効果が高まる。
【００３８】
また、誘電体積層基板にフェライト組立体のフェライト部分が係合する窪みまたは孔を形成することにより、非可逆回路素子内部へのフェライト組立体の固定が容易となり、固定用の特別な部材が不要となるとともに、上記窪みまたは孔に係合するフェライトの寸法だけ全体を低背化する。
【００３９】
また、フェライト組立体として、フェライトに中心導体を巻回したものとし、誘電体積層基板にフェライト組立体の中心導体部分が係合する窪みまたは孔を形成することより、非可逆回路素子内部へのフェライト組立体の固定が容易となり、窪みまたは孔に係合する中心導体の寸法だけ全体がさらに低背化できる。
【００４０】
また、誘電体積層基板の上にフェライト組立体、磁石およびヨークを順に配置するとともに、誘電体積層基板の側面にスルーホール電極を設け、その電極に係合する突起部をヨーク側に設けることにより、誘電体積層基板とヨークとのアース接続が容易となり、しかもその接続部が誘電体積層基板の側面から外部へ突出せず、小型化が図れる。
【００４１】
また、ヨークの突起部と誘電体積層基板のスルーホール電極とを半田付けすることにより、電気的・機械的な結合を同時に図ることができる。
【００４２】
また、誘電体積層基板の上面にフェライト組立体の中心導体を接続するための電極を形成することにより、フェライト組立体の中心導体を誘電体積層基板の上面に容易に表面実装できるようになる。
【００４３】
また、この発明は誘電体積層基板の下面に外部回路と接続するための電極を形成することにより、その電極を、非可逆回路素子を実装すべき回路基板上に表面実装する際の端子としてそのまま使用できるようになる。
【００４４】
更に、この発明によれば、上記非可逆回路素子を例えば送信信号を増幅する回路の出力部等に設けることによって、全体に薄型・軽量化を図った低コストで信頼性の高い携帯電話等の通信装置が得られる。
【図面の簡単な説明】
【図１】第１の実施形態に係るアイソレータの分解斜視図
【図２】同アイソレータの誘電体積層基板の構造を示す図
【図３】同アイソレータの等価回路図
【図４】第２の実施形態に係るアイソレータの構成を示す図
【図５】第３の実施形態に係るアイソレータの構成を示す図
【図６】第４の実施形態に係る通信装置の構成を示すブロック図
【符号の説明】
１−フェライト組立体
１０−フェライト
１１−第１の中心導体
１２−第２の中心導体
３−磁石
４−誘電体積層基板
６−ヨーク（ケース）
８−孔
１５−スルーホール電極
１６−突起部

Claims (9)

1. 電気絶縁状態で互いに交差させて配置した第１・第２の中心導体とフェライトとを組み合わせてなるフェライト組立体と、該フェライト組立体に静磁界を印加する磁石およびヨークと、前記第１・第２の中心導体に接続され、整合回路を構成する回路素子とを含む非可逆回路素子において、
   前記フェライト組立体を実装する誘電体積層基板の誘電体および所定層に形成した電極により前記回路素子を構成するとともに、前記フェライト組立体および前記磁石の主面を、前記誘電体積層基板の実装面に対してそれぞれ垂直に配置した非可逆回路素子。
2. 前記誘電体積層基板に構成した回路素子には複数のコンデンサが含まれている請求項１に記載の非可逆回路素子。
3. 前記誘電体積層基板に前記フェライト組立体のフェライト部分が係合する窪みまたは孔を形成した請求項１または２に記載の非可逆回路素子。
4. 前記フェライト組立体は、フェライトに中心導体を巻回して成り、前記誘電体積層基板に前記フェライト組立体の中心導体部分が係合する窪みまたは孔を形成した請求項１または２に記載の非可逆回路素子。
5. 前記誘電体積層基板の上に、前記フェライト組立体、前記磁石および前記ヨークを順に配置するとともに、前記誘電体積層基板の側面にスルーホール電極を設け、該電極に係合する突起部を前記ヨークに設けた請求項１〜４のうちいずれかに記載の非可逆回路素子。
6. 前記ヨークの突起部と前記スルーホール電極とを半田付けした請求項５に記載の非可逆回路素子。
7. 前記誘電体積層基板の上面に前記中心導体を接続するための電極を形成した請求項１〜６のうちいずれかに記載の非可逆回路素子。
8. 前記誘電体積層基板の下面に外部回路と接続するための電極を形成した請求項１〜７のうちいずれかに記載の非可逆回路素子。
9. 前記１〜８にうちいずれかに記載の非可逆回路素子を備えた通信装置。

Images