JPH09116308A - 非可逆回路素子 - Google Patents
非可逆回路素子Info
- Publication number
- JPH09116308A JPH09116308A JP18280096A JP18280096A JPH09116308A JP H09116308 A JPH09116308 A JP H09116308A JP 18280096 A JP18280096 A JP 18280096A JP 18280096 A JP18280096 A JP 18280096A JP H09116308 A JPH09116308 A JP H09116308A
- Authority
- JP
- Japan
- Prior art keywords
- central conductor
- matching capacitance
- conductor portion
- materials
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Non-Reversible Transmitting Devices (AREA)
Abstract
(57)【要約】
【課題】 半田付けによる信頼性や作業性の低下を招く
ことなく、部品の低背化を維持しつつ、整合容量部及び
中心導体部のいずれにおいても良好な特性を得ることが
でき、部品全体としての特性や品質の向上も図る。 【解決手段】 中心導体部100と整合容量部110で
異なる材料が用いられており、それぞれ好適な材料が選
択される。中心導体部100の基板材料としては、低損
失,低誘電率,薄膜化可能などの条件にあった材料が選
択される。整合容量部110の基板材料としては、低損
失,高誘電率などの条件にあった材料が選択される。各
部に要求される特性に対応した材料を選択することで、
部品全体としての特性や品質が向上する。また、中心導
体部と整合容量部との間にバッファ層を設けることで、
異種材料間の収縮挙動の差が緩和される。
ことなく、部品の低背化を維持しつつ、整合容量部及び
中心導体部のいずれにおいても良好な特性を得ることが
でき、部品全体としての特性や品質の向上も図る。 【解決手段】 中心導体部100と整合容量部110で
異なる材料が用いられており、それぞれ好適な材料が選
択される。中心導体部100の基板材料としては、低損
失,低誘電率,薄膜化可能などの条件にあった材料が選
択される。整合容量部110の基板材料としては、低損
失,高誘電率などの条件にあった材料が選択される。各
部に要求される特性に対応した材料を選択することで、
部品全体としての特性や品質が向上する。また、中心導
体部と整合容量部との間にバッファ層を設けることで、
異種材料間の収縮挙動の差が緩和される。
Description
【0001】
【発明の属する技術分野】この発明は、例えば携帯電話
などの高周波の移動体通信で使用されるアイソレータや
サーキュレータのような非可逆回路素子にかかり、更に
具体的には、中心導体部及び整合容量部の改良に関す
る。
などの高周波の移動体通信で使用されるアイソレータや
サーキュレータのような非可逆回路素子にかかり、更に
具体的には、中心導体部及び整合容量部の改良に関す
る。
【0002】
【背景技術】サーキュレータなどの非可逆回路素子は、
マイクロ波を循環するための中心導体部と、各ポートの
整合を行うための整合容量部を備えており、図6〜図8
に示すものがある。
マイクロ波を循環するための中心導体部と、各ポートの
整合を行うための整合容量部を備えており、図6〜図8
に示すものがある。
【0003】(1)背景技術1 まず、図6に示す例から説明する。この例は、同図
(B)に示すように、平行形状の導体10A,10B,
10Cが3方向に対称に円形の中央導体12から延長さ
れて導体部分が構成されている。そして、中央導体12
の上にYIGなどのフェライト14を載せるとともに、
導体10A,10B,10C間に絶縁膜(図示せず)を
挟みつつフェライト14に沿って折曲げるようにして、
中心導体部16が構成されている。導体10A,10
B,10Cを折曲げた状態は、同図(A)に示すように
なる。
(B)に示すように、平行形状の導体10A,10B,
10Cが3方向に対称に円形の中央導体12から延長さ
れて導体部分が構成されている。そして、中央導体12
の上にYIGなどのフェライト14を載せるとともに、
導体10A,10B,10C間に絶縁膜(図示せず)を
挟みつつフェライト14に沿って折曲げるようにして、
中心導体部16が構成されている。導体10A,10
B,10Cを折曲げた状態は、同図(A)に示すように
なる。
【0004】他方、整合容量部18は、同図(C)に示
すように、ポートに対応する電極パターン20A,20
B,20Cや接地用の電極パターン22が印刷形成され
た複数のセラミックグリーンシート24A,24B,2
4C,24D,24Eを積層したセラミック基板によっ
て構成されており、中央には開口部26が形成されてい
る。そして、この開口部26内に上述した中心導体部1
6が収納される。更に、同図(A)に示すように、中心
導体部16の上方には、直流磁場印加用の磁石28が設
けられ、これら全体にカバー30及びシールドケース3
2が装着される。整合容量部18として、チップコンデ
ンサを配置する場合もある。なお、組立時には、導体1
0A,10B,10Cと対応する電極パターン20A,
20B,20Cとの接続,接地用電極パターン22とシ
ールドケース32との接続,外部端子(図示せず)との
接続などが半田などを用いて行われる。
すように、ポートに対応する電極パターン20A,20
B,20Cや接地用の電極パターン22が印刷形成され
た複数のセラミックグリーンシート24A,24B,2
4C,24D,24Eを積層したセラミック基板によっ
て構成されており、中央には開口部26が形成されてい
る。そして、この開口部26内に上述した中心導体部1
6が収納される。更に、同図(A)に示すように、中心
導体部16の上方には、直流磁場印加用の磁石28が設
けられ、これら全体にカバー30及びシールドケース3
2が装着される。整合容量部18として、チップコンデ
ンサを配置する場合もある。なお、組立時には、導体1
0A,10B,10Cと対応する電極パターン20A,
20B,20Cとの接続,接地用電極パターン22とシ
ールドケース32との接続,外部端子(図示せず)との
接続などが半田などを用いて行われる。
【0005】(2)背景技術2 次に、図7に示す例について説明する。この例は、同図
(B)に示すように、平行形状の導体パターン40A,
40B,40Cが、3方向に対称にプリント基板42
A,42B,42C上に形成されており、これらを積層
して中心導体部44が構成されている。42Dは、必要
に応じて設けられる絶縁用シートである。なお、整合容
量部18は、図6の例と同様である。
(B)に示すように、平行形状の導体パターン40A,
40B,40Cが、3方向に対称にプリント基板42
A,42B,42C上に形成されており、これらを積層
して中心導体部44が構成されている。42Dは、必要
に応じて設けられる絶縁用シートである。なお、整合容
量部18は、図6の例と同様である。
【0006】フェライト14は、整合容量部18の下側
から開口部26に挿入される。そして、このような整合
容量部18の上方に中心導体部44,直流磁場を得るた
めの永久磁石28が順に重畳され、更にカバー30,シ
ールドケース32がそれぞれ上下から装着される。本例
においても、整合容量部18と中心導体部44は別個に
形成され、後から該当する導体パターンや電極パターン
の間の半田付け接続作業が行われる。
から開口部26に挿入される。そして、このような整合
容量部18の上方に中心導体部44,直流磁場を得るた
めの永久磁石28が順に重畳され、更にカバー30,シ
ールドケース32がそれぞれ上下から装着される。本例
においても、整合容量部18と中心導体部44は別個に
形成され、後から該当する導体パターンや電極パターン
の間の半田付け接続作業が行われる。
【0007】(3)背景技術3 次に、図8の例について説明する。この例は、特開平5
−304404号公報に開示されたもので、導体パター
ン40A,40B,40Cがそれぞれ形成されたプリン
ト基板42A,42B,42C,絶縁用シート42D,
整合回路積層部50,アース用基板24Eが一体に積層
されている。すなわち、中心導体部と整合容量部とが、
プリント基板やセラミック基板によって一体化され、積
層基板52が構成されている。そして、この積層基板5
2の下側の凹部54にフェライト14が挿入され、更に
直流磁場印加用磁石28を重ねるとともに、カバー3
0,シールドケース32がそれぞれ上下から装着され
る。この例によれば、部品点数の減少や、作製工程の削
減による低価格化,あるいは信頼性の向上を図ることが
できるとされている。
−304404号公報に開示されたもので、導体パター
ン40A,40B,40Cがそれぞれ形成されたプリン
ト基板42A,42B,42C,絶縁用シート42D,
整合回路積層部50,アース用基板24Eが一体に積層
されている。すなわち、中心導体部と整合容量部とが、
プリント基板やセラミック基板によって一体化され、積
層基板52が構成されている。そして、この積層基板5
2の下側の凹部54にフェライト14が挿入され、更に
直流磁場印加用磁石28を重ねるとともに、カバー3
0,シールドケース32がそれぞれ上下から装着され
る。この例によれば、部品点数の減少や、作製工程の削
減による低価格化,あるいは信頼性の向上を図ることが
できるとされている。
【0008】
【発明が解決しようとする課題】しかしながら、以上の
ような背景技術には、次のような不都合がある。
ような背景技術には、次のような不都合がある。
【0009】(1)背景技術1について これによれば、中心導体部16における導体10A,1
0B,10Cの折り曲げに対して、微細加工が要求され
る,各ポート間における特性の調整など精度が要求され
る,作業そのものが煩雑であるなどの不都合がある。更
に、中心導体部における導体の折曲げ部分は、絶縁層の
部分も含めると相当の厚さとなり、回路素子としての低
背化の妨げとなる。また、中心導体部16と整合容量部
18との間などで半田付けの作業が必要である。半田付
けは、複雑な作業工程であるとともに、電気的特性のば
らつきなど信頼性の低下を招き、作業工数の増大ともな
る。
0B,10Cの折り曲げに対して、微細加工が要求され
る,各ポート間における特性の調整など精度が要求され
る,作業そのものが煩雑であるなどの不都合がある。更
に、中心導体部における導体の折曲げ部分は、絶縁層の
部分も含めると相当の厚さとなり、回路素子としての低
背化の妨げとなる。また、中心導体部16と整合容量部
18との間などで半田付けの作業が必要である。半田付
けは、複雑な作業工程であるとともに、電気的特性のば
らつきなど信頼性の低下を招き、作業工数の増大ともな
る。
【0010】(2)背景技術2について 導体の折曲げ作業等は必要とされないが、整合容量部1
8と中心導体部44の間,あるいは外部端子(図示せ
ず)との間などで半田付けの作業が必要であり、背景技
術1と同様に信頼性の低下,作業工程数の増大という不
都合がある。
8と中心導体部44の間,あるいは外部端子(図示せ
ず)との間などで半田付けの作業が必要であり、背景技
術1と同様に信頼性の低下,作業工程数の増大という不
都合がある。
【0011】(3)背景技術3について 整合容量部と中心導体部が一体形成されているものの、
両者に同じ基板材料が使用されている。このため、一方
(例えば中心導体部)において材料を最適化すると他方
(整合容量部)にしわ寄せがきて、全体としての特性が
悪化することになってしまう。すなわち、本来用いるべ
き基板材料で作製されていない場合、整合容量部では容
量不足が生じ、中心導体部では浮遊容量の影響が出て、
必要とされる特性を満たすことが困難となる。
両者に同じ基板材料が使用されている。このため、一方
(例えば中心導体部)において材料を最適化すると他方
(整合容量部)にしわ寄せがきて、全体としての特性が
悪化することになってしまう。すなわち、本来用いるべ
き基板材料で作製されていない場合、整合容量部では容
量不足が生じ、中心導体部では浮遊容量の影響が出て、
必要とされる特性を満たすことが困難となる。
【0012】この発明は、以上の点に着目したもので、
その目的は、半田付けによる信頼性や作業性の低下を招
くことなく、部品の低背化を維持しつつ、整合容量部及
び中心導体部のいずれにおいても良好な特性を得ること
ができ、部品全体としての特性や品質の向上も図ること
である。他の目的は、材料選択の幅を拡げて、品質のよ
い非可逆回路素子を効率よく作製することである。更に
他の目的は、整合容量部と中心導体部の接合状態を安定
に保持することである。
その目的は、半田付けによる信頼性や作業性の低下を招
くことなく、部品の低背化を維持しつつ、整合容量部及
び中心導体部のいずれにおいても良好な特性を得ること
ができ、部品全体としての特性や品質の向上も図ること
である。他の目的は、材料選択の幅を拡げて、品質のよ
い非可逆回路素子を効率よく作製することである。更に
他の目的は、整合容量部と中心導体部の接合状態を安定
に保持することである。
【0013】
【課題を解決するための手段】前記目的を達成するた
め、この発明は、中心導体部と整合容量部の基板材料を
各部の特性に応じて選択するとともに、中心導体部と整
合容量部を更に積層して一体化したことを特徴とするも
のである。また、他の発明によれば、前記中心導体部と
整合容量部の間にバッファ層が設けられ、このバッファ
層は、前記中心導体部の基板材料と整合容量部の基板材
料の混合材料によって形成した少なくとも一つのシート
によって構成される。あるいは、バッファ層は、前記中
心導体部の基板材料によって形成した第1のシートと、
前記整合容量部の基板材料によって形成した第2のシー
トを交互に積層して構成される。主要な態様によれば、
中心導体部の基板材料の誘電率は、前記整合容量部の基
板材料の誘電率よりも低く設定される。
め、この発明は、中心導体部と整合容量部の基板材料を
各部の特性に応じて選択するとともに、中心導体部と整
合容量部を更に積層して一体化したことを特徴とするも
のである。また、他の発明によれば、前記中心導体部と
整合容量部の間にバッファ層が設けられ、このバッファ
層は、前記中心導体部の基板材料と整合容量部の基板材
料の混合材料によって形成した少なくとも一つのシート
によって構成される。あるいは、バッファ層は、前記中
心導体部の基板材料によって形成した第1のシートと、
前記整合容量部の基板材料によって形成した第2のシー
トを交互に積層して構成される。主要な態様によれば、
中心導体部の基板材料の誘電率は、前記整合容量部の基
板材料の誘電率よりも低く設定される。
【0014】この発明の前記及び他の目的,特徴,利点
は、次の詳細な説明及び添付図面から明瞭になろう。
は、次の詳細な説明及び添付図面から明瞭になろう。
【0015】
【発明の実施の形態】以下、発明の実施の形態につい
て、実施例を参照しながら詳細に説明する。実施例1
は、中心導体部と整合容量部とでそれぞれ適切な材料を
選択している。実施例2,3では、中心導体部と整合容
量部との間にバッファ層を形成している。
て、実施例を参照しながら詳細に説明する。実施例1
は、中心導体部と整合容量部とでそれぞれ適切な材料を
選択している。実施例2,3では、中心導体部と整合容
量部との間にバッファ層を形成している。
【0016】
【実施例1】最初に、図1を参照しながら実施例1につ
いて説明する。同図中(A)には全体が示されており、
(B)には中心導体部,(C)には整合容量部がそれぞれ
分解して示されている。まず、同図(B)の中心導体部
100から説明すると、平行形状の導体パターン40
A,40B,40Cは、それぞれセラミックグリーンシ
ートなどによる基板102A,102B,102C上に
スクリーン印刷法,スパッタ法,蒸着法などによって形
成されている。導体パターン40A,40B,40C
は、サーキュレータを構成する3つのポートにそれぞれ
対応している。
いて説明する。同図中(A)には全体が示されており、
(B)には中心導体部,(C)には整合容量部がそれぞれ
分解して示されている。まず、同図(B)の中心導体部
100から説明すると、平行形状の導体パターン40
A,40B,40Cは、それぞれセラミックグリーンシ
ートなどによる基板102A,102B,102C上に
スクリーン印刷法,スパッタ法,蒸着法などによって形
成されている。導体パターン40A,40B,40C
は、サーキュレータを構成する3つのポートにそれぞれ
対応している。
【0017】これら導体パターン40A,40B,40
Cは、それぞれ一端が引出用端子,一端がGND用端子
となるように、一部が基板端部まで伸びたパターン形状
となっている。そして、重ね合せたときは、同図(A)
に示すように、円周上で120゜で交差する等間隔の対
称位置となるようなパターン配置となっている。なお、
最上面の基板102A上には、絶縁用シート102Dが
設けられる。これらの基板102A,102B,102
C及び絶縁用シート102Dを積層・圧着して中心導体
部100が得られる。
Cは、それぞれ一端が引出用端子,一端がGND用端子
となるように、一部が基板端部まで伸びたパターン形状
となっている。そして、重ね合せたときは、同図(A)
に示すように、円周上で120゜で交差する等間隔の対
称位置となるようなパターン配置となっている。なお、
最上面の基板102A上には、絶縁用シート102Dが
設けられる。これらの基板102A,102B,102
C及び絶縁用シート102Dを積層・圧着して中心導体
部100が得られる。
【0018】次に、同図(C)の整合容量部110を説
明すると、整合用の容量を得るための容量用電極パター
ン20A,20B,20Cは、同様にスクリーン印刷
法,スパッタ法,蒸着法などによって基板112A上に
形成されている。その下側の基板112B上には、アー
ス電極パターン20Fが全面に形成されている。このア
ース電極パターン20Fと、容量用電極パターン20
A,20B,20Cとの間で基板112Aを介して容量
が形成されるようになっている。
明すると、整合用の容量を得るための容量用電極パター
ン20A,20B,20Cは、同様にスクリーン印刷
法,スパッタ法,蒸着法などによって基板112A上に
形成されている。その下側の基板112B上には、アー
ス電極パターン20Fが全面に形成されている。このア
ース電極パターン20Fと、容量用電極パターン20
A,20B,20Cとの間で基板112Aを介して容量
が形成されるようになっている。
【0019】更にその下側の基板112Cの裏面側に
は、アース電極パターン20Gと、入出力用電極パター
ン20H,20I,20Jがそれぞれ形成されている。
この裏面側のアース電極パターン20Gは、磁気シール
ドとして作用するシールドケース32との接続のために
設けられたものである。なお、このアース電極パターン
20Gは、整合容量形成用のアース電極としても作用す
るので、必要な整合容量値が得られれば、1番目のアー
ス電極パターン20Fは必ずしも設けなくてもよい。整
合容量部110においても、各電極パターンの一部が端
子として接続できるようにシート端部まで伸びた形状と
なっている。
は、アース電極パターン20Gと、入出力用電極パター
ン20H,20I,20Jがそれぞれ形成されている。
この裏面側のアース電極パターン20Gは、磁気シール
ドとして作用するシールドケース32との接続のために
設けられたものである。なお、このアース電極パターン
20Gは、整合容量形成用のアース電極としても作用す
るので、必要な整合容量値が得られれば、1番目のアー
ス電極パターン20Fは必ずしも設けなくてもよい。整
合容量部110においても、各電極パターンの一部が端
子として接続できるようにシート端部まで伸びた形状と
なっている。
【0020】これらの基板112A,112B及び11
2Cを積層・圧着して整合容量部110が得られる。そ
して、整合容量部110の中央部分にフェライト14の
保持用の開口部114が設けられる。なお、この開口部
114は、予め基板112A,112B,112Cに空
けておいてもよい。
2Cを積層・圧着して整合容量部110が得られる。そ
して、整合容量部110の中央部分にフェライト14の
保持用の開口部114が設けられる。なお、この開口部
114は、予め基板112A,112B,112Cに空
けておいてもよい。
【0021】次に、素子全体の組立について説明する。
同図(B)の中心導体部100及び同図(C)の整合容量
部110は、圧着して張り合わせることによって一体成
形される。そして、その後に、カット,R付けバレル,
脱バインダー,焼成の各工程の処理が行われ、同図
(A)に示すように積層基板120となる。このとき、
基板側面から露出した電極端子が印刷法や蒸着法によっ
て接続され、外部端子122A〜122Fが形成され
て、めっきが行われる。
同図(B)の中心導体部100及び同図(C)の整合容量
部110は、圧着して張り合わせることによって一体成
形される。そして、その後に、カット,R付けバレル,
脱バインダー,焼成の各工程の処理が行われ、同図
(A)に示すように積層基板120となる。このとき、
基板側面から露出した電極端子が印刷法や蒸着法によっ
て接続され、外部端子122A〜122Fが形成され
て、めっきが行われる。
【0022】すなわち、導体パターン40Aの一端,容
量用電極パターン20A,入出力用電極パターン20H
が外部端子122Aに接続される。導体パターン40B
の一端,容量用電極パターン20B,入出力用電極パタ
ーン20Iが外部端子122Bに接続される。導体パタ
ーン40Cの一端,容量用電極パターン20C,入出力
用電極パターン20Jが外部端子122Aに接続され
る。
量用電極パターン20A,入出力用電極パターン20H
が外部端子122Aに接続される。導体パターン40B
の一端,容量用電極パターン20B,入出力用電極パタ
ーン20Iが外部端子122Bに接続される。導体パタ
ーン40Cの一端,容量用電極パターン20C,入出力
用電極パターン20Jが外部端子122Aに接続され
る。
【0023】他方、導体パターン40Aの他端,アース
電極パターン20F,20Gが外部端子122Dに接続
される。導体パターン40Bの他端,アース電極パター
ン20F,20Gが外部端子122Eに接続される。導
体パターン40Cの他端,アース電極パターン20F,
20Gが外部端子122Fに接続される。
電極パターン20F,20Gが外部端子122Dに接続
される。導体パターン40Bの他端,アース電極パター
ン20F,20Gが外部端子122Eに接続される。導
体パターン40Cの他端,アース電極パターン20F,
20Gが外部端子122Fに接続される。
【0024】次に、以上のようにして得られた積層基板
120のうちの整合容量部110の開口部114に、マ
イクロ波伝播の非可逆性を得るためのフェライト14が
組み込まれる。そして、下側からは、磁気シールド材と
してのシールドケース32が取り付けられる。このと
き、整合容量部110の裏面側のアース電極パターン2
0Gがシールドケース32に半田付けされる。他方、上
側では、積層基板120の上側に直流磁場印加用磁石2
8が設けられ、カバー30が装着される。
120のうちの整合容量部110の開口部114に、マ
イクロ波伝播の非可逆性を得るためのフェライト14が
組み込まれる。そして、下側からは、磁気シールド材と
してのシールドケース32が取り付けられる。このと
き、整合容量部110の裏面側のアース電極パターン2
0Gがシールドケース32に半田付けされる。他方、上
側では、積層基板120の上側に直流磁場印加用磁石2
8が設けられ、カバー30が装着される。
【0025】ところで、本実施例では、中心導体部10
0と整合容量部110で異なる材料が用いられており、
それぞれ好適な材料が選択されている。まず、中心導体
部100の基板材料としては、(1)低損失であるこ
と,(2)導体パターン間の浮遊容量を抑制するため低
誘電率であること,(3)低背化のため薄膜化が可能な
こと,などの条件にあった材料が好ましい。すなわち、
中心導体部100の基板材料としては、QF積(Qはク
オリティファクタ,Fは周波数)よりも誘電率に主眼を
置いて選択され、誘電率が4〜10程度のガラス材料や
10〜15のセラミックス材料が用いられる。例えば、
(B2O3−Al2O3−SiO2)+α(αは添加物)が
用いられる。
0と整合容量部110で異なる材料が用いられており、
それぞれ好適な材料が選択されている。まず、中心導体
部100の基板材料としては、(1)低損失であるこ
と,(2)導体パターン間の浮遊容量を抑制するため低
誘電率であること,(3)低背化のため薄膜化が可能な
こと,などの条件にあった材料が好ましい。すなわち、
中心導体部100の基板材料としては、QF積(Qはク
オリティファクタ,Fは周波数)よりも誘電率に主眼を
置いて選択され、誘電率が4〜10程度のガラス材料や
10〜15のセラミックス材料が用いられる。例えば、
(B2O3−Al2O3−SiO2)+α(αは添加物)が
用いられる。
【0026】これに対し、整合容量部110の基板材料
としては、(1)Qが高く低損失であること,(2)必要
な整合容量を得るため高誘電率であること,などの条件
にあった材料が好ましい。すなわち、整合容量部110
の基板材料としては、誘電率とQF積のいずれも重視し
て材料が選択され、誘電率が40〜80程度でQF積が
1000〜20000GHz程度の材料が用いられる。例
えば、(BaO−4TiO2)+αが用いられる。表1
には、誘電率を変化させたときの回路素子の電気的特性
の良否の実験例が示されている。
としては、(1)Qが高く低損失であること,(2)必要
な整合容量を得るため高誘電率であること,などの条件
にあった材料が好ましい。すなわち、整合容量部110
の基板材料としては、誘電率とQF積のいずれも重視し
て材料が選択され、誘電率が40〜80程度でQF積が
1000〜20000GHz程度の材料が用いられる。例
えば、(BaO−4TiO2)+αが用いられる。表1
には、誘電率を変化させたときの回路素子の電気的特性
の良否の実験例が示されている。
【0027】
【表1】
【0028】この表1中、サンプル1〜3は本実施例に
かかるサンプルであり、中心導体部と整合容量部の誘電
率がそれぞれ好適な値となっている。これに対し、サン
プル4,5は背景技術にかかるサンプルであり、中心導
体部と整合容量部の誘電率は同じとなっている。本実施
例のサンプルでは、いずれも良好な電気的特性が得られ
ている。
かかるサンプルであり、中心導体部と整合容量部の誘電
率がそれぞれ好適な値となっている。これに対し、サン
プル4,5は背景技術にかかるサンプルであり、中心導
体部と整合容量部の誘電率は同じとなっている。本実施
例のサンプルでは、いずれも良好な電気的特性が得られ
ている。
【0029】このように、本実施例によれば、中心導体
部と整合容量部の基板材料として、各部に要求される特
性に対応した材料を選択するとともに、両者を一体に積
層形成することとしたので、次のような効果がある。
部と整合容量部の基板材料として、各部に要求される特
性に対応した材料を選択するとともに、両者を一体に積
層形成することとしたので、次のような効果がある。
【0030】(1)半田付けによる信頼性や作業性の低
下を招くことなく、整合容量部及び中心導体部のいずれ
においても良好な特性を得ることができ、部品全体とし
ての特性や品質の向上を図ることができる。
下を招くことなく、整合容量部及び中心導体部のいずれ
においても良好な特性を得ることができ、部品全体とし
ての特性や品質の向上を図ることができる。
【0031】(2)材料選択の幅が拡がって設計開発面
における自由度が向上し、ひいては品質のよい非可逆回
路素子を効率よく作製することができる。中心導体部を
整合容量部よりも低誘電率の誘電体材料で形成したの
で、中心導体部で発生する浮遊容量が抑制されて特性が
安定し、所定の容量を得ることができる。この面から
も、設計の自由度の向上を図ることができる。
における自由度が向上し、ひいては品質のよい非可逆回
路素子を効率よく作製することができる。中心導体部を
整合容量部よりも低誘電率の誘電体材料で形成したの
で、中心導体部で発生する浮遊容量が抑制されて特性が
安定し、所定の容量を得ることができる。この面から
も、設計の自由度の向上を図ることができる。
【0032】(3)整合容量部に開口部を設け、これに
フェライトを収納することとしたので、全体として素子
の小型化が促進される。また、積層構造としたので、低
背化にも好都合である。
フェライトを収納することとしたので、全体として素子
の小型化が促進される。また、積層構造としたので、低
背化にも好都合である。
【0033】
【実施例2】次に、図2を参照しながら実施例2につい
て説明する。上述した実施例1によれば、中心導体部1
00と整合容量部110とで異なる基板材料が用いられ
ており、それらを接合して積層基板120が構成されて
いる。このような異種材料の接合に当っては、両者の熱
的特性,特に焼成時における収縮挙動を考慮する必要が
ある。これについては、収縮率が同一あるいは近似した
材料を選択したり、あるいは収縮によって生ずる互いの
ストレスを吸収してくれるような材料を選択することで
剥離や変形などを回避することが可能である。しかし、
ある程度材料選択の幅が狭くなってしまう。本実施例
は、このような点に着目したもので、かかる収縮挙動の
差による不都合の発生を防止しつつ材料の選択性の向上
を図り、特性の良好な素子を得るようにしたものであ
る。
て説明する。上述した実施例1によれば、中心導体部1
00と整合容量部110とで異なる基板材料が用いられ
ており、それらを接合して積層基板120が構成されて
いる。このような異種材料の接合に当っては、両者の熱
的特性,特に焼成時における収縮挙動を考慮する必要が
ある。これについては、収縮率が同一あるいは近似した
材料を選択したり、あるいは収縮によって生ずる互いの
ストレスを吸収してくれるような材料を選択することで
剥離や変形などを回避することが可能である。しかし、
ある程度材料選択の幅が狭くなってしまう。本実施例
は、このような点に着目したもので、かかる収縮挙動の
差による不都合の発生を防止しつつ材料の選択性の向上
を図り、特性の良好な素子を得るようにしたものであ
る。
【0034】図2において、まず中心導体部200は、
基板102A,102B,102C及び絶縁用シート1
02Dが積層されており、その下側,つまり整合容量部
210との接合側にバッファ用シート202が積層され
ている。他方、整合容量部210は、基板112A,1
12B,112Cが積層されており、その上側,つまり
中心導体部200との接合側にバッファ用シート212
が積層されている。そして、これらの中心導体部20
0,整合容量部210,バッファ用シート202,21
2を積層・圧着することで、積層基板220が得られ
る。バッファ用シート202,212が積層されてバッ
ファ層204が形成される。なお、その他の構成部分
は、前記実施例1と同様である。
基板102A,102B,102C及び絶縁用シート1
02Dが積層されており、その下側,つまり整合容量部
210との接合側にバッファ用シート202が積層され
ている。他方、整合容量部210は、基板112A,1
12B,112Cが積層されており、その上側,つまり
中心導体部200との接合側にバッファ用シート212
が積層されている。そして、これらの中心導体部20
0,整合容量部210,バッファ用シート202,21
2を積層・圧着することで、積層基板220が得られ
る。バッファ用シート202,212が積層されてバッ
ファ層204が形成される。なお、その他の構成部分
は、前記実施例1と同様である。
【0035】ところで、バッファ用シート202,21
2としては、中心導体部200の基板材料と整合容量部
210の基板材料を適当な割合で混ぜ合せた混合材料が
用いられる。例えば、中心導体部200の基板材料とし
て上述した(B2O3−Al2O3−SiO2)+αを用
い、整合容量部210の基板材料として上述した(Ba
O−4TiO2)+αを用いた場合、それらを適当な比
率で混合してバッファ用シート202,212の材料と
する。最も簡単には、重量比で5:5の割合で混合す
る。このようにすることで、バッファ用シート202,
212は、中心導体部200と整合容量部210の両基
板材料の中間的な収縮率を有することとなる。
2としては、中心導体部200の基板材料と整合容量部
210の基板材料を適当な割合で混ぜ合せた混合材料が
用いられる。例えば、中心導体部200の基板材料とし
て上述した(B2O3−Al2O3−SiO2)+αを用
い、整合容量部210の基板材料として上述した(Ba
O−4TiO2)+αを用いた場合、それらを適当な比
率で混合してバッファ用シート202,212の材料と
する。最も簡単には、重量比で5:5の割合で混合す
る。このようにすることで、バッファ用シート202,
212は、中心導体部200と整合容量部210の両基
板材料の中間的な収縮率を有することとなる。
【0036】このようなバッファ用シート202,21
2によるバッファ層204が、積層基板220の中心導
体部200と整合容量部210との間に設けられてい
る。このため、基板材料の相違によって中心導体部20
0と整合容量部210とで焼成工程における収縮挙動に
差が生じても、バッファ層204によって良好に緩和さ
れ、剥離や変形といった不都合の発生は良好に防止され
る。
2によるバッファ層204が、積層基板220の中心導
体部200と整合容量部210との間に設けられてい
る。このため、基板材料の相違によって中心導体部20
0と整合容量部210とで焼成工程における収縮挙動に
差が生じても、バッファ層204によって良好に緩和さ
れ、剥離や変形といった不都合の発生は良好に防止され
る。
【0037】表2には、上述した表1のサンプル1,
2,3に対して、材料の混合比率を重量比で5:5とし
たバッファ用シート202,212を設けたサンプル
6,7,8の電気的特性及び剥離・変形の有無の実験例
が示されている。これに示すように、いずれのサンプル
においても良好な結果が得られている。なお、バッファ
用シート202,212の両基板材料の混合比率は、収
縮挙動の差の緩和に効果のある値を適宜選択すればよ
く、表2に限定されるものではない。
2,3に対して、材料の混合比率を重量比で5:5とし
たバッファ用シート202,212を設けたサンプル
6,7,8の電気的特性及び剥離・変形の有無の実験例
が示されている。これに示すように、いずれのサンプル
においても良好な結果が得られている。なお、バッファ
用シート202,212の両基板材料の混合比率は、収
縮挙動の差の緩和に効果のある値を適宜選択すればよ
く、表2に限定されるものではない。
【0038】
【表2】
【0039】以上のように、本実施例によれば、中心導
体部と整合容量部との間に両者の材料を混合したシート
によるバッファ層を設けることとしたので、実施例1の
効果に加えて、中心導体部と整合容量部における両基板
材料の収縮挙動の差を良好に緩和でき、剥離や変形の発
生が回避され、更には、整合容量部と中心導体部の接合
状態を安定に保持することができるという効果が得られ
る。
体部と整合容量部との間に両者の材料を混合したシート
によるバッファ層を設けることとしたので、実施例1の
効果に加えて、中心導体部と整合容量部における両基板
材料の収縮挙動の差を良好に緩和でき、剥離や変形の発
生が回避され、更には、整合容量部と中心導体部の接合
状態を安定に保持することができるという効果が得られ
る。
【0040】
【実施例3】次に、図3を参照しながら実施例3につい
て説明する。この実施例3も、前記実施例2と同様に中
心導体部と整合容量部との間にバッファ層を設けた例で
ある。前記実施例では、バッファ用シートとして、中心
導体部の基板材料と整合容量部の基板材料を適当な割合
で混ぜ合せた混合材料を用いた。しかし、本実施例で
は、それらの基板材料と同一の材料のシートが用いら
れ、それらを交互に積層した構成となっている。
て説明する。この実施例3も、前記実施例2と同様に中
心導体部と整合容量部との間にバッファ層を設けた例で
ある。前記実施例では、バッファ用シートとして、中心
導体部の基板材料と整合容量部の基板材料を適当な割合
で混ぜ合せた混合材料を用いた。しかし、本実施例で
は、それらの基板材料と同一の材料のシートが用いら
れ、それらを交互に積層した構成となっている。
【0041】図3において、中心導体部200及び整合
容量部210は、前記実施例2と同様の構成となってい
る。本実施例では、中心導体部200と整合容量部21
0との間に、バッファ用シート230〜236によるバ
ッファ層238が積層されている。そして、これらの中
心導体部200,整合容量部210,バッファ層238
を積層・圧着することで、積層基板240が得られる。
なお、その他の構成部分は、前記実施例1と同様であ
る。
容量部210は、前記実施例2と同様の構成となってい
る。本実施例では、中心導体部200と整合容量部21
0との間に、バッファ用シート230〜236によるバ
ッファ層238が積層されている。そして、これらの中
心導体部200,整合容量部210,バッファ層238
を積層・圧着することで、積層基板240が得られる。
なお、その他の構成部分は、前記実施例1と同様であ
る。
【0042】ところで、本実施例では、バッファ用シー
ト232,236は中心導体部200の基板材料と同一
の材料で形成されており、バッファ用シート230,2
34は整合容量部210の基板材料と同一の材料で形成
されている。すなわち、図4(A)に積層基板240の
主要断面を示すように、中心導体部200の材料と整合
容量部210の材料が交互に積層された構成となってい
る。このため、積層,焼成の過程を経ると、両材料が反
応するようになり、結果として実施例2の混合材料によ
るバッファ層と同様に、中心導体部200と整合容量部
210の両基板材料の中間的な収縮率を有することとな
る。
ト232,236は中心導体部200の基板材料と同一
の材料で形成されており、バッファ用シート230,2
34は整合容量部210の基板材料と同一の材料で形成
されている。すなわち、図4(A)に積層基板240の
主要断面を示すように、中心導体部200の材料と整合
容量部210の材料が交互に積層された構成となってい
る。このため、積層,焼成の過程を経ると、両材料が反
応するようになり、結果として実施例2の混合材料によ
るバッファ層と同様に、中心導体部200と整合容量部
210の両基板材料の中間的な収縮率を有することとな
る。
【0043】このようなバッファ用シート230〜23
6によるバッファ層238が、積層基板220の中心導
体部200と整合容量部210との間に設けられてい
る。このため、基板材料の相違によって中心導体部20
0と整合容量部210とで焼成工程における収縮挙動に
差が生じても、バッファ層238によって良好に緩和さ
れ、剥離や変形といった不都合の発生は良好に防止され
る。また、前記実施例のように材料を混合する必要もな
いので、簡便で効率的に生産できる。
6によるバッファ層238が、積層基板220の中心導
体部200と整合容量部210との間に設けられてい
る。このため、基板材料の相違によって中心導体部20
0と整合容量部210とで焼成工程における収縮挙動に
差が生じても、バッファ層238によって良好に緩和さ
れ、剥離や変形といった不都合の発生は良好に防止され
る。また、前記実施例のように材料を混合する必要もな
いので、簡便で効率的に生産できる。
【0044】図4(B),(C)には、同図(A)の変形
例が示されている。同図(B)の例は、バッファ用シー
ト250,252によってバッファ層254が構成され
ている。バッファ用シート252は中心導体部200の
基板材料と同一の材料で形成されており、バッファ用シ
ート250は整合容量部210の基板材料と同一の材料
で形成されている。同図(C)の例は、バッファ用シー
ト260〜270によってバッファ層272が構成され
ている。バッファ用シート262,266,270は中
心導体部200の基板材料と同一の材料で形成されてお
り、バッファ用シート260,264,268は整合容
量部210の基板材料と同一の材料で形成されている。
いずれの例も、中心導体部200の基板材料と整合容量
部210の基板材料とが交互に積層された構成となって
いる。これらの例について表2と同様の誘電率構成のサ
ンプルを製造し、電気的特性及び剥離・変形の有無を調
べたところ、いずれも良好な電気的特性が得られ、剥離
・変形は生じなかった。
例が示されている。同図(B)の例は、バッファ用シー
ト250,252によってバッファ層254が構成され
ている。バッファ用シート252は中心導体部200の
基板材料と同一の材料で形成されており、バッファ用シ
ート250は整合容量部210の基板材料と同一の材料
で形成されている。同図(C)の例は、バッファ用シー
ト260〜270によってバッファ層272が構成され
ている。バッファ用シート262,266,270は中
心導体部200の基板材料と同一の材料で形成されてお
り、バッファ用シート260,264,268は整合容
量部210の基板材料と同一の材料で形成されている。
いずれの例も、中心導体部200の基板材料と整合容量
部210の基板材料とが交互に積層された構成となって
いる。これらの例について表2と同様の誘電率構成のサ
ンプルを製造し、電気的特性及び剥離・変形の有無を調
べたところ、いずれも良好な電気的特性が得られ、剥離
・変形は生じなかった。
【0045】以上のように、本実施例によれば、中心導
体部と整合容量部との間に両者の材料によるシートを交
互に積層したバッファ層を設けることとしたので、実施
例1の効果に加えて、中心導体部と整合容量部における
両基板材料の収縮挙動の差を良好に緩和でき、剥離や変
形の発生が回避され、更には、整合容量部と中心導体部
の接合状態を安定に保持することができるという効果が
得られる。また、バッファ層用の混合材料を必要としな
いので、簡便な手法で形成できるという利点もある。
体部と整合容量部との間に両者の材料によるシートを交
互に積層したバッファ層を設けることとしたので、実施
例1の効果に加えて、中心導体部と整合容量部における
両基板材料の収縮挙動の差を良好に緩和でき、剥離や変
形の発生が回避され、更には、整合容量部と中心導体部
の接合状態を安定に保持することができるという効果が
得られる。また、バッファ層用の混合材料を必要としな
いので、簡便な手法で形成できるという利点もある。
【0046】
【他の実施例】この発明には数多くの実施の形態があ
り、以上の開示に基づいて多様に改変することが可能で
ある。例えば、次のようなものも含まれる。
り、以上の開示に基づいて多様に改変することが可能で
ある。例えば、次のようなものも含まれる。
【0047】(1)前記実施例は、サーキュレータに本
発明を適用したものであるが、アイソレータにも同様に
適用可能である。図5には、アイソレータの場合の積層
基板280が示されている。容量用電極パターン20C
及び導体パターン40Cの外部端子122Cに接続され
る電極パターン300とアースに接続される電極パター
ン302が、積層基板280上に形成されている。同図
(A)の例では、これら電極パターン300,302に
終端用抵抗304が印刷などの手法によって形成されて
いる。同図(B)の例では、電極パターン300,30
2に終端用チップ抵抗306が半田などによって接続さ
れる。これらの終端用の抵抗304,306によって導
体パターン40Cに相当するポートを短絡することで、
アイソレータとしての特性を得ることができる。なお、
積層基板280の積層構造は、前記実施例1〜3のいず
れでもよい。
発明を適用したものであるが、アイソレータにも同様に
適用可能である。図5には、アイソレータの場合の積層
基板280が示されている。容量用電極パターン20C
及び導体パターン40Cの外部端子122Cに接続され
る電極パターン300とアースに接続される電極パター
ン302が、積層基板280上に形成されている。同図
(A)の例では、これら電極パターン300,302に
終端用抵抗304が印刷などの手法によって形成されて
いる。同図(B)の例では、電極パターン300,30
2に終端用チップ抵抗306が半田などによって接続さ
れる。これらの終端用の抵抗304,306によって導
体パターン40Cに相当するポートを短絡することで、
アイソレータとしての特性を得ることができる。なお、
積層基板280の積層構造は、前記実施例1〜3のいず
れでもよい。
【0048】(2)前記実施例では、積層基板120,
220,240の各層の電極パターンを側面に形成した
外部端子によって接続する方法を採ったが、ビアホール
などによって基板内部で各電極パターンを接続する構成
としてもよい。
220,240の各層の電極パターンを側面に形成した
外部端子によって接続する方法を採ったが、ビアホール
などによって基板内部で各電極パターンを接続する構成
としてもよい。
【0049】(3)前記実施例2では、中心導体部と整
合容量部の密着性を考慮して、双方にバッファ用シート
を積層したが、両部の密着性が良好ならばいずれか一方
のみに,すなわち中心導体部と整合容量部との間にバッ
ファ用シートを一層のみ積層する構成としてもよい。更
に、複数のバッファ用シートを設ける場合には、各バッ
ファ用シートが同一の材料である必要はなく、異なる材
料を用いてよい。例えば、中心導体部側は誘電率を低
く、整合容量部側は誘電率を高く設定するという具合で
ある。また、実施例3では、異なる材料のバッファ用シ
ートを交互に積層したが、その積層数は必要に応じて適
宜増減してよい。実施例2,3のバッファ用シートを組
み合わせるようにしてもよい。
合容量部の密着性を考慮して、双方にバッファ用シート
を積層したが、両部の密着性が良好ならばいずれか一方
のみに,すなわち中心導体部と整合容量部との間にバッ
ファ用シートを一層のみ積層する構成としてもよい。更
に、複数のバッファ用シートを設ける場合には、各バッ
ファ用シートが同一の材料である必要はなく、異なる材
料を用いてよい。例えば、中心導体部側は誘電率を低
く、整合容量部側は誘電率を高く設定するという具合で
ある。また、実施例3では、異なる材料のバッファ用シ
ートを交互に積層したが、その積層数は必要に応じて適
宜増減してよい。実施例2,3のバッファ用シートを組
み合わせるようにしてもよい。
【0050】(4)各基板に対する電極パターンの形成
手法として、スクリーン印刷法,スパッタ法,蒸着法な
どいずれの手法を用いてもよく、また積層基板の作製方
法として、シート法,印刷法など、いずれの手法を用い
てもよい。
手法として、スクリーン印刷法,スパッタ法,蒸着法な
どいずれの手法を用いてもよく、また積層基板の作製方
法として、シート法,印刷法など、いずれの手法を用い
てもよい。
【0051】(5)前記実施例では、垂直磁場印加用の
磁石を1つ使用するタイプの非可逆回路素子に本発明を
適用したが、2つ使用するタイプのものにも同様に適用
可能である。その他、電極や導体のパターンなどについ
ても、何ら前記実施例に限定されるものではない。
磁石を1つ使用するタイプの非可逆回路素子に本発明を
適用したが、2つ使用するタイプのものにも同様に適用
可能である。その他、電極や導体のパターンなどについ
ても、何ら前記実施例に限定されるものではない。
【0052】
【発明の効果】以上説明したように、この発明によれば
次のような効果がある。 (1)中心導体部と整合容量部とで特性に応じた基板材
料を使用するとともに、両者を積層した一体化した構成
としたので、半田付けによる信頼性や作業性の低下を招
くことなく、部品の低背化を維持しつつ、整合容量部及
び中心導体部のいずれにおいても良好な特性を得ること
ができ、部品全体としての電気的特性の向上を図ること
ができる。
次のような効果がある。 (1)中心導体部と整合容量部とで特性に応じた基板材
料を使用するとともに、両者を積層した一体化した構成
としたので、半田付けによる信頼性や作業性の低下を招
くことなく、部品の低背化を維持しつつ、整合容量部及
び中心導体部のいずれにおいても良好な特性を得ること
ができ、部品全体としての電気的特性の向上を図ること
ができる。
【0053】(2)中心導体部,整合容量部それぞれに
おいて材料選択の幅が拡がり、更には浮遊容量が抑制さ
れるため、設計の余裕度が向上する。
おいて材料選択の幅が拡がり、更には浮遊容量が抑制さ
れるため、設計の余裕度が向上する。
【0054】(3)中心導体部と接合容量部との間に混
合材料によるバッファ層,もしくは両材料を交互に積層
したバッファ層を設けることとしたので、両者の収縮挙
動の差が緩和されて接合状態を安定に保持することがで
きる。
合材料によるバッファ層,もしくは両材料を交互に積層
したバッファ層を設けることとしたので、両者の収縮挙
動の差が緩和されて接合状態を安定に保持することがで
きる。
【図1】この発明の実施例1の構成を示す分解斜視図で
ある。
ある。
【図2】この発明の実施例2の構成を示す分解斜視図で
ある。
ある。
【図3】この発明の実施例3の構成を示す分解斜視図で
ある。
ある。
【図4】実施例3及び変形例の積層構造を示す主要断面
図である。
図である。
【図5】アイソレータの場合の積層基板を示す斜視図で
ある。
ある。
【図6】背景技術1の非可逆回路素子を示す分解斜視図
である。
である。
【図7】背景技術2の非可逆回路素子を示す分解斜視図
である。
である。
【図8】背景技術3の非可逆回路素子を示す分解斜視図
である。
である。
10A,10B,10C…導体パターン 12…中央導体 14…フェライト 16,44,100,200…中心導体部 18,110,210…整合容量部 20A〜20J,22,300,302…電極パターン 24A〜24E…セラミックグリーンシート 26…開口部 28…直流磁場印加用磁石 30…カバー 32…シールドケース 40A,40B,40C…導体パターン 42A,42B,42C…プリント基板 42D…絶縁用シート 50…整合回路積層部 52,120,220…積層基板 54…凹部 102A〜102C,112A〜112C…基板 102D…絶縁用シート 122A〜122F…外部端子 202,212,230〜236,250,252,2
60〜270…バッファ用シート 204,238,254,272…バッファ層 304,306…終端用抵抗
60〜270…バッファ用シート 204,238,254,272…バッファ層 304,306…終端用抵抗
───────────────────────────────────────────────────── フロントページの続き (72)発明者 川田 幸広 東京都台東区上野6丁目16番20号 太陽誘 電株式会社内 (72)発明者 堀江 克之 東京都台東区上野6丁目16番20号 太陽誘 電株式会社内
Claims (4)
- 【請求項1】 ポートに対応する導体パターンが各々形
成された基板を積層した中心導体部;ポートに対応する
整合容量を得るための電極パターンが形成された基板を
積層した整合容量部;を備え、 中心導体部と整合容量部の基板材料を各部の特性に応じ
て選択するとともに、中心導体部と整合容量部を更に積
層して一体化したことを特徴とする非可逆回路素子。 - 【請求項2】 前記中心導体部と整合容量部の間にバッ
ファ層を設けるとともに、このバッファ層を、前記中心
導体部の基板材料と整合容量部の基板材料の混合材料に
よって形成した少なくとも一つのシートによって構成し
たことを特徴とする請求項1記載の非可逆回路素子。 - 【請求項3】 前記中心導体部と整合容量部の間にバッ
ファ層を設けるとともに、このバッファ層を、前記中心
導体部の基板材料によって形成した第1のシートと、前
記整合容量部の基板材料によって形成した第2のシート
を交互に積層して構成したことを特徴とする請求項1記
載の非可逆回路素子。 - 【請求項4】 前記中心導体部の基板材料の誘電率を、
前記整合容量部の基板材料の誘電率よりも低く設定した
ことを特徴とする請求項1,2又は3記載の非可逆回路
素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18280096A JPH09116308A (ja) | 1995-08-11 | 1996-06-24 | 非可逆回路素子 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7-227395 | 1995-08-11 | ||
JP22739595 | 1995-08-11 | ||
JP18280096A JPH09116308A (ja) | 1995-08-11 | 1996-06-24 | 非可逆回路素子 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH09116308A true JPH09116308A (ja) | 1997-05-02 |
Family
ID=26501464
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18280096A Pending JPH09116308A (ja) | 1995-08-11 | 1996-06-24 | 非可逆回路素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH09116308A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2370161A (en) * | 2000-07-07 | 2002-06-19 | Murata Manufacturing Co | Nonreciprocal circuit device with matching circuit |
US6657511B2 (en) * | 2000-05-17 | 2003-12-02 | Murata Manufacturing Co., Ltd. | Nonreciprocal circuit device and communication apparatus including the same |
-
1996
- 1996-06-24 JP JP18280096A patent/JPH09116308A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6657511B2 (en) * | 2000-05-17 | 2003-12-02 | Murata Manufacturing Co., Ltd. | Nonreciprocal circuit device and communication apparatus including the same |
GB2370161A (en) * | 2000-07-07 | 2002-06-19 | Murata Manufacturing Co | Nonreciprocal circuit device with matching circuit |
US6522216B2 (en) | 2000-07-07 | 2003-02-18 | Murata Manufacturing Co., Ltd. | Nonreciprocal circuit device and communication apparatus |
GB2370161B (en) * | 2000-07-07 | 2003-11-12 | Murata Manufacturing Co | Nonreciprocal circuit device and communication apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6510607B1 (en) | Method for forming a dielectric laminated device | |
JPH0356003B2 (ja) | ||
JP3147615B2 (ja) | 高周波用非可逆回路素子 | |
US6714100B2 (en) | Monolithic electronic device | |
JPH09116308A (ja) | 非可逆回路素子 | |
JPH0955607A (ja) | 非可逆回路素子 | |
JP3213921B2 (ja) | 非可逆回路素子 | |
JP3161196B2 (ja) | 電子部品の実装構造 | |
JP3829806B2 (ja) | 積層基板、積層基板の製造方法、非可逆回路素子および通信装置 | |
US6888432B2 (en) | Laminated substrate, method of producing the same, nonreciprocal circuit element, and communication device | |
JP3161192B2 (ja) | 電子部品の実装構造 | |
JP2001016011A (ja) | ストリップライン共振器 | |
JP2661004B2 (ja) | 誘電体フィルタ | |
JP2666102B2 (ja) | 積層型誘電体フィルタ | |
JP2004350164A (ja) | 非可逆回路素子、非可逆回路素子の製造方法および通信装置 | |
JPH0653717A (ja) | 誘電体共振器及び誘電体フィルタ | |
JPH08102603A (ja) | 非可逆回路素子 | |
JPH05243807A (ja) | 誘電体フィルタ | |
JPH11284413A (ja) | 方向性結合器 | |
JPH04356801A (ja) | 誘電体フィルター | |
JP2002043169A (ja) | 積層セラミックコンデンサ | |
JP2000022480A (ja) | 積層型フィルタ | |
JPH11298108A (ja) | 回路基板およびそれを用いた電子装置 | |
JPH06326504A (ja) | 誘電体フィルタ | |
JPH08321701A (ja) | 誘電体フィルタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020326 |