JPH11284413A - 方向性結合器 - Google Patents

方向性結合器

Info

Publication number
JPH11284413A
JPH11284413A JP8231298A JP8231298A JPH11284413A JP H11284413 A JPH11284413 A JP H11284413A JP 8231298 A JP8231298 A JP 8231298A JP 8231298 A JP8231298 A JP 8231298A JP H11284413 A JPH11284413 A JP H11284413A
Authority
JP
Japan
Prior art keywords
line
sub
directional coupler
main line
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8231298A
Other languages
English (en)
Inventor
Katsuhiko Hayashi
克彦 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP8231298A priority Critical patent/JPH11284413A/ja
Publication of JPH11284413A publication Critical patent/JPH11284413A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Waveguides (AREA)

Abstract

(57)【要約】 【課題】 小型化した場合でも、主ライン及び副ライン
のライン・インピーダンスを低下させないですむ方向性
結合器を提供する。 【解決手段】 基板1は電気絶縁材料でなる。主ライン
2は基板1の一面上に備えられている。絶縁膜41、4
2は、主ライン2と副ライン3との間に備えられてい
る。副ライン3は、絶縁膜41、42を介して、主ライ
ン2と電磁気的に結合する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、方向性結合器に関
する。本発明に係る方向性結合器は、携帯電話や自動車
電話等の無線機器またはその他各種通信機器等の高周波
回路において用いられる。
【0002】
【従来の技術】この種の方向性結合器は、4つ以上のポ
ート(入/出力端子)を持った回路装置であり、2本の
ストリップラインの内、一方のストリップライン(主ラ
イン)の入力端から出力端の方向に信号が伝送されたと
き、他方のストリップライン(副ライン)の第1の出力
端にのみ、主ラインとの間の結合度によって定まる電力
が発生し、副ラインの第2の出力端には電力が発生しな
い。
【0003】主ラインの入力端より入力され、出力端の
方向に向かって伝送された信号の一部が、方向性結合器
の後段に接続された回路の入力部等で反射され、反射信
号が、主ラインの出力端から、再び入り込んだ場合、副
ラインの第2の出力端には反射信号によって結合した電
力が発生する。
【0004】従って、副ラインの第1の出力端からは、
主ラインの入力端から入力された信号によって結合した
電力のみが出力されることになる。
【0005】方向性結合器としては、2本のラインの長
さを、対象とする周波数帯に対して約1/4波長程度の
長さに設定したものや、2本のラインをコイル形状と
し、コイル結合を利用したもの等が知られている。上記
2本のラインについては、実際の回路において、方向性
結合器の入出力端のインピーダンスを、50Ω程度に設
定するためのライン・インピーダンスを設計する必要が
ある。ライン・インピーダンスは、各ラインの巾と厚
み、ラインとGND電極との距離、及び、ラインとGN
D電極間に存在する誘電体の誘電率等により定まる。
【0006】先行技術として、例えば、特開平7−13
1211号公報には、主ライン及び副ラインの積層部分
を、2つのGND電極により、上下からサンドイッチす
る構造が開示されている。
【0007】
【発明が解決しようとする課題】しかし、主ライン及び
副ラインの積層部分を、2つのGND電極により、上下
からサンドイッチする構造では、主ライン及び副ライン
のライン・インピーダンスが低下しやすい。即ち、ライ
ン・インピーダンスは、ライン巾、ライン厚み、及びラ
インとGND電極と間に介在する誘電体の誘電率に加え
て、ラインとGND電極との距離より決まるから、2つ
のGND電極により、主ライン及び副ラインの積層部分
を、上下からサンドイッチする構造では、主ライン及び
副ラインと、GND電極との距離を大きして、ライン・
インピーダンスの低下を押さえなければならない。この
ため、方向性結合器としての全体厚みが厚くなりやすか
った。
【0008】また、従来の方向性結合器は、厚みが厚く
なりやすいため、電極パターン形成領域の平面積を小さ
くして小型化していくと、平面積に対する厚みの比が大
きくなり、実装時の安定性(俗に言う座り)が悪くな
る。このため、量産時、或いはマザーボード等へのマウ
ント時に工程上の処理がしづらくなる。
【0009】本発明の課題は、小型化した場合でも、主
ライン及び副ラインのライン・インピーダンスを低下さ
せないですむ方向性結合器を提供することである。
【0010】本発明のもう一つの課題は、主ライン及び
副ラインの間の結合度を、適切な値に、容易に調整し得
る方向性結合器を提供することである。
【0011】本発明の更にもう一つの課題は、量産また
はマザーボード等へのマウント処理の容易な方向性結合
器を提供することである。
【0012】
【課題を解決するための手段】上述した課題を解決する
ため、本発明に係る方向性結合器は、基板と、主ライン
と、副ラインと、絶縁膜とを含む。前記基板は、電気絶
縁材料でなる。前記主ラインは、前記基板の一面上に備
えられている。
【0013】前記絶縁膜は、少なくとも、前記主ライン
と前記副ラインとの間に備えられている。前記副ライン
は、前記絶縁膜を介して、前記主ラインと電磁気的に結
合する。
【0014】本発明に係る方向性結合器において、少な
くとも、主ラインと副ラインとの間に、絶縁膜が備えら
れており、副ラインは、絶縁膜を介して、主ラインと電
磁気的に結合する。従って、主ラインと副ラインとの間
に、絶縁膜を介して、電磁気的結合を生じさせ、主ライ
ンを通って伝送される信号を副ライン側に結合させるこ
とが可能となる。
【0015】また、副ラインは、絶縁膜を介して、主ラ
インと電磁気的に結合するから、GND電極を設ける場
合、GND電極を、主ラインまたは副ラインの何れか一
方側にのみに配置する。これにより、GND電極で主ラ
イン及び副ラインをサンドイッチする従来構造に比べ、
小型化した場合でも、主ライン及び副ラインのライン・
インピーダンスを低下させないですむ。
【0016】しかも、副ラインを、絶縁膜を介して、主
ラインに対して電磁気的に結合させる構造であるから、
絶縁膜の厚みや誘電率等を選定することにより、主ライ
ン及び副ラインの間の結合度を、適切な値に調整するこ
とができる。
【0017】更に、GND電極は、主ラインまたは副ラ
インの何れか一方側にのみに配置されることになるか
ら、全体の厚みを薄くすることができる。このため、電
極パターン形成領域の平面積を小さくして小型化した場
合でも、方向性結合器としての平面積に対する厚みの比
を、俗に言う座りのよい値に設定し、量産またはマザー
ボード等へのマウント処理の容易な方向性結合器を得る
ことができる。
【0018】好ましい態様として、基板はその内部にG
ND電極が備えられる。この構成によれば、GND電極
と主ライン及び副ラインとの距離を十分確保することが
できるようになり、主ライン及び副ラインのライン・イ
ンピーダンスを低下させないですむ。
【0019】また、主ライン及び副ラインは、うず巻き
状パターンを有する。渦巻き状であると、主ライン及び
副ラインの間の結合度を、渦巻きパターンの長さ、形状
及び重なり具合を調整することにより、制御することが
可能である。
【0020】更に別の好ましい態様では、主ラインのラ
イン長を、副ラインのライン長より短くする。この構成
によれば、副ラインの両出力端間におけるダイレクティ
ビティを向上させることができる。また、主ラインのラ
イン長が短くなることから、挿入損失が低下する。
【0021】本発明の他の目的、構成及び利点について
は、添付図面を参照し、更に詳しく説明する。添付図面
は、単に、実施例を示すものに過ぎない。
【0022】
【発明の実施の形態】図1は本発明に係る方向性結合器
の分解斜視図、図2は図1に示した方向性結合器の外観
斜視図、図3は図2の3ー3線に沿った断面図、図4は
図2の4ー4線に沿った断面図である。図3及び図4で
は、内部構造理解のために、切断位置を、3ー3線及び
4ー4線において正確に切断されたものとは若干異なら
せてある。
【0023】図1〜4を参照すると、本発明に係る方向
性結合器は、基板1と、主ライン2と、副ライン3と、
絶縁膜4とを含む。基板1は、電気絶縁材料でなる。主
ライン2は、基板1の一面上に備えられている。
【0024】絶縁膜4は、少なくとも、主ライン2と副
ライン3との間に備えられている。副ライン3は、絶縁
膜4を介して、主ライン2と電磁気的に結合する。実施
例において、絶縁膜4は、第1の絶縁膜41及び第2の
絶縁膜42を含んでいる。第1の絶縁膜41は、主ライ
ン2を覆い、主ライン2の一端に接続する第1の接続導
体膜512及び副ライン3の一端に接続する第2の接続
導体膜622を支持している。第2の絶縁膜42は、第
1の絶縁膜41の上に積層され、副ライン3を支持して
いる。
【0025】第1の絶縁膜41及び第2の絶縁膜42
は、基板1の相対する両辺にスペースが残るように付与
され、残ったスペースの一方に外部接続用の対の導体膜
511、521が備えられている。導体膜511は主ラ
イン2の一部を構成する。導体膜511、521の間に
は接地電極となる導体膜711が備えられている。端子
電極521の表面には、端子電極522が積層されてお
り、端子電極521と端子電極522は電気的に接続さ
れて端子電極52が構成されている。
【0026】スペースの他方には導体膜611、621
が備えられている。導体膜611、621の間には接地
電極として用いられる導体膜721が備えられている。
【0027】第1の接続導体膜512は、一端が第1の
絶縁膜41を貫通するスルーホール81によって、主ラ
イン2の一端21に接続される。第1の接続導体膜51
2の他端は、導体膜511に重なり、導体膜511と共
に、端子電極51を構成する。
【0028】第2の接続導体膜622は、一端が第2の
絶縁膜42を貫通するスルーホール82によって、副ラ
イン3の一端に接続され、他端が端子電極621に重な
る。端子電極621と、その上に重なる第2の接続導体
膜622とにより、端子電極62が構成される。導体膜
611には副ライン3の他端を構成する導体膜612が
積層され、導体膜611と導体膜612とにより端子電
極61が構成される。
【0029】更に、実施例では、絶縁膜でなる保護層4
3を含んでおり、保護膜43は、第2の絶縁膜42の上
に積層され、副ライン3を覆っている。更に、接地電極
として用いられる導体膜711、721の上には、副ラ
イン3と同時に形成された導体膜712、722が積層
されている。導体膜711と導体膜712との積層によ
り、端子電極71が構成され、導体膜721と導体膜7
22との積層により、端子電極72が構成される。
【0030】上述したように、本発明に係る方向性結合
器において、少なくとも、主ライン2と副ライン3との
間に、第1の絶縁膜41及び第2の絶縁膜42が備えら
れており、副ライン3は、第1の絶縁膜41及び第2の
絶縁膜42を介して、主ライン2と電磁気的に結合す
る。従って、主ライン2を通って伝送される信号を副ラ
イン3側に結合させることが可能となる。
【0031】実施例において、基板1はその内部にGN
D電極9が備えられる。この構成によれば、GND電極
9は、主ライン2または副ライン3の何れか一方側にの
みに配置されることになる。これにより、GND電極9
と主ライン2及び副ライン3との距離を十分確保するこ
とができるようになり、小型化した場合でも、主ライン
2及び副ライン3のライン・インピーダンスを低下させ
ないですむ。
【0032】また、副ライン3を、第1の絶縁膜41及
び第2の絶縁膜42を介して、主ライン2に対して電磁
気的に結合させる構造であるから、第1の絶縁膜41及
び第2の絶縁膜42の厚みや誘電率等を選定することに
より、主ライン2及び副ライン3の間の結合度を、適切
な値に調整することができる。
【0033】またGND電極9は、主ライン2または副
ライン3の何れか一方側にのみに配置されることになる
から、全体の厚みを薄くすることができる。このため、
電極パターン形成領域の平面積を小さくして小型化した
場合でも、方向性結合器としての平面積に対する厚みの
比を、俗に言う座りのよい値に設定し、量産またはマザ
ーボード等へのマウント処理の容易な方向性結合器を得
ることができる。
【0034】実施例において、主ライン2及び副ライン
3は、うず巻き状パターンを有する。渦巻き状である
と、主ライン2及び副ライン3の間の結合度を、渦巻き
パターンの長さ、形状及び重なり具合を調整することに
より、制御することが可能である。
【0035】主ライン2は、主たる信号通過ラインとし
て用い、副ライン3は、主ライン2に対して電磁気的に
結合するラインとして用いる。この場合、主ライン2の
ライン長を、副ライン3のライン長よりは短くする。こ
の構成によれば、副ライン3の両出力端間におけるダイ
レクティビティを向上させることができる。また、主ラ
イン2のライン長が短くなることから、挿入損失が低下
する。
【0036】上記ライン長の関係から主ライン2よりも
副ライン3の方がその入出力端におけるインピーダンス
が高くなるように思われるが、渦巻きパターンにより形
成される副ライン3のの電極面積が、主ライン2の渦巻
きパターンのそれよりも増大することにより、基板1内
のGND電極9に対する接地容量が増加し、副ライン3
の入出力端のインピーダンスが低下することの方が実際
は影響が大きい。
【0037】実施例では、ライン長の短い主ライン2を
下側とし、副ライン3を上側に配置する構造としてある
から、副ライン3の渦巻きパターン部分が、基板1内の
GND電極9に対して距離が大きくなる構造となってお
り、副ライン3の渦巻きパターンにより形成されるパタ
ーンの電極面積が、主ライン2の渦巻きパターンのそれ
よりも増大しても、副ライン3の渦巻きパターンによる
基板1内のGND電極9に対する接地容量の増加を抑え
ることができる。
【0038】本発明に係る方向性結合器を構成する材料
については特に限定するものではないが、基板1はセラ
ミック材料で構成することができる。セラミックとガラ
スとの混合でなるセラミック材料が特に適している。
【0039】セラミック材料でなる基板1によれば、熱
膨張等による電気特性への影響を小さくできること、及
び、多層配線構造を取りやすいという利点が得られる。
また、主ライン2や導体膜511、521、611、6
21、711、721等を、厚膜法で形成することが可
能となる。厚膜法は、スクリーンを用いて導体ペースト
を印刷し、その後焼成により導体パターンとする方法で
あり、例えば湿式メッキや蒸着、スパッタに比べ、厚い
導体を容易に形成できる。そのため、高周波帯において
低損失の導体パターンを形成できる長所がある。また、
導体パターンは、導体ペースト中に含有されるガラスフ
リットにより、基板1に強固に付着させることが可能で
ある。
【0040】基板1上に主ライン2、導体膜511、5
21、611、621、711、721を形成するのに
適した別の手段は、フォトリソグラフィ技術である。フ
ォトリソグラフィ技術の適用に当たっては、基板1の表
面全面に導体ペーストを塗布し、焼成して導体膜を形成
する。
【0041】次に、導体膜の上に、フォトレジスト塗料
を塗布し、塗布されたフォトレジストをフォトマスクを
用いて露光し、現像し、更にエッチングして、目的の導
体パターンを形成する。
【0042】基板1の表面全面に導体ペーストを塗布
し、焼成して導体膜を形成する工程によれば、導体膜を
厚膜法で形成されできるため、基板1に対して十分な付
着強度を持つ導体膜を形成することが可能となる。これ
により、本発明の方向性結合器をマザーボードに搭載し
た際、マザーボードに対して十分な固着強度を持たせる
ことが可能となる。また、フォトリソグラフィ技術の適
用により、高精度の導体パターンを形成することができ
る。
【0043】第1の絶縁膜41及び第2の絶縁膜42と
しては、フォトリソグラフィ技術を適用しやすいポリイ
ミド樹脂、エポキシ樹脂等が適している。第2の絶縁膜
42の表面に、副ライン3等の導体膜を形成する手段と
しては、湿式メッキ、蒸着またはスパッタ等の方法で導
体膜を形成した後、フォトリソグラフィ技術を適用し
て、目的の導体パターンを形成する方法が適している。
【0044】図5は本発明に係る方向性結合器100を
マザーボード200上に搭載した際の断面図を示してい
る。方向性結合器100は、保護膜43を下側にして、
マザーボード200の上に搭載されている。接地用の導
体膜711、712が、マザーボード200の表面に形
成された導体パターン210、220に半田310、3
20によって接続されている。図示はされていないが、
導体膜511、521及び導体膜611、621もマザ
ーボード200に形成された他の導体パターンに半田付
けされる。
【0045】このような接続を行わせる場合、端子電極
51、52、61、62、71、72を構成する導体膜
512、522、612、622、712、722の表
面に半田バンプ(突起物)を形成しておくことが好まし
い。この半田バンプを、図5の半田310、320とし
て利用することにより、方向性結合器100をマザーボ
ード200に半田付けすることができる。
【0046】半田バンプは、クリーム半田を導体膜51
2、522、612、622、712、722の表面に
塗布し、熱処理することにより得られる。また、溶融し
た半田が付着しないシートに半田粒を仮付着させてお
き、この半田粒に導体膜512、522、612、62
2、712、722が対応するように張り合わせて熱処
理し、次に、前記シートをはがすことによっても得るこ
とができる。また、導体膜512、522、612、6
22、712、722に、半田を蒸着により付着させ、
更に熱処理して得ることも可能である。
【0047】図6は本発明に係る方向性結合器の電気回
路図を示している。主ライン2の入力端となる端子電極
51に信号を入力し、出力端となる端子電極52から信
号を出力させたとき、副ライン3の端子電極61に、主
ライン2との間の結合度による電力が発生し、端子電極
62には電力が発生しないという特性を示す。
【0048】このことにより、方向性結合器100の端
子電極51より入力され、端子電極52を出て行った信
号の一部が、後段の回路(例えばアンテナ)で反射され
て、その反射された信号が方向性結合器100の出力端
52から再び入り込んだ場合、副ライン3の出力端62
には、反射された信号によって結合した電力が発生する
が、端子電極61には電力は発生しないことになる。従
って、端子電極61に現れる電力は、方向性結合器10
0の入力端となる端子電極51からのみ入力された信号
によって結合した電力のみを出力することになる。ゆえ
に、方向性結合器100は通過する信号の1方向性電力
のみを検出することが可能となる。
【0049】前述の方向性結合器を実際の回路内で使用
する場合は、主ライン2及び副ライン3のライン・イン
ピーダンスは、各入出力端が50Ωになるように設定さ
れ、副ラインの一方の端子には50Ωの抵抗が他端を接
地する形で付加される。
【0050】上記実施例では方向性結合器を一個の部品
として形成する例を示したが、他の回路機能、例えばア
ンプやフィルタ等と同一のモジュール内で形成すること
も可能である。また、上記実施例では、外部接続端子電
極に半田バンプを形成しているが、単に半田付け性を良
好にするための半田プリコートのみの処理であってもよ
い。
【0051】
【発明の効果】以上説明したように、本発明によれば、
次のような効果を得ることができる。 (a)小型化した場合でも、主ライン及び副ラインのラ
イン・インピーダンスを低下させないですむ方向性結合
器を提供することができる。 (b)主ライン及び副ラインの間の結合度を、適切な値
に、容易に調整し得る方向性結合器を提供することがで
きる。 (c)量産またはマザーボード等へのマウント処理の容
易な方向性結合器を提供することができる。
【図面の簡単な説明】
【図1】本発明に係る方向性結合器の分解斜視図であ
る。
【図2】図1に示した方向性結合器の外観斜視図であ
る。
【図3】図2の3ー3線に沿った断面図である。
【図4】図2の4ー4線に沿った断面図である。
【図5】本発明に係る方向性結合器をマザーボード上に
搭載した際の断面図を示している。
【図6】本発明に係る方向性結合器の電気回路図を示し
ている。
【符号の説明】
1 基板 2 主ライン 3 副ライン 4 絶縁膜 41 第1の絶縁膜 42 第2の絶縁膜 43 保護膜 51、52 端子電極 61、62 端子電極 100 方向性結合器 200 マザーボード

Claims (11)

    【特許請求の範囲】
  1. 【請求項1】 基板と、主ラインと、副ラインと、絶縁
    膜とを含む方向性結合器であって、 前記基板は、電気絶縁材料でなり、 前記主ラインは、前記基板の一面上に備えられており、 前記絶縁膜は、少なくとも、前記主ラインと前記副ライ
    ンとの間に備えられており、 前記副ラインは、前記絶縁膜を介して、前記主ラインと
    電磁気的に結合する方向性結合器。
  2. 【請求項2】 請求項1に記載された方向性結合器であ
    って、 前記基板は、その内部に接地用電極が備えられている方
    向性結合器。
  3. 【請求項3】 請求項1または2の何れかに記載された
    方向性結合器であって、 前記主ライン及び前記副ラインは、うず巻き状パターン
    を有する方向性結合器。
  4. 【請求項4】 請求項1、2または3の何れかに記載さ
    れた方向性結合器であって、 前記主ラインは、ライン長が、前記副ラインのライン長
    よりは短い方向性結合器。
  5. 【請求項5】 請求項1、2、3または4の何れかに記
    載された方向性結合器であって、 前記主ラインは、両端が外部接続用である第1の端子電
    極の対に導かれており、 前記副ラインは、両端が外部接続用である第2の端子電
    極の対に導かれている方向性結合器。
  6. 【請求項6】 請求項1、2、3、4または5の何れか
    に記載された方向性結合器であって、 前記基板は、セラミック材料によって構成されており、 前記主ラインは、焼結導体膜でなる方向性結合器。
  7. 【請求項7】 請求項5または6の何れかに記載された
    方向性結合器であって、 前記第1の端子電極の対及び前記第2の端子電極の対
    は、前記基板の前記一面上において、その周辺部に設け
    られ、表面が露出している方向性結合器。
  8. 【請求項8】 請求項7に記載された方向性結合器であ
    って、 前記第1の端子電極対及び前記第2の端子電極対は、そ
    の表面に、半田プリコート層または半田バンプを有する
    方向性結合器。
  9. 【請求項9】 請求項5乃至8の何れかに記載された方
    向性結合器であって、 前記絶縁膜は、第1の絶縁膜及び第2の絶縁膜を含んで
    おり、 前記第1の絶縁膜は、前記主ラインを覆い、前記主ライ
    ンの一端に接続する第1の接続導体膜及び前記副ライン
    の一端に接続する第2の接続導体膜を支持しており、 前記第2の絶縁膜は、前記第1の絶縁膜の上に積層さ
    れ、前記副ラインを支持しており、 前記第1の接続導体膜は、前記第1の絶縁膜を貫通する
    スルーホールによって、前記主ラインの前記一端に接続
    され、他端が前記第1の端子電極の対の一つに接続され
    ており、 前記第2の接続導体膜は、前記第2の絶縁膜を貫通する
    スルーホールによって、前記副ラインの前記一端に接続
    され、他端が第2の端子電極対の一つに接続されている
    方向性結合器。
  10. 【請求項10】 請求項1乃至9の何れかに記載された
    方向性結合器であって、 更に、保護膜を含んでおり、前記保護膜は、前記第2の
    絶縁膜の上に積層され、前記副ラインを覆っている方向
    性結合器。
  11. 【請求項11】 請求項1乃至10の何れかに記載され
    た方向性結合器であって、 前記主ライン及び前記副ラインは、フォトリソグラフィ
    技術を用いて形成されている方向性結合器。
JP8231298A 1998-03-27 1998-03-27 方向性結合器 Pending JPH11284413A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8231298A JPH11284413A (ja) 1998-03-27 1998-03-27 方向性結合器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8231298A JPH11284413A (ja) 1998-03-27 1998-03-27 方向性結合器

Publications (1)

Publication Number Publication Date
JPH11284413A true JPH11284413A (ja) 1999-10-15

Family

ID=13771056

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8231298A Pending JPH11284413A (ja) 1998-03-27 1998-03-27 方向性結合器

Country Status (1)

Country Link
JP (1) JPH11284413A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005112186A1 (ja) * 2004-05-18 2005-11-24 Murata Manufacturing Co., Ltd. 方向性結合器
US8249544B2 (en) 2006-09-20 2012-08-21 Renesas Electronics Corporation Directional coupler and RF circuit module

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005112186A1 (ja) * 2004-05-18 2005-11-24 Murata Manufacturing Co., Ltd. 方向性結合器
US7567147B2 (en) 2004-05-18 2009-07-28 Murata Manufacturing Co., Ltd. Directional coupler
US8249544B2 (en) 2006-09-20 2012-08-21 Renesas Electronics Corporation Directional coupler and RF circuit module

Similar Documents

Publication Publication Date Title
US6628189B2 (en) Laminated balun transformer
JPH07321550A (ja) アンテナ装置
JPH0446405A (ja) ディレイライン及びその製造方法
EP3596778A1 (en) Patch antenna feed
JP2001060809A (ja) 回路素子およびプリント配線板
JPH0955607A (ja) 非可逆回路素子
JPH11284413A (ja) 方向性結合器
JPH03125504A (ja) ディレイライン
JPH088499A (ja) 分布定数回路のプリント回路基板構造
JPH0998005A (ja) 配線基板
JP2004350143A (ja) バラントランス
JP3161196B2 (ja) 電子部品の実装構造
JP3381392B2 (ja) フィルタ
JP2001044704A (ja) 分布定数回路素子とその製造方法およびプリント配線板
JP2000277657A (ja) 多層配線基板
JPH11340709A (ja) 回路基板およびそれを用いた電子装置
JP2002110422A (ja) チップ型コイル部品
JPH06350306A (ja) 誘電体デュプレクサの整合回路
JP2000049508A (ja) 非可逆回路素子、非可逆回路装置及びその製造方法
JP2780166B2 (ja) ストリップラインフィルタの帯域幅調整方法
JP3600729B2 (ja) 高周波回路用パッケージ
JPH06125202A (ja) 誘電体フィルタとその通過帯域幅調整方法
JP2557081Y2 (ja) マイクロ・ストリップラインフィルタ
JPH10200223A (ja) 印刷配線基板装置
JP2001185918A (ja) 高周波用配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060208

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060607