JP2000277657A - 多層配線基板 - Google Patents

多層配線基板

Info

Publication number
JP2000277657A
JP2000277657A JP8225499A JP8225499A JP2000277657A JP 2000277657 A JP2000277657 A JP 2000277657A JP 8225499 A JP8225499 A JP 8225499A JP 8225499 A JP8225499 A JP 8225499A JP 2000277657 A JP2000277657 A JP 2000277657A
Authority
JP
Japan
Prior art keywords
wiring
signal
parallel
group
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8225499A
Other languages
English (en)
Other versions
JP3935638B2 (ja
Inventor
Masaru Nomoto
勝 野本
Shigeto Takeda
茂人 武田
Masanao Kabumoto
正尚 株元
Yoshihiro Nabe
義博 鍋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP8225499A priority Critical patent/JP3935638B2/ja
Priority to US09/511,517 priority patent/US6483714B1/en
Publication of JP2000277657A publication Critical patent/JP2000277657A/ja
Application granted granted Critical
Publication of JP3935638B2 publication Critical patent/JP3935638B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

(57)【要約】 【課題】 平行配線群を有する多層配線基板では、広面
積の接地導体層によっては、信号配線のインピーダンス
を変化させずにEMIノイズの対策を施すことが困難で
あった。 【解決手段】 信号配線S1を含む第1の平行配線群L
1を有する第1の絶縁層I1上に、第1の平行配線群L
1と直交する、信号配線S2を含む第2の平行配線群L
2を有する第2の絶縁層I2を積層し、第1および第2
の平行配線群L1・L2を貫通導体群T1で電気的に接
続して成る積層配線体を具備するとともに、積層配線体
の上および/または下に、信号配線S2に対向する500
μm以下の幅の開口Aを有する接地導体層GLが配置さ
れている多層配線基板である。信号配線のインピーダン
スのミスマッチングを引き起こすことなくEMIノイズ
の対策が可能である。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は電子回路基板等に使
用される多層配線基板に関し、より詳細には高速で作動
する半導体素子を搭載する多層配線基板における配線構
造に関するものである。
【0002】
【従来の技術】従来、半導体集積回路素子等の半導体素
子が搭載され、電子回路基板等に使用される多層配線基
板においては、内部配線用の配線導体の形成にあたっ
て、アルミナ等のセラミックスから成る絶縁層とタング
ステン(W)等の高融点金属から成る配線導体とを交互
に積層して多層配線基板を形成していた。
【0003】従来の多層配線基板においては、内部配線
用配線導体のうち信号配線は通常はストリップ線路構造
とされており、信号配線として形成された配線導体の上
下に絶縁層を介していわゆるベタパターン形状の広面積
の接地(グランド)層または電源層が形成されていた。
【0004】また、多層配線基板が取り扱う電気信号の
高速化に伴い、絶縁層を比誘電率が10程度であるアルミ
ナセラミックスに代えて比誘電率が3.5 〜5と比較的小
さいポリイミド樹脂やエポキシ樹脂を用いて形成し、こ
の絶縁層上に蒸着法やスパッタリング法等の気相成長法
による薄膜形成技術を用いて銅(Cu)からなる内部配
線用導体層を形成し、フォトリソグラフィ法により微細
なパターンの配線導体を形成して、この絶縁層と配線導
体とを多層化することにより高密度・高機能でかつ半導
体素子の高速作動が可能となる多層配線基板を得ること
も行なわれていた。
【0005】一方、多層配線基板の内部配線の配線構造
として、配線のインピーダンスの低減や信号配線間のク
ロストークの低減等を図り、しかも高密度配線を実現す
るために、各絶縁層の上面に平行配線群を形成し、これ
を多層化して各層の配線群のうち所定の配線同士をビア
導体やスルーホール導体等の貫通導体を介して電気的に
接続する構造が提案されている。
【0006】例えば、特開昭63−129655号公報には、第
1の方向に延びる複数の第1の信号線およびそれと交互
に配置された第1の電力線を含む第1の導電層と、第1
の方向と交差する第2の方向に延びる第2の信号線およ
びそれと交互に配置された第2の電力線とを含む第2の
導体層とが、絶縁層と交互に積層され、対応する電圧を
受け取る第1および第2の電力線が相互接続されている
多層配線構造体が開示されている。これによれば、実装
される半導体チップのチップ面積を有効に利用して集積
密度を高め、消費電力を減らし、動作速度を高めること
が可能になるというものである。
【0007】また、特開平1−96953 号公報には、各組
が少なくとも第1および第2の配線面を含み、各配線面
が主配線方向に向いた導電性配線および直交線の交点に
配置された複数の接続部位を有し、第1の配線面の主配
線方向が第2の配線面の主配線方向に対して鋭角をなす
複数組の配線面を備えた配線構造体が開示されている。
これによれば、標準化された1組または数組の配線面を
用いて、配線の長さを短縮し、最適化または最小にする
ことができるというものである。
【0008】また、特開平5−343601号公報には、2層
以下の平行導体パターンからなるコンダクター(配線導
体)層を導体パターン同士を直交させて積層し、コンダ
クター層のうち一部のコンダクターを信号用とし、残り
を電源用として用い、電源用コンダクターにより信号用
コンダクター相互間をシールドするように、コンダクタ
ー層の各コンダクター同士を接続した集積回路の接続シ
ステムが開示されている。これによれば、信号パターン
を一対の電源パターンで挟むように導体コンダクターの
格子を形成したため、信号パターン間の間隔を小さくす
ることができるとともに信号パターンを並列して長く形
成することができ、キャリア表面が有効に利用され、ま
た、クロストークが減少しS/N比が良好になるという
ものである。
【0009】さらに、特開平7−94666 号公報には、少
なくとも第1および第2の相互接続層から成り、相互接
続層のそれぞれは複数の平行導電性領域から成り、第2
相互接続層の導電性領域は第1相互接続層の導電性領域
に対して直交して配置されており、第1および第2の相
互接続層の導電性領域は、少なくとも2つの導電性平面
が本質的に各相互接続層と相互に組み合わされ、各導電
性平面が両方の相互接続層上に表れるように、またさら
に、選択された導電性領域は少なくとも1つの信号回路
を形成するように2つの導電性平面から電気的に隔離が
可能なように、電気的に相互に接続されている電気的相
互接続媒体が開示されている。これによれば、平行電力
および接地平面の特質である低インダクタンス電力配
分、および光学的リソグラフィ製造技術の特質である信
号相互接続配線の高配線密度の利点を失うことなしに、
相互配線数を低減した相互配線媒体となるというもので
ある。
【0010】さらにまた、特開平9−18156 号公報に
は、第1の信号配線部と第1の電源配線部と複数の第1
のグランド配線部とを有する第1層と、第2の信号配線
部と第2の電源配線部と第1層における複数の第1のグ
ランド配線部のそれぞれに接続される複数の第2のグラ
ンド配線部とを有し第1層に積層する第2層とから構成
され、第1層における第1の信号配線部と第2層におけ
る第2の信号配線部とがねじれの位置にある、すなわち
直交する位置にある多層プリント配線板が開示されてい
る。これによれば、配線層総数の削減が可能になり、さ
らに、グランド配線部の配線幅を狭くしても合成コンダ
クタンス値および合成抵抗値を低くコントロールできる
ことからIC等の素子の高密度の配置が可能になり、伝
送信号に対する雑音を低く抑えることができるというも
のである。また、グランド配線部および電源配線部のシ
ールド効果により、信号配線部の特性インピーダンスに
よるノイズを抑えることができ、第1の信号配線部と第
2の信号配線部とがねじれの位置にあることから、2本
の信号配線部間の電磁結合および静電結合によって発生
するクロストークノイズの影響をコントロールすること
が可能となるというものである。
【0011】以上のような平行配線群を有する多層配線
基板においては、この多層配線基板に搭載される半導体
素子等の電子部品とこの多層配線基板が実装される実装
ボードとを電気的に接続するために、多層配線基板内で
各平行配線群のうちから適当な配線を選択し、異なる配
線層間における配線同士の接続はビア導体等の貫通導体
を介して行なわれる。
【0012】
【発明が解決しようとする課題】以上のような直交させ
た平行配線群を有する多層配線基板についても、搭載さ
れる半導体素子等の電子部品の高周波化に伴い、EMI
(電磁的干渉)ノイズが問題とされるようになってい
る。このEMIノイズとは、各種電子機器から不要な電
磁波が放射されることにより、この電磁波が電子機器内
もしくは周辺の他の電子機器の電子回路に対して侵入し
て電磁的な干渉を生じ、これが電子回路にノイズとして
影響を与えるものであり、電子機器が誤動作を引き起こ
す原因となるものである。
【0013】このEMIノイズの対策としては、通常は
次のような3つのレベルでの対策が考えられる。第1に
電子機器等のシステムレベルでは、電子機器を構成する
筐体の内側等に電波吸収剤をコーティングする等の方法
により、電磁波を遮断するといった対策がある。第2に
電子回路が構成されるボードレベルでは、電子回路中に
EMIフィルタやコンデンサ等のEMI対策部品を使用
するといった対策がある。第3に半導体素子等の電子部
品を搭載もしくは収容する多層配線基板やパッケージ等
のパッケージレベルでは、内部の配線層をベタパターン
といわれる広面積の接地導体層で覆ってEMIノイズを
シールドするといった対策がある。
【0014】特に、近年はMPU(Microprocessing Un
it)に代表される半導体集積回路の高周波化が進み、数
GHzで動作する半導体素子が実現されつつある。その
一方で、半導体素子の高周波化や高密度化に伴い、EM
Iノイズの増加が懸念されている。これは、MPU等の
デジタルデバイスでは数GHzの立ち上がりを持つ信号
にその基本周波数の数倍から十数倍の高調波成分が含ま
れているからであり、EMIノイズの主な要因の一つは
この高調波成分が電磁波として放射される現象によるか
らである。
【0015】このような高調波成分の放射を防ぐ対策と
しては、ベタパターン状の広面積の接地導体層で配線層
の上下を完全に覆ってシールドすることが考えられる。
【0016】しかしながら、上記のような直交させて積
層した平行配線群から成る従来の多層配線基板において
は、配線層の配線方向は互いに直交するいわゆるX方向
とY方向とで構成されることから、広面積の接地導体層
が存在しないため、パッケージレベルでのEMI対策が
施されていないという問題点があった。そのため、周辺
の電子機器からの不要な電磁波ノイズが侵入して半導体
素子等の誤動作を引き起こしたり、あるいは配線から不
要な電磁波ノイズを放射して周辺の電子機器等に悪影響
を与えてしまうことがあるという問題点があった。
【0017】また、EMIノイズの対策として平行配線
群の上下に広面積の接地導体層を配置した場合には、絶
縁層を介してこの接地導体層と対向する信号配線が接地
導体層との間に容量成分を持つため、信号配線間でのイ
ンピーダンスマッチング(例えば50Ω)を考慮して配設
された信号配線のインピーダンスが所期の値よりも小さ
な値となってしまい、接地導体層と対向する信号配線と
他の配線層の信号配線との間でインピーダンスのミスマ
ッチングが生じてノイズ発生や高周波信号の伝送損失の
発生・搭載される半導体素子等の電子部品の誤動作の発
生などの原因となるという問題点があった。
【0018】本発明は上記問題点に鑑み案出されたもの
であり、その目的は、交互に積層された平行配線群で配
線間のクロストークノイズを低減させることができると
ともに、電気特性を劣化させることなくEMIノイズに
対する対策を施した、高速で作動する半導体素子等の電
子部品を搭載する電子回路基板やパッケージ等に好適な
多層配線基板を提供することにある。
【0019】
【課題を解決するための手段】本発明の多層配線基板
は、信号配線を含む第1の平行配線群を有する第1の絶
縁層上に、前記第1の平行配線群と直交する、信号配線
を含む第2の平行配線群を有する第2の絶縁層を積層
し、前記第1および第2の平行配線群を貫通導体群で電
気的に接続して成る積層配線体を具備するとともに、こ
の積層配線体の上および/または下に、前記信号配線に
対向する500 μm以下の幅の開口を有する接地導体層が
配置されていることを特徴とするものである。
【0020】また、本発明の多層配線基板は、上記構成
において、前記開口が対向する前記信号配線に対して50
%以上の開口面積を有することを特徴とするものであ
る。
【0021】さらに、本発明の多層配線基板は、上記各
構成において、前記第1および第2の平行配線群は、そ
れぞれ複数の信号配線と、各信号配線に隣接する電源配
線または接地配線とを有することを特徴とするものであ
る。
【0022】本発明の多層回路基板によれば、信号配線
を含む平行配線群を互いに直交配置して貫通導体群で接
続して成る積層配線体の上および/または下に、信号配
線に対向する開口を有する広面積の接地導体層を配置し
たことから、信号配線が接地導体層との間に余分な容量
成分を持つことがないため、信号配線のインピーダンス
のミスマッチングが発生することがない。また、接地導
体層の開口はその幅が500 μm以下であることから、こ
の開口を通してEMIノイズが侵入あるいは放射するこ
とがなく、EMIノイズに対して十分なシールド効果を
有する接地導体層して機能させることができる。
【0023】また、接地導体層の開口として、その開口
が対向する信号配線の面積に対して50%以上の開口面積
を有するものとした場合には、開口面積を100 %から減
少させた分だけ信号配線に容量成分が発生することとな
るものの、その悪影響は実用上問題ない程度に抑えるこ
とができるため、信号配線に容量成分が発生することと
なってもそれによるインピーダンスのミスマッチングを
高周波信号の伝送特性に悪影響を与えることのない範囲
に抑えることができ、一方、接地導体層によるEMIノ
イズのシールド効果はより高めることができるものとな
る。
【0024】これにより、本発明の多層配線基板によれ
ば、積層配線体により配線間のクロストークノイズを低
減させることができるとともに、所定の開口を有する接
地導体層を配置することにより電気特性を劣化させるこ
となくEMIノイズに対する対策を施すことができ、高
速で作動する半導体素子等の電子部品を誤動作させるこ
となく正確かつ安定に動作させることができる。
【0025】
【発明の実施の形態】以下、本発明の多層配線基板につ
いて添付図面に示す実施例に基づき詳細に説明する。
【0026】図1は本発明の多層配線基板に係る積層配
線体の実施の形態の一例を示す分解平面図であり、同図
(a)は第1の絶縁層の、(b)は第2の絶縁層の、
(c)は接地導体層の平面図をそれぞれ示している。ま
た、図2はこれらを積層して成る積層配線体を含む本発
明の多層配線基板の実施の形態の一例を示す断面図であ
る。
【0027】これらの図において、I1〜I4はそれぞ
れ第1〜第4の絶縁層であり、L1およびL2はそれぞ
れ第1および第2の絶縁層I1・I2の上面に略平行に
配設された第1および第2の平行配線群、GLは第3の
絶縁層I3を介して第2の平行配線群L2の上に配置さ
れた、所定の開口Aを有する接地導体層(導体部分に斜
線を施して示す)、T1は第1の平行配線群L1と第2
の平行配線群L2とを所定の箇所で電気的に接続する貫
通導体群である。これらにより本発明の多層配線基板に
係る積層配線体が構成されている。また、I4は接地導
体層GLの上に積層され、多層配線基板の表面層となる
第4の絶縁層、L3は第1の絶縁層I1の下に位置する
第5の絶縁層に形成され、貫通導体群T4を介して第1
の平行配線群L1と電気的に接続される第3の配線層で
ある。ここでは、第2の平行配線群L2と同様の平行配
線群を形成した例を示している。なお、図2においては
第5の絶縁層以降の詳細な図示は省略している。
【0028】P1〜P3はそれぞれ第1〜第3の平行配
線群L1〜L3中の電源配線、G1〜G3はそれぞれ第
1〜第3の平行配線群L1〜L3中の接地配線、S1〜
S3はそれぞれ第1〜第3の平行配線群L1〜L3中の
信号配線を示している。
【0029】なお、同じ平面に配設された複数の信号配
線S1〜S4はそれぞれ異なる信号を伝送するものとし
てもよく、同じ平面に配設された複数の電源配線P1〜
P4はそれぞれ異なる電源を供給するものとしてもよい
ことは言うまでもない。
【0030】Dは多層配線基板の表面に搭載される半導
体素子であり、例えば通常はMPU(Micro Processing
Unit )・ASIC(Application Specific Integrate
d Circuit )・DSP(Digital Signal Processor)の
ような半導体素子が搭載される。この半導体素子Dは、
例えば図2に示すようにいわゆるバンプ電極B1により
この多層配線基板の表面に実装されて、あるいは接着剤
・ろう材等により搭載部に取着されるとともにボンディ
ングワイヤ等を介して、第2の平行配線群L2と電気的
に接続される。なお、ここでは貫通導体群T2・接地導
体層GL・貫通導体群T3を介して第2の平行配線群L
2のうちの接地配線G2と電気的に接続している部分を
図示している。
【0031】貫通導体群T1〜T4は、各絶縁層I1〜
I4を貫通して上下の配線同士あるいは配線と半導体素
子Dまたは多層配線基板の表面に取着された外部接続端
子B2等とを電気的に接続するものであり、通常はスル
ーホール導体やビア導体等が用いられ、接続に必要な箇
所に形成される。
【0032】本発明の多層配線基板の積層配線体におい
ては、信号配線S1を含む第1の平行配線群L1は第1
の方向に略平行に配線され、この上に積層される同じく
信号配線S2を含む第2の平行配線群L2は第1の方向
と直交する第2の方向に略平行に配設されており、これ
らの各配線が第2の絶縁層I2を貫通する貫通導体群T
1で電気的に接続されて、積層配線体を構成している。
【0033】このような積層配線体によれば、第1の平
行配線群L1と第2の平行配線群L2とが直交するよう
に積層されていることから、それら平行配線群L1・L
2の配線間におけるクロストークノイズを減少させて最
小とすることができる。
【0034】また、この積層配線体の上には、第2の平
行配線群L2のうちの信号配線S2に対向する開口Aを
有する接地導体層GLが配置されている。この接地絶縁
層GLは、多層配線基板の仕様に応じて積層配線体の下
に配置してもよく、上下に配置してもよい。そして、こ
のように直交する平行配線群から成る積層配線体の上に
所定の開口Aを有する接地導体層GLを配置したことか
ら、接地導体層GLによりEMIノイズに対して十分な
シールド効果を得ることができるとともに、信号配線S
2が対向する部分に開口Aがあるために信号配線S2が
接地導体層GLとの間に余分な容量成分を持つことがな
く、従来のベタパターン形状の電磁シールド層により信
号配線S2のインピーダンスのミスマッチングが発生す
るということがない。
【0035】本発明者は、このような開口Aとして、E
MIノイズの条件やこの多層配線基板に適用される周波
数・各絶縁層の誘電率・高周波信号の波長等の関係を詳
細に検討した結果、その幅(対向する信号配線S1・S
2の幅方向の開口幅)を500μm以下とすることによ
り、開口Aを通して高周波の電気特性上で問題となるE
MIノイズが積層配線体に侵入し、あるいは積層配線体
から放射することがなく、EMIノイズに対して十分な
シールド効果を有する接地導体層して機能させることが
できることを見出した。
【0036】また、このような開口Aの面積としては、
その開口Aが対向する信号配線S2の面積に対して50%
以上の開口面積を有するものとすることが好ましい。こ
れは、開口面積を小さくするとそれにつれて信号配線S
2にインピーダンスのミスマッチングが生じ、対向する
信号配線S2の面積に対して50%未満になると、ミスマ
ッチングが大きくなって高周波信号の伝送特性に実用上
問題となる程度の悪影響を及ぼすようになる傾向がある
ことを見出したことによる。
【0037】接地導体層GLに形成する開口Aの形状や
パターンとしては、図1(c)に示すように信号配線S
2とほぼ同形状の平行なスリット状のものの他にも、信
号配線S2(またはS1)に対向しており、その幅が50
0 μm以下であって、さらに対向する信号配線S2(S
1)に対して50%以上の開口面積を有するものであれ
ば、種々の形態を採ることができる。そのような形状や
パターンの例を図3(a)〜(c)にそれぞれ図1
(c)と同様の平面図で示す。
【0038】図3(a)は、開口Aとして対向する信号
配線S2(S1)に沿ってそれぞれ短いスリット状の多
数の開口を縦横に配列して形成し、全体としてメッシュ
状のパターンのようにした例である。また、図3(b)
は、開口Aとして(a)に示した各開口よりも長いスリ
ット状の多数の開口をいわゆる千鳥状に互い違いとなる
ように配列して形成した例である。また、図3(c)
は、開口Aとして図1(c)に示した各開口Aと同様に
信号配線S2(S1)とほぼ同じ長さで幅を狭くした開
口を形成した例である。この他にも、開口Aとしては、
幅が500 μm以下の多角形状や円形状のものを信号配線
S2(S1)に対向させて配列したものであってもよ
く、その形状・パターン・配列等は特に限定されるもの
ではない。
【0039】また、図1および図2に示す例では、積層
配線体を構成する第1および第2の平行配線群L1・L
2は信号配線S1・24に電源配線P1・P2または接
地配線G1・G2をそれぞれ隣接するように配設してい
る。これにより、同じ絶縁層I1・I2上の信号配線S
1・S2間を電磁的に遮断して、同じ平面上の左右の信
号配線S1・S2間のクロストークノイズを良好に低減
することができる。
【0040】さらに、信号配線S1・S3に必ず電源配
線P1・P2または接地配線G1・G2を隣接させるこ
とで、同じ平面上の電源配線P1・P2と信号配線S1
・S2および接地配線G1・G2と信号配線S1・S2
との相互作用が最大となり、電源配線P1・P2および
接地配線G1・G2のインダクタンスを減少させること
ができる。このインダクタンスの減少により、電源ノイ
ズおよび接地ノイズを効果的に低減することができる。
【0041】なお、このことは、第3の配線層L3以降
の配線層として同様の平行配線群を用いた場合には、こ
れらについても適用することができる。
【0042】また、本発明の多層配線基板においては、
積層配線体の上下には種々の配線構造の多層配線部を積
層して多層配線基板を構成することができる。例えば、
積層配線体と同様に平行配線群を直交させて積層した構
成の配線構造、あるいはストリップ線路構造の配線構
造、その他、マイクロストリップ線路構造・コプレーナ
線路構造等を多層配線基板に要求される仕様等に応じて
適宜選択して用いることができる。
【0043】また、例えば、ポリイミド絶縁層と銅蒸着
による導体層といったものを積層して、電子回路を構成
してもよい。また、チップ抵抗・薄膜抵抗・コイルイン
ダクタ・クロスコンデンサ・チップコンデンサ・電解コ
ンデンサといったものを取着して半導体素子収納用パッ
ケージを構成してもよい。
【0044】また、第1〜第4の絶縁層I1〜I4を始
めとする各絶縁層の形状は、図示したような略正方形状
のものに限られるものではなく、長方形状や菱形状・多
角形状等の形状であってもよい。
【0045】なお、第1および第2の平行配線群L1・
L2は、第1および第2の絶縁層I1・I2の表面に形
成するものに限られず、それぞれの絶縁層I1・I2の
内部に形成したものであってもよい。
【0046】また、図2に示す例に対して、第2の平行
配線群L2を第2の絶縁層I2の内部に形成した場合に
は、第3の絶縁層I3は必ずしも必要ではなく、その上
に配置させる接地導体層GLは第2の絶縁層I2の表面
に形成してもよい。
【0047】本発明の多層配線基板において、第1〜第
4の絶縁層I1〜I4を始めとする各絶縁層は、例えば
セラミックグリーンシート積層法によって、酸化アルミ
ニウム質焼結体や窒化アルミニウム質焼結体・炭化珪素
質焼結体・窒化珪素質焼結体・ムライト質焼結体・ガラ
スセラミックス等の無機絶縁材料を使用して、あるいは
ポリイミド・エポキシ樹脂・フッ素樹脂・ポリノルボル
ネン・ベンゾシクロブテン等の有機絶縁材料を使用し
て、あるいはセラミックス粉末等の無機絶縁物粉末をエ
ポキシ系樹脂等の熱硬化性樹脂で結合して成る複合絶縁
材料などの電気絶縁材料を使用して形成される。
【0048】これら絶縁層は、例えば酸化アルミニウム
質焼結体から成る場合であれば、酸化アルミニウム・酸
化珪素・酸化カルシウム・酸化マグネシウム等の原料粉
末に適当な有機バインダ・溶剤等を添加混合して泥漿状
となすとともに、これを従来周知のドクターブレード法
を採用してシート状となすことによってセラミックグリ
ーンシートを得、しかる後、これらのセラミックグリー
ンシートに適当な打ち抜き加工を施すとともに各平行配
線群および各貫通導体群ならびに導体層となる金属ペー
ストを所定のパターンに印刷塗布して上下に積層し、最
後にこの積層体を還元雰囲気中、約1600℃の温度で焼成
することによって製作される。
【0049】これら絶縁層の厚みとしては、使用する材
料の特性に応じて、要求される仕様に対応する機械的強
度や電気的特性・貫通導体群の形成の容易さ等の条件を
満たすように適宜設定される。
【0050】また、第1および第2の平行配線群L1・
L2やその他の配線層および接地導体層GLならびに貫
通導体群T1〜T4等は、例えばタングステンやモリブ
デン・モリブデン−マンガン・銅・銀・銀−パラジウム
等の金属粉末メタライズ、あるいは銅・銀・ニッケル・
クロム・チタン・金・ニオブやそれらの合金等の金属材
料の薄膜などから成る。
【0051】例えば、タングステンの金属粉末メタライ
ズから成る場合であれば、タングステン粉末に適当な有
機バインダ・溶剤等を添加混合して得た金属ペーストを
絶縁層となるセラミックグリーンシートに所定のパター
ンに印刷塗布し、これをセラミックグリーンシートの積
層体とともに焼成することによって、各絶縁層の上面に
配設される。
【0052】また,金属材料の薄膜から成る場合であれ
ば、例えばスパッタリング法・真空蒸着法またはメッキ
法により金属層を形成した後、フォトリソグラフィ法に
より所定の配線パターンに形成される。第1および第2
の平行配線群L1・L2の各配線の幅および配線間の間
隔は、使用する材料の特性に応じて、要求される仕様に
対応する電気的特性や絶縁層I1・I2への配設の容易
さ等の条件を満たすように適宜設定される。
【0053】なお、各平行配線群L1・L2や接地導体
層GLの厚みは1〜10μm程度とすることが好ましい。
この厚みが1μm未満となると配線の抵抗が大きくなる
ため、配線群による半導体素子への良好な電源供給や安
定したグランドの確保・良好な信号の伝搬が困難となる
傾向が見られる。他方、10μmを超えるとその上に積層
される絶縁層による被覆が不十分となって絶縁不良とな
る場合がある。
【0054】貫通導体群T1〜T4の各貫通導体は、横
断面形状が円形のものの他にも楕円形や正方形・長方形
等の矩形、その他の異形状のものを用いてもよい。その
位置や大きさは、使用する材料の特性に応じて、要求さ
れる仕様に対応する電気的特性や絶縁層への形成・配設
の容易さ等の条件を満たすように適宜設定される。
【0055】例えば、絶縁層に酸化アルミニウム質焼結
体を用い、平行配線群にタングステンの金属メタライズ
を用いた場合であれば、絶縁層の厚みを200 μmとし、
配線の線幅を100 μm、配線間の間隔を150 μm、貫通
導体の大きさを100 μmとすることによって、信号配線
のインピーダンスを50Ωとし、上下の平行配線群間を高
周波信号の反射を抑えつつ電気的に接続することができ
る。
【0056】なお、本発明は以上の実施の形態の例に限
定されるものではなく、本発明の要旨を逸脱しない範囲
で種々の変更を加えることは何ら差し支えない。例え
ば、上述の実施例では本発明を半導体素子を搭載する多
層配線基板として説明したが、これを半導体素子を収容
する半導体素子収納用パッケージに適用するものとして
もよい。あるいは、放熱を考慮した窒化アルミニウム質
焼結体・炭化珪素質焼結体や、低誘電率を考慮したガラ
スセラミックス質焼結体を用いたものとしてもよい。
【0057】
【発明の効果】本発明の多層回路基板によれば、信号配
線を含む平行配線群を互いに直交配置して貫通導体群で
接続して成る積層配線体の上および/または下に、信号
配線に対向する開口を有する広面積の接地導体層を配置
したことから、信号配線が接地導体層との間に余分な容
量成分を持つことがないため、信号配線のインピーダン
スのミスマッチングが発生することがない。また、接地
導体層の開口はその幅が500 μm以下であることから、
この開口を通してEMIノイズが侵入あるいは放射する
ことがなく、EMIノイズに対して十分なシールド効果
を有する接地導体層して機能させることができる。
【0058】また、接地導体層の開口を、それが対向す
る信号配線の面積に対して50%以上の開口面積を有する
ものとした場合には、開口面積の減少に伴うインピーダ
ンスのミスマッチングを高周波信号の伝送特性に悪影響
を与えることのない範囲に抑えつつ、接地導体層による
EMIノイズのシールド効果をより高めることができる
ものとなる。
【0059】さらに、第1および第2の平行配線群を、
それぞれ複数の信号配線と、各信号配線に隣接する電源
配線または接地配線とを有するものとした場合には、同
じ絶縁層上の信号配線間を電磁的に遮断して、同じ平面
上の左右の信号配線間のクロストークノイズを良好に低
減することができるとともに、電源ノイズおよび接地ノ
イズを効果的に低減することができる。
【0060】以上のように、本発明によれば、積層配線
体において交互に積層された平行配線群でもって配線間
のクロストークノイズを低減させることができるととも
に、所定の開口を有する接地導体層を配置することによ
り電気特性を劣化させることなくEMIノイズに対する
対策を施すことができ、高速で作動する半導体素子等の
電子部品を誤動作させることなく正確かつ安定に動作さ
せることができる、電子回路基板や半導体素子収納用パ
ッケージ等に好適な多層配線基板を提供することができ
た。
【図面の簡単な説明】
【図1】(a)〜(c)は、それぞれ本発明の多層配線
基板に係る積層配線体の実施の形態の一例を示す第1の
絶縁層、第2の絶縁層および接地導体層の平面図であ
る。
【図2】図1に示す積層配線体を含む本発明の多層配線
基板の実施の形態の一例を示す断面図である。
【図3】(a)〜(c)は、それぞれ接地導体層の他の
例を示す平面図である。
【符号の説明】
I1〜I4・・・・絶縁層 L1、L2・・・・平行配線群 P1、P2・・・・電源配線 G1、G2・・・・接地配線 S1、S2・・・・信号配線 T1〜T4・・・・貫通導体群 GL・・・・・・・接地導体層 A・・・・・・・・開口
───────────────────────────────────────────────────── フロントページの続き (72)発明者 鍋 義博 鹿児島県国分市山下町1番1号 京セラ株 式会社国分工場内

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 信号配線を含む第1の平行配線群を有す
    る第1の絶縁層上に、前記第1の平行配線群と直交す
    る、信号配線を含む第2の平行配線群を有する第2の絶
    縁層を積層し、前記第1および第2の平行配線群を貫通
    導体群で電気的に接続して成る積層配線体を具備すると
    ともに、該積層配線体の上および/または下に、前記信
    号配線に対向する500μm以下の幅の開口を有する接
    地導体層が配置されていることを特徴とする多層配線基
    板。
  2. 【請求項2】 前記開口が対向する前記信号配線に対し
    て50%以上の開口面積を有することを特徴とする請求
    項1記載の多層配線基板。
  3. 【請求項3】 前記第1および第2の平行配線群は、そ
    れぞれ複数の信号配線と、各信号配線に隣接する電源配
    線または接地配線とを有することを特徴とする請求項1
    または請求項2記載の多層配線基板。
JP8225499A 1999-02-24 1999-03-25 多層配線基板 Expired - Fee Related JP3935638B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP8225499A JP3935638B2 (ja) 1999-03-25 1999-03-25 多層配線基板
US09/511,517 US6483714B1 (en) 1999-02-24 2000-02-23 Multilayered wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8225499A JP3935638B2 (ja) 1999-03-25 1999-03-25 多層配線基板

Publications (2)

Publication Number Publication Date
JP2000277657A true JP2000277657A (ja) 2000-10-06
JP3935638B2 JP3935638B2 (ja) 2007-06-27

Family

ID=13769318

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8225499A Expired - Fee Related JP3935638B2 (ja) 1999-02-24 1999-03-25 多層配線基板

Country Status (1)

Country Link
JP (1) JP3935638B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1326431C (zh) * 2001-04-24 2007-07-11 日本特殊陶业株式会社 布线基板
KR100762908B1 (ko) 2006-07-11 2007-10-08 주식회사 하이닉스반도체 Bga 타입 패키지용 기판
JP2008047773A (ja) * 2006-08-18 2008-02-28 National Institute Of Advanced Industrial & Technology 半導体装置
US7569428B2 (en) 2005-09-28 2009-08-04 Elpida Memory, Inc. Method for manufacturing semiconductor device, semiconductor device and apparatus comprising same
JP2015065252A (ja) * 2013-09-25 2015-04-09 日本シイエムケイ株式会社 プリント配線板

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1326431C (zh) * 2001-04-24 2007-07-11 日本特殊陶业株式会社 布线基板
US7569428B2 (en) 2005-09-28 2009-08-04 Elpida Memory, Inc. Method for manufacturing semiconductor device, semiconductor device and apparatus comprising same
KR100762908B1 (ko) 2006-07-11 2007-10-08 주식회사 하이닉스반도체 Bga 타입 패키지용 기판
JP2008047773A (ja) * 2006-08-18 2008-02-28 National Institute Of Advanced Industrial & Technology 半導体装置
JP2015065252A (ja) * 2013-09-25 2015-04-09 日本シイエムケイ株式会社 プリント配線板

Also Published As

Publication number Publication date
JP3935638B2 (ja) 2007-06-27

Similar Documents

Publication Publication Date Title
JP3878795B2 (ja) 多層配線基板
JP3935638B2 (ja) 多層配線基板
JP3798978B2 (ja) 多層配線基板
JP3792472B2 (ja) 多層配線基板
JP3798919B2 (ja) 多層配線基板
JP3796104B2 (ja) 多層配線基板
JP3692254B2 (ja) 多層配線基板
JP3754865B2 (ja) 多層配線基板
JP3670515B2 (ja) 多層配線基板
JP3754863B2 (ja) 多層配線基板
JP3940537B2 (ja) 多層配線基板
JP3754864B2 (ja) 多層配線基板
JP2001007518A (ja) 多層配線基板
JP3784244B2 (ja) 多層配線基板
JP2002043762A (ja) 多層配線基板
JP2001217345A (ja) 多層配線基板
JP3792482B2 (ja) 多層配線基板
JP2001077541A (ja) 多層配線基板
JP3754866B2 (ja) 多層配線基板
JP2001077542A (ja) 多層配線基板
JP2000244133A (ja) 多層配線基板
JP2001085848A (ja) 多層配線基板
JP2001085849A (ja) 多層配線基板
JP2001217348A (ja) 多層配線基板
JP2001127385A (ja) 多層配線基板

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040806

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050614

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050811

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060214

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060417

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070313

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070320

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110330

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110330

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120330

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120330

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130330

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130330

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140330

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees