JP3798978B2 - 多層配線基板 - Google Patents
多層配線基板 Download PDFInfo
- Publication number
- JP3798978B2 JP3798978B2 JP2001395103A JP2001395103A JP3798978B2 JP 3798978 B2 JP3798978 B2 JP 3798978B2 JP 2001395103 A JP2001395103 A JP 2001395103A JP 2001395103 A JP2001395103 A JP 2001395103A JP 3798978 B2 JP3798978 B2 JP 3798978B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- ground
- group
- insulating layer
- parallel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は電子回路基板等に使用される多層配線基板に関し、より詳細には高速で作動する半導体素子を搭載する多層配線基板における配線構造に関するものである。
【０００２】
【従来の技術】
従来、半導体集積回路素子等の半導体素子が搭載され、電子回路基板等に使用される多層配線基板においては、内部配線用の配線導体の形成にあたって、アルミナ等のセラミックスから成る絶縁層とタングステン（Ｗ）等の高融点金属から成る配線導体とを交互に積層して多層配線基板を形成していた。
【０００３】
従来の多層配線基板においては、内部配線用配線導体のうち信号配線は通常、ストリップ配線構造とされており、信号配線として形成された配線導体の上下に絶縁層を介していわゆるベタパターン形状の広面積の接地（グランド）層または電源層が形成されていた。
【０００４】
また、多層配線基板が取り扱う電気信号の高速化に伴い、絶縁層を比誘電率が10程度であるアルミナセラミックスに代えて比誘電率が3.5〜５と比較的小さいポリイミド樹脂やエポキシ樹脂を用いて形成し、この絶縁層上に蒸着法やスパッタリング法等の気相成長法による薄膜形成技術を用いて銅（Ｃｕ）から成る内部配線用導体層を形成し、フォトリソグラフィ法により微細なパターンの配線導体を形成して、この絶縁層と配線導体とを多層化することにより高密度・高機能でかつ半導体素子の高速作動が可能となる多層配線基板を得ることも行なわれていた。
【０００５】
一方、多層配線基板の内部配線の配線構造として、配線のインピーダンスの整合によるリンギングノイズの低減や信号配線間のクロストークの低減等を図り、しかも高密度配線を実現するために、各絶縁層の上面に平行配線群を形成し、これを多層化して各層の配線群のうち所定の配線同士をビア導体やスルーホール導体等の貫通導体群を介して電気的に接続する構造が提案されている。
【０００６】
このような平行配線群を有する多層配線基板においては、この多層配線基板に搭載される半導体素子等の電子部品とこの多層配線基板が実装される実装ボードとを電気的に接続するために、多層配線基板内で各平行配線群のうちから適当な配線を選択し、異なる配線層間における配線同士の接続はビア導体等の貫通導体群を介して行なわれる。
【０００７】
そして、このような多層配線基板によれば、信号線をストリップ線路で構成する場合に比べて配線層の層数を削減できるとともに、平行配線群内および平行配線群間において、信号配線間のクロストークを低減することができるものである。
【０００８】
【発明が解決しようとする課題】
しかしながら、この従来の平行配線群を有する多層配線基板においては、搭載される半導体素子等の電子部品の高速化に伴い、各種電子機器等から不要な電磁波が放射されることによりこの電磁波が電子機器内もしくは周辺の他の電気機器に対して侵入し、電子回路にノイズとして影響を与え、電子機器に誤動作を引き起こす原因となるという、ＥＭＩ（Electro-Magnetic Interference：電磁波妨害）ノイズが問題とされるようになっている。
【０００９】
これに対し、本発明者は、特願平12−21822号において、第１の絶縁層に形成され、この第１の絶縁層の中央部に交点を有する２〜４本の直線で中心角が略等しくなるように区分された各区分領域においてそれぞれ前記交点側に向かう第１の平行配線群と、前記第１の絶縁層に積層された第２の絶縁層に形成され、前記各区分領域においてそれぞれ前記第１の平行配線群と直交する第２の平行配線群と、前記第１および第２の平行配線群を電気的に接続する貫通導体群群とから成る積層配線体を具備して成り、前記第１の平行配線群は各区分領域においてそれぞれ接地配線を有するとともに前記第１の絶縁層の外周部に形成した環状接地配線により取り囲まれており、かつこの環状接地配線に前記接地配線が電気的に接続されていることを特徴とする多層配線基板を提案した。
【００１０】
これによれば、第１の平行配線群を第１の絶縁層の外周部に形成した環状接地配線により取り囲んで、この環状接地配線に第１の平行配線群中の接地配線を電気的に接続したことから、第１の平行配線群内の各区分領域における接地配線を同一の接地電位に保つことができるため、半導体素子等の作動に伴う同時スイッチングノイズを低減することが可能となるとともに、環状接地配線が電磁的なシールドとしても機能するので第１の平行配線群に対するＥＭＩノイズ対策として非常に有効なものである。
【００１１】
しかしながら、更なる情報処理能力の向上が求められる中で、半導体素子の動作周波数が１ＧＨｚを超えるといった動作速度の高速化が急激に進んできた。このような中で、各種電子機器等から伝送される電気信号の高調波成分によりＥＭＩノイズが大きくなるという新たな問題点が発生してきた。この高調波成分とはデジタル信号に含まれるより高周波の周波数成分のことであり、半導体素子の動作周波数（基本波）の整数倍の周波数で大きな成分を有し、高調波成分の周波数が大きくなるに連れ成分が減少するものである。特に、動作周波数の５倍程度までの周波数の高調波成分が大きな成分を有することが知られている。この多層配線基板においてもより完全なＥＭＩ対策を求める際には、電源配線と接地配線間のインピーダンス特性に含まれる反共振周波数が高調波成分の周波数と一致する場合には、その高調波が電源配線および接地配線の電磁気的ノイズとして作用するため、ＥＭＩノイズの侵入を完全には抑えきれず、半導体素子等の更なる高速化に伴い、高レベルで安定した電気特性を維持して良好な動作をさせることが困難となる傾向が見られた。
【００１２】
ここで、インピーダンス値はインダクタンス値の平方根に比例し、キャパシタンス値の平方根に反比例する。一般的に、電源配線と接地配線間のインピーダンス値が小さくなるとＥＭＩノイズの侵入を低減できることが知られている。
【００１３】
本発明は上記問題点に鑑み案出されたものであり、その目的は、所定の区分領域で交互に直交させて積層された平行配線群で構成され、同一層内および上下層間における配線間のクロストークを低減させる配線構造を有しつつ、各区分領域でそれぞれ絶縁層の中央部側に向かう平行配線群に対してもＥＭＩノイズの影響を低減させることができる、高速で作動する半導体素子等の電子部品を搭載する電子回路基板等に好適な多層配線基板を提供することにある。
【００１４】
【課題を解決するための手段】
本発明の多層配線基板は、第１の絶縁層に形成され、この第１の絶縁層の中央部に交点を有する２〜４本の直線で中心角が略等しくなるように区分された各区分領域においてそれぞれ前記交点側に向かう第１の平行配線群と、前記第１の絶縁層に積層された第２の絶縁層に形成され、前記各区分領域においてそれぞれ前記第１の平行配線群と直交する第２の平行配線群と、前記第１および第２の平行配線群を電気的に接続する貫通導体群とから成る積層配線体を具備して成り、前記第１の平行配線群は、前記各区分領域においてそれぞれ接地配線を有するとともに前記第１の絶縁層の外周部に形成した環状接地配線により取り囲まれており、かつこの環状接地配線に前記接地配線が電気的に接続されており、前記第２の平行配線群は、前記第２の絶縁層の最外周部における配線が接地配線であることを特徴とするものである。
【００１５】
また、本発明の多層配線基板は、上記構成において、前記第１および第２の平行配線群は、それぞれ複数の信号配線と、各信号配線に隣接する電源配線または接地配線とを有することを特徴とするものである。
【００１６】
本発明の多層配線基板によれば、第１および第２の平行配線群を各区分領域において互いに直交配置して上下に積層し、貫通導体群で電気的に接続して成る積層配線体を具備して成ることから、各平行配線群同士の配線間におけるクロストークノイズを減少させて最小とすることができ、第２の配線層を構成する第２の平行配線群の配線は絶縁層の中央部を取り囲むようにほぼ環状の配線構造をとることとなり、配線間のクロストークノイズを低減させることができるとともに、ＥＭＩノイズ対策としても効果を有するものとなる。しかも、第１の平行配線群を第１の絶縁層の外周部に形成した環状接地配線により取り囲んでこの環状接地配線に第１の平行配線群中の接地配線を電気的に接続したことから、第１の平行配線群内の各区分領域における接地配線を同一の接地電位に保つことができるため、半導体素子等の作動に伴う同時スイッチングノイズを低減することが可能となるとともに、環状接地配線が電磁的なシールドとしても機能するので第１の平行配線群に対するＥＭＩノイズの侵入も効果的に低減させることが可能となる。
【００１７】
また、第２の平行配線群についても、各区分領域の平行配線は第２の絶縁層の中央部を取り囲むようにほぼ環状の配線構造をとることとなり、配線間のクロストークノイズを低減させることができるとともにＥＭＩノイズの影響を低減できる。特に、第２の平行配線群の第２の絶縁層の最外周部における配線を接地配線としたときには、ＥＭＩノイズの影響を第１の平行配線群における環状接地配線と同様に有効に低減させることができる。
【００１８】
さらに、第１の平行配線群を取り囲んで第１の絶縁層の外周部に形成した環状接地配線および／または第２の平行配線群の第２の絶縁層の最外周部における接地配線を、高抵抗帯と低抵抗帯とが併設されているものとすることで、電位降下等の影響を受けることなく第１および第２の平行配線群の接地配線の電位を安定に保つことができるとともに、電源配線と接地配線間のインピーダンス特性に含まれる反共振周波数帯のインピーダンス値を低く抑えることができることにより、電気信号の高調波成分によるＥＭＩノイズの影響を有効に低減させることができる。
【００１９】
これにより、本発明の多層回路基板によれば、積層配線体により配線間のクロストークノイズを低減させることができるとともに、第１および第２の平行配線群についても接地配線の電位を安定に保つことができて同時スイッチングノイズを低減することができ、ＥＭＩノイズの侵入も効果的に低減することができるので、ノイズ発生や高周波信号の伝送損失の発生・搭載される半導体素子等の電子部品の誤動作の発生等を引き起こすことなく、高速で作動する半導体素子等の電子部品を正確かつ安定に動作させることができる。
【００２０】
【発明の実施の形態】
以下、本発明の多層配線基板について添付図面に基づき詳細に説明する。
【００２１】
本発明の多層配線基板の実施の形態の一例を図１〜図６に示す。図１〜図６はそれぞれ本発明の多層配線基板の実施の形態の一例における各絶縁層毎の上面図または下面図であり、図１は上面に集積回路素子が搭載される第１層目の絶縁層の上面図、図２はその下の第２層目の絶縁層の上面図、図３は第３層目の絶縁層の上面図、図４は第４層目の絶縁層の上面図、図５は第５層目の絶縁層の上面図、図６は第５層目の絶縁層の下面図を示している。
【００２２】
これらの図において、Ｉ１〜Ｉ５はそれぞれ第１層目〜第５層目の絶縁層であり、この例では、第１層目の絶縁層Ｉ１は多層配線基板の最上層となり、第５層目の絶縁層Ｉ５は最下層となっている。また、Ｍは第１層目の絶縁層Ｉ１の上面、すなわちこの多層配線基板の上面側の表面の中央部に設けられた集積回路素子等の半導体素子の搭載領域である。
【００２３】
Ｃは搭載領域Ｍの下部で第３層目および第５層目の絶縁層Ｉ３・Ｉ５の上面に配設されたストリップ線路部の線路導体である。この例では、第３層目の絶縁層Ｉ３上の線路導体Ｃは、第２層目の絶縁層Ｉ２の表面に形成された接地導体層ＧＬと、第４層目の絶縁層Ｉ４の表面に形成された電源導体層ＰＬとによりストリップ線路部を形成している。また、複数の線路導体Ｃはそれぞれ接続用の貫通導体群群Ｔを介して多層配線基板表面の搭載領域Ｍに導出され、搭載される半導体素子の各端子電極に電気的に接続される。なお、図１〜図６中において、接続用の貫通導体群群Ｔを始めとする各貫通導体群はいずれも丸印で示している。
【００２４】
ＧＬは第２の絶縁層Ｉ２の表面に形成された接地導体層である。この接地導体層ＧＬは、半導体素子を第１の平行配線群Ｌ１に線路導体Ｃを介して効率よく電気的に接続するための再配列を可能にするとともに、搭載されるデバイスの周波数に応じた接地導体層の面積を最適化し、デバイスへの電位の供給を安定化させることにより電磁ノイズに対するシールド効果を有するものである。この接地導体層ＧＬは、多層配線基板において第２層目の導体層Ｉ２の上面に、下方に形成される各線路導体Ｃおよび各平行配線群Ｌ１・Ｌ２の仕様に応じて適宜形成される。このような接地導体層ＧＬを形成することにより、半導体素子と第１の平行配線群Ｌ１との間で接地配線を効率的に接続できるように再配列させることができ、また電磁ノイズに対して良好なシールド効果を有する多層配線基板を得ることができる。
【００２５】
また、ＰＬは第４層目の絶縁層Ｉ４の表面に形成された電源導体層である。この電源導体層ＰＬは、接地導体層ＧＬと同様に、電源配線を半導体素子から第１の平行配線群Ｌ１に効率よく電気的に接続するための再配列を可能とするものである。この電源配線層ＰＬは、接地導体層ＧＬと同様に、多層配線基板の仕様に応じて適宜形成されるものであり、このような電源導体層ＰＬを形成することにより、半導体素子と第１の平行配線群Ｌ１との間で電源配線を効率的に接続できるように再配列させることができる。
【００２６】
これら接地導体層ＧＬおよび電源導体層ＰＬは、必要に応じて格子状としてもよく、また電源と接地とを入れ替えて用いてもよいものである。これら各層を接地または電源のいずれに設定するかは多層配線基板の仕様に応じて適宜選択すればよい。
【００２７】
なお、接続用の貫通導体群群Ｔはこの接地導体層ＧＬとは電気的に絶縁されてこれらの層を貫通している。
【００２８】
次に、Ｌ１およびＬ２はそれぞれ第３〜第５の絶縁層Ｉ３〜Ｉ５の上面に形成された第１および第２の平行配線群である。この例では、第３および第５の絶縁層Ｉ３・Ｉ５の上面に第１の平行配線群Ｌ１が、第４の絶縁層Ｉ４の上面に第２の平行配線群Ｌ２が形成されて、交互に積層されている。また、Ｐ１およびＰ２はそれぞれ第１および第２の平行配線群Ｌ１・Ｌ２中の電源配線、Ｇ１およびＧ２はそれぞれ第１および第２の平行配線群Ｌ１・Ｌ２中の接地配線、Ｓ１およびＳ２はそれぞれ第１および第２の平行配線群Ｌ１・Ｌ２中の信号配線を示している。
【００２９】
なお、同じ平面に配設された複数の信号配線Ｓ１・Ｓ２はそれぞれ異なる信号を伝送するものとしてもよく、同じ平面に配設された複数の電源配線Ｐ１・Ｐ２はそれぞれ異なる電源を供給するものとしてもよい。
【００３０】
また、外部電気回路との接続は、第２の平行配線群Ｌ２または第１の平行配線群Ｌ１の各配線から外部接続用の貫通導体群群Ｔを介してそれぞれ電気的に接続された、第５層目の絶縁層Ｉ５の下面に配設された接続ランドＣＬに、それぞれ半田バンプ等の接続導体を取着し、これらを外部電気回路の接続電極に電気的に接続することによって行なわれる。なお、これら多数の接続ランドＣＬのうちＣＬＰは電源配線Ｐ１またはＰ２が接続された電源用接続ランドを、ＣＬＧは接地配線Ｇ１またはＧ２が接続された接地用接続ランドを、ＣＬＳは信号配線Ｓ１またはＳ２が接続された信号用接続ランドを示している。また、接続ランドＣＬには必要に応じて接地導体層ＧＬ・電源導体層ＰＬ・線路導体Ｃ等もそれぞれ貫通導体群を介して電気的に接続される。
【００３１】
第３層目および第５層目の絶縁層Ｉ３・Ｉ５上の第１の平行配線群Ｌ１は、各絶縁層Ｉ３・Ｉ５の中央部に対応する搭載領域Ｍ内に交点を有する、図３・図５中に一点鎖線で示した２本の直線で中心角が略等しくなるように区分された各区分領域において、それぞれ交点側すなわち各絶縁層Ｉ３・Ｉ５の中央部の搭載領域Ｍ側に向かう平行配線群で構成されている。ここでは、略正方形状の各絶縁層Ｉ３・Ｉ５の対角線に沿った、交点が搭載領域Ｍ内に位置する２本の直線で中心角が約90度になるように区分された４つの区分領域を設定した場合の例を示している。
【００３２】
また、第４層目の絶縁層Ｉ４上に形成された第２の平行配線群Ｌ２は、この各区分領域（図４中にも一点鎖線で示す）においてそれぞれ第１の平行配線群Ｌ１の平行配線群と直交する平行配線群で構成されている。そして、ここでは、第２の平行配線群Ｌ２のうち各区分領域の平行配線群の電源配線Ｐ２および接地配線Ｇ２が接続されて、略正方形状の第４層目の絶縁層Ｉ４の各辺に平行な配線を有する略正方形状の環状配線を形成している場合の例を示している。
【００３３】
そして、これら第１の平行配線群Ｌ１と第２の平行配線群Ｌ２とは、第３層目および第４層目の絶縁層Ｉ３・Ｉ４に形成された貫通導体群群Ｔにより対応する配線同士が適当な箇所において電気的に接続されており、これにより各区分領域毎に直交する平行配線群が形成された積層配線体である平行配線部を構成している。
【００３４】
また、この例では第１および第２の平行配線群Ｌ１・Ｌ２は、信号配線Ｓ１・Ｓ２に電源配線Ｐ１・Ｐ２または接地配線Ｇ１・Ｇ２がそれぞれ隣接するように配設されている。これにより、同じ絶縁層Ｉ３〜Ｉ５上の信号配線Ｓ１・Ｓ２間を電磁気的に遮断して、同じ平面上の左右の信号配線Ｓ１・Ｓ２間のクロストークノイズを良好に低減することができる。
【００３５】
なお、信号配線Ｓ１・Ｓ２の配置は、この平行配線群Ｌ１・Ｌ２内に所望の配線回路を構成するように、多層配線基板の仕様に応じて適宜設定される。
【００３６】
また、この例では第２の平行配線群Ｌ２の信号配線Ｓ２の一部に対しては、それに隣接する電源配線として電源導体層ＰＬを利用しており、本発明の多層配線基板は、平行配線群とストリップ線路部とを備える場合には、このように変形してもよい。
【００３７】
さらに、信号配線Ｓ１・Ｓ２に必ず電源配線Ｐ１・Ｐ２または接地配線Ｇ１・Ｇ２を隣接させることで、信号配線Ｓ１・Ｓ２間のクロストークノイズを遮断して効果的に低減させることができる。また、同じ平面上の電源配線Ｐ１・Ｐ２と信号配線Ｓ１・Ｓ２、ならびに接地配線Ｇ１・Ｇ２と信号配線Ｓ１・Ｓ２との相互結合が最大となり、信号配線Ｓ１・Ｓ２の電流経路を最短にできる。このため、信号配線Ｓ１・Ｓ２から電源配線Ｐ１・Ｐ２および接地配線Ｇ１・Ｇ２へ至るインダクタンス値を減少させることができ、デバイスのスイッチング時の電源ノイズおよび接地ノイズを効果的に低減することができる。
【００３８】
なお、このことは、第１の平行配線群Ｌ１の下方または第２の平行配線群Ｌ２をさらに積層して多層化した場合には、これらの配線層についても同様に該当するものである。
【００３９】
本発明の多層配線基板によれば、このように区分領域を設定し、各区分領域においてそれぞれ互いに直交する平行配線群が形成された積層配線体を具備するものとすることにより、第２の平行配線群Ｌ２を構成する平行配線群の電源配線Ｐ２および接地配線Ｇ２は第４層目の絶縁層Ｉ４の中央部を取り囲むようにほぼ環状の配線構造をとることとなり、さらに環状に配置される電源配線Ｐ２および接地配線Ｇ２を最適化することにより外部からのＥＭＩノイズの侵入や外部への不要な電磁波ノイズの放射をシールドする効果を有するものとなり、信号配線間のクロストークノイズを低減させることができるとともに、ＥＭＩ対策としても効果を有するものとなる。
【００４０】
さらに、この第２の平行配線群Ｌ２は、図４に示すようにその配線層中の最外周側の環状配線が接地配線Ｇ２である場合には、この環状の接地配線Ｇ２の面積や貫通導体群群との接続を最適化することにより、より効果的にＥＭＩノイズに対してシールド効果を有するものとなり、有効なＥＭＩ対策を施すことができる。
【００４１】
これら第１の平行配線群Ｌ１は第３層目および第５層目の絶縁層Ｉ３・Ｉ５上に、すなわちストリップ線路部の複数の線路導体Ｃと同一面内に形成されており、例えばそのうちの信号配線Ｓ１が、信号配線である複数の線路導体Ｃのそれぞれとその面内で搭載領域Ｍの周辺において接続されている。また、第２の平行配線群Ｌ２は第４層目の絶縁層Ｉ４上に形成されており、第１の平行配線群Ｌ１とは貫通導体群群Ｔで電気的に接続されている。これにより、搭載領域Ｍに搭載される半導体素子の各端子電極と第１または第２の平行配線群Ｌ１・Ｌ２とが、ストリップ線路部を介して電気的に接続されている。
【００４２】
このような配線構造とした本発明の多層配線基板によれば、狭ピッチで極めて高密度に配設された半導体素子の入出力電極に接続された配線をストリップ線路部において線路導体Ｃの配線ピッチ（配線間隔）を拡げ、また信号配線・電源配線・接地配線を再配列して、平行配線群に適した広ピッチの配線に展開し再配列して接続することができるので、平行配線群が有する優れた電気的特性を活かしつつ高密度化された入出力電極を有する半導体素子と効率よく電気的接続を行なうことができる。しかも、ストリップ線路部により、さらには信号配線がすべて展開されるまでこのストリップ線路部を複数積層して設けてそれぞれに対応した平行配線群を併設することにより、半導体素子からの信号配線・電源配線・接地配線を効率よく再配列してその周囲の平行配線群との接続に最適な配線に設定して平行配線群に展開することができるので、半導体素子の高密度化に対応して多層化を図る場合にも、配線設計を最適化してその積層数を低減させることが可能となる。
【００４３】
そして、本発明の多層配線基板においては、第３層および第５層目の絶縁層Ｉ３・Ｉ５の外周部に高抵抗帯ＨＲと低抵抗帯ＬＲとが併設されて成る環状接地配線ＧＲを形成して、この環状接地配線ＧＲにより第１の平行配線群Ｌ１を取り囲んでいる。さらに、この環状接地配線ＧＲを第１の平行配線群Ｌ１の接地配線Ｇ１に電気的に接続している。また、この環状接地配線ＧＲにおいては、高抵抗帯ＨＲが低抵抗帯ＬＲの外側に位置するように形成しておくことが好ましい。
【００４４】
これにより、多層配線基板に搭載される半導体素子等の電子部品の同時スイッチングにより、電源配線および接地配線の電位が変動してしまうことによって、第1の平行配線群Ｌ１中の電源配線Ｐ１および接地配線Ｇ１の端部において電源配線Ｐ１と接地配線Ｇ１間の電磁気的な結合から高周波電流によるＥＭＩ(Electro-Magnetic Interference：電磁波妨害)ノイズの自由空間への放射、いわゆる高周波電流の縁飾りの発生によるＥＭＩノイズの自由空間への放射を、この環状接地配線ＧＲによってシールドすることができるとともに、第１の平行配線群Ｌ１中の接地配線Ｇ１を貫通導体群群Ｔを介することなく環状接地配線ＧＲの内側に位置する低抵抗帯ＬＲに電気的に接続することができるため、貫通導体群Ｔによる電位降下等の影響を受けることなく第１の平行配線群Ｌ１の電位を安定な状態に保つことができる。さらに、環状接地導体ＧＲの外側に位置する高抵抗帯ＨＲにより、電源配線と接地配線間のインピーダンス特性に含まれる反共振周波数帯のインピーダンス値を低く抑えることができる。この結果、多層配線基板の周辺部から発生し放射されるＥＭＩノイズを大幅に低減させることが可能となるとともにＥＭＩノイズの侵入も効果的に低減することもでき、第１の平行配線群Ｌ１についても接地導体Ｇ１の電位を安定に保つことができて同時スイッチングノイズを低減することができ、搭載される電子部品についても高レベルで安定した電気特性を維持して良好な動作をさせることができるものとなる。
【００４５】
なお、このような環状接地配線ＧＲを構成する外側の高抵抗帯ＨＲは、そのシート抵抗値を0.01Ω／□〜10000Ω／□としておくことが好ましい。これは、このシート抵抗が0.01Ω／□よりも低いと、環状接地配線ＧＲが高抵抗帯ＨＲによってノイズを吸収し、減衰させる能力が充分でなくなる傾向があり、他方、10000Ω／□よりも高いと高抵抗帯ＨＲがノイズを反射し吸収しなくなる傾向があるためである。
【００４６】
このように、環状接地配線ＧＲを形成する場合、第１の平行配線群Ｌ１の周囲を取り囲むように第３および第５の絶縁層Ｉ３・Ｉ５の外周部に配置する。
【００４７】
また、図４に示すように、第２の平行配線群Ｌ２のうち、第４の絶縁層Ｉ４の最外周部における配線を接地配線とし、これも内側の低抵抗帯ＬＲと外側の高抵抗帯ＨＲとが併設されたものとするとよく、さらに、各区分領域におけるこれら最外周部の接地配線を環状に接続して環状接地配線ＧＲとしておき、これを第３および第５の絶縁層Ｉ３・Ｉ５の外周部の環状接地配線ＧＲに大体重なり合うように配置しておくことが好ましい。これにより、第２の平行配線群Ｌ２についても、第１の平行配線群Ｌ１と同様に、多層配線基板の周辺部から発生し放射されるＥＭＩノイズを大幅に低減させることが可能となるとともにＥＭＩノイズの侵入も効果的に低減することもでき、第２の平行配線群Ｌ２についても接地導体Ｇ２の電位を安定に保つことができて同時スイッチングノイズを低減することができ、搭載される電子部品についても高レベルで安定した電気特性を維持して良好な動作をさせることができるものとなる。
【００４８】
本発明の多層配線基板においては、平行配線部を構成する各区分領域の設定として上述の例の他にも、第３層目および第５層目の絶縁層Ｉ３・Ｉ５の中央部に対応する搭載領域Ｍ内に交点を有する、略正方形状の各絶縁層Ｉ３・Ｉ５の辺のほぼ中央を通る辺に平行な直線に沿った２本の直線で中心角が約90度になるように区分された４つの区分領域を設定してもよく、３本の直線で中心角が約60度と略等しくなるように区分された６つの区分領域を設定してもよく、さらに、４本の直線で中心角が約45度と略等しくなるように区分された８つの区分領域を設定してもよい。
【００４９】
これらいずれの場合であっても、上述の例と同様に、同じ平面上の左右の信号配線Ｓ１・Ｓ２間だけでなく上下層の平行配線群が直交しているため上下層間のクロストークノイズを良好に低減することができ、信号配線Ｓ１・Ｓ２の電流経路を最短にできる。このため、信号配線Ｓ１・Ｓ２から電源配線Ｐ１・Ｐ２および接地配線Ｇ１・Ｇ２へのインダクタンス値を減少させることができ、デバイスのスイッチング時電源ノイズおよび接地ノイズを効果的に低減することができる。また、第１の平行配線群Ｌ１に対して環状接地配線ＧＲを設けることによって同時スイッチングノイズの低減やＥＭＩノイズの影響の低減が行なえるとともに、第２の平行配線群Ｌ２を構成する平行配線群の電源配線Ｐ２および接地配線Ｇ２がそれらが形成された絶縁層の中央部を取り囲むように環状の配線構造をとっている場合には、これら電源配線Ｐ２および接地配線Ｇ２を最適化することにより外部からのＥＭＩノイズの侵入や外部への不要な電磁波ノイズの放射をシールドする効果を有し、信号配線間のクロストークノイズを低減させることができるとともに、ＥＭＩ対策としても効果を有する。
【００５０】
この第２の平行配線群Ｌ２の最外周側の環状配線を接地配線Ｇ２とし、前述のように内側の低抵抗帯ＬＲと外側の高抵抗帯ＨＲとが併設された環状接地配線ＧＲとしたときには、この環状の接地配線Ｇ２（環状接地配線ＧＲ）の面積や貫通導体群群との接続を最適化することにより、さらに効果的にＥＭＩノイズに対してシールド効果を有するものとなり、有効なＥＭＩ対策を施すことができる。
【００５１】
このような本発明の多層配線基板には、例えばその表面にＭＰＵ（Micro Processing Unit）・ＡＳＩＣ（Application Specific Integrated Circuit）・ＤＳＰ（Digital Signal Processor）のような半導体素子等の電子部品が搭載される。そして、半導体素子収納用パッケージ等の電子部品収納用パッケージや電子部品搭載用基板、多数の半導体集積回路素子が搭載されるいわゆるマルチチップモジュールやマルチチップパッケージ、あるいはマザーボード等として使用される。これらの電子部品は、例えばいわゆるバンプ電極によりこの多層配線基板の表面に実装されて、あるいは接着剤・ろう材等により搭載部に取着されるとともにボンディングワイヤ等を介して、貫通導体群等により第１または第２の平行配線群Ｌ１・Ｌ２と電気的に接続される。なお、外部電気回路との接続部ならびに搭載される半導体素子等の電子部品との接続部は図示していない。
【００５２】
貫通導体群群Ｔは、ここでは例えば絶縁層Ｉ３・Ｉ４を貫通して上下の配線同士を、あるいは配線と半導体素子または多層配線基板の表面に形成される外部接続端子等とを電気的に接続するものであり、通常はスルーホール導体やビア導体等が用いられ、接続に必要な箇所に形成される。
【００５３】
本発明の多層配線基板においては、積層配線体の上下には種々の配線構造の多層配線部を積層して多層配線基板を構成することができる。例えば、積層配線体と同様に平行配線群を直交させて積層した構成の配線構造、あるいはストリップ線路構造の配線構造、その他、マイクロストリップ線路構造・コプレーナ線路構造等を多層配線基板に要求される仕様等に応じて適宜選択して用いることができる。
【００５４】
また、例えば、ポリイミド絶縁層と銅蒸着による導体層といったものを積層して、電子回路を構成してもよい。また、チップ抵抗・薄膜抵抗・コイルインダクタ・クロスコンデンサ・チップコンデンサ・電解コンデンサといったものを取着して半導体素子収納用パッケージを構成してもよい。
【００５５】
また、各絶縁層の形状は、図示したような略正方形状のものに限られるものではなく、長方形状や菱形状・多角形状等の形状であってもよい。
【００５６】
なお、第１および第２の平行配線群Ｌ１・Ｌ２は、各絶縁層の表面に形成するものに限られず、それぞれの絶縁層の内部に形成したものであってもよい。
【００５７】
本発明の多層配線基板において、第３層目〜第５層目の絶縁層Ｉ３〜Ｉ５を始めとする各絶縁層は、例えばセラミックグリーンシート積層法によって、酸化アルミニウム質焼結体や窒化アルミニウム質焼結体・炭化珪素質焼結体・窒化珪素質焼結体・ムライト質焼結体・ガラスセラミックス等の無機絶縁材料を使用して、あるいはポリイミド・エポキシ樹脂・フッ素樹脂・ポリノルボルネン・ベンゾシクロブテン等の有機絶縁材料を使用して、あるいはセラミックス粉末等の無機絶縁物粉末をエポキシ系樹脂等の熱硬化性樹脂で結合して成る複合絶縁材料等の電気絶縁材料を使用して形成される。
【００５８】
これら絶縁層は、それぞれの絶縁層の特性に応じて、グリーンシート積層法やビルドアップ法等の方法により所望の多層配線基板を構成するように形成すればよい。これら絶縁層の厚みとしては、使用する材料の特性に応じて、また要求される仕様に対応する機械的強度や電気的特性・貫通導体群群の形成の容易さ等の条件を満たすように適宜設定される。
【００５９】
第１および第２の平行配線群Ｌ１・Ｌ２や環状接地配線ＧＲ、その他の配線層ならびに貫通導体群群Ｔ等は、例えばタングステンやモリブデン・モリブデン−マンガン・銅・銀・銀−パラジウム等の金属粉末メタライズ、あるいは銅・銀・ニッケル・クロム・チタン・金・ニオブやそれらの合金等の金属材料の薄膜等から成る。
【００６０】
これら配線導体および貫通導体群は、それぞれの材料の特性や絶縁層への形成方法に従って、例えば厚膜印刷法により、あるいはスパッタリング法・真空蒸着法またはメッキ法により金属層を形成した後フォトリソグラフィ法により、所定のパターン形状・大きさに設定されて形成され、各絶縁層に配設される。
【００６１】
第１および第２の平行配線群Ｌ１・Ｌ２の各配線の幅および配線間の間隔は、使用する材料の特性に応じて、要求される仕様に対応する電気的特性や各絶縁層への配設の容易さ等の条件を満たすように適宜設定される。
【００６２】
なお、各平行配線群Ｌ１・Ｌ２の厚みは１〜20μｍ程度とすることが好ましい。この厚みが１μｍ未満となると配線の抵抗が大きくなるため、配線群による半導体素子への良好な電源供給や安定したグランドの確保・良好な信号の伝搬が困難となる傾向が見られる。他方、20μｍを超えるとその上に積層される絶縁層による被覆が不十分となって絶縁不良となる場合がある。
【００６３】
貫通導体群群Ｔの各貫通導体群は、横断面形状が円形のものの他にも楕円形や正方形・長方形等の矩形、その他の異形状のものを用いてもよい。その位置や大きさは、使用する材料の特性に応じて、要求される仕様に対応する電気的特性や絶縁層への形成・配設の容易さ等の条件を満たすように適宜設定される。
【００６４】
例えば、絶縁層にガラスセラミックスを用い、平行配線群に銅を主成分とする導体材料を用いた場合であれば、絶縁層の厚みを100μｍとし、配線の線幅を100μｍ、配線間の間隔を100μｍ、貫通導体群の径を100μｍとすることによって、信号配線のインピーダンスを50Ωとし、上下の平行配線群間を高周波信号の反射を抑えた接続をすることができる。
【００６５】
なお、本発明は以上の実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の変更を加えることは何ら差し支えない。例えば、上述の実施例では本発明を半導体素子を搭載する多層配線基板として説明したが、これを半導体素子を収容する半導体素子収納用パッケージや、あるいはマルチチップモジュールに適用するものとしてもよい。また、絶縁層として放熱を考慮した窒化アルミニウム質焼結体・炭化珪素質焼結体や、低誘電率を考慮したガラスセラミックス質焼結体を用いたものとしてもよい。
【００６６】
【発明の効果】
本発明の多層回路基板によれば、第１および第２の平行配線群を各区分領域において互いに直交配置して上下に積層し、貫通導体群で電気的に接続して成る積層配線体を具備して成ることから、各平行配線群同士の配線間におけるクロストークノイズを減少させて最小とすることができ、第２の配線層を構成する平行配線群の配線は絶縁層の中央部を取り囲むようにほぼ環状の配線構造をとることとなり、配線間のクロストークノイズを低減させることができるとともに、ＥＭＩノイズ対策としても効果を有するものとなり、しかも、第１の平行配線群を第１の絶縁層の外周部に形成した環状接地配線により取り囲んでこの環状接地配線に第１の平行配線群中の接地配線を電気的に接続したことから、第１の平行配線群内の各区分領域における接地配線を同一の接地電位に保つことができるため半導体素子等の作動に伴う同時スイッチングノイズを低減することが可能となるとともに、環状接地配線が電磁的なシールドとしても機能するので第１の平行配線群に対するＥＭＩノイズの侵入も効果的に低減させることが可能となる。
【００６７】
また、第２の平行配線群についても、各区分領域の平行配線は第２の絶縁層の中央部を取り囲むようにほぼ環状の配線構造をとることとなり、配線間のクロストークノイズを低減させることができるとともにＥＭＩノイズの影響を低減できるものである。特に、第２の配線層の第２の絶縁層の最外周部における配線が接地配線であることから、この接地配線が第１の平行配線群を取り囲む環状接地配線と同様に電磁的なシールドとしても機能するので、第２の平行配線群に対するＥＭＩノイズの侵入も効果的に低減させることができる。また、この最外周部の接地配線を高抵抗帯と低抵抗帯とが併設されているものとし、さらに、高抵抗帯を低抵抗帯の外側に位置させて形成することにより、接地電位の安定化とＥＭＩノイズの影響の低減とをともに効率よく行なうことができる。また、各区分領域の配線が電気的に接続されてなる環状配線を有し、さらに最外周側の環状配線を環状接地配線とすることにより、ＥＭＩノイズの影響を第１の平行配線群における環状接地配線と同様に有効に低減させることができる。
【００６８】
また、環状接地配線および第２の平行配線群の最外周部の接地配線の高抵抗帯のシート抵抗値を0.01Ω／□〜10000Ω／□とすることにより、電源配線お接地配線に発生したノイズを効率よく十分に吸収して減衰させることができるため、電源配線および接地配線から放射されるＥＭＩノイズを有効に低減させることができる。
【００６９】
以上により、本発明によれば、所定の区分領域で交互に直交させて積層された平行配線群で構成され、同一層内および上下層間における配線間のクロストークを低減させる配線構造を有しつつ、各区分領域でそれぞれ絶縁層の中央部側に向かう平行配線群に対してもＥＭＩノイズの影響を低減させることができる、高速で作動する半導体素子等の電子部品を搭載する電子回路基板等に好適な多層配線基板を提供することができた。
【図面の簡単な説明】
【図１】本発明の多層配線基板の実施の形態の一例を示す、第１層目の絶縁層の上面図である。
【図２】本発明の多層配線基板の実施の形態の一例を示す、第２層目の絶縁層の上面図である。
【図３】本発明の多層配線基板の実施の形態の一例を示す、第３層目の絶縁層の上面図である。
【図４】本発明の多層配線基板の実施の形態の一例を示す、第４層目の絶縁層の上面図である。
【図５】本発明の多層配線基板の実施の形態の一例を示す、第５層目の絶縁層の上面図である。
【図６】本発明の多層配線基板の実施の形態の一例を示す、第５層目の絶縁層の下面図である。
【符号の説明】
Ｉ１〜Ｉ５・・・・第１層目〜第５層目の絶縁層
Ｌ１、Ｌ２・・・・第１、第２の平行配線群
Ｐ１、Ｐ２・・・・第１、第２の電源配線
Ｇ１、Ｇ２・・・・第１、第２の接地配線
Ｓ１、Ｓ２・・・・第１、第４の信号配線
Ｔ・・・・・・・・貫通導体群群
ＣＬＰ・・・・・・電源用接続ランド
ＧＬＧ・・・・・・接地用接続ランド
ＧＲ・・・・・・・環状接地配線
ＨＲ・・・・・・・高抵抗帯
ＬＲ・・・・・・・低抵抗帯
【発明の属する技術分野】
本発明は電子回路基板等に使用される多層配線基板に関し、より詳細には高速で作動する半導体素子を搭載する多層配線基板における配線構造に関するものである。
【０００２】
【従来の技術】
従来、半導体集積回路素子等の半導体素子が搭載され、電子回路基板等に使用される多層配線基板においては、内部配線用の配線導体の形成にあたって、アルミナ等のセラミックスから成る絶縁層とタングステン（Ｗ）等の高融点金属から成る配線導体とを交互に積層して多層配線基板を形成していた。
【０００３】
従来の多層配線基板においては、内部配線用配線導体のうち信号配線は通常、ストリップ配線構造とされており、信号配線として形成された配線導体の上下に絶縁層を介していわゆるベタパターン形状の広面積の接地（グランド）層または電源層が形成されていた。
【０００４】
また、多層配線基板が取り扱う電気信号の高速化に伴い、絶縁層を比誘電率が10程度であるアルミナセラミックスに代えて比誘電率が3.5〜５と比較的小さいポリイミド樹脂やエポキシ樹脂を用いて形成し、この絶縁層上に蒸着法やスパッタリング法等の気相成長法による薄膜形成技術を用いて銅（Ｃｕ）から成る内部配線用導体層を形成し、フォトリソグラフィ法により微細なパターンの配線導体を形成して、この絶縁層と配線導体とを多層化することにより高密度・高機能でかつ半導体素子の高速作動が可能となる多層配線基板を得ることも行なわれていた。
【０００５】
一方、多層配線基板の内部配線の配線構造として、配線のインピーダンスの整合によるリンギングノイズの低減や信号配線間のクロストークの低減等を図り、しかも高密度配線を実現するために、各絶縁層の上面に平行配線群を形成し、これを多層化して各層の配線群のうち所定の配線同士をビア導体やスルーホール導体等の貫通導体群を介して電気的に接続する構造が提案されている。
【０００６】
このような平行配線群を有する多層配線基板においては、この多層配線基板に搭載される半導体素子等の電子部品とこの多層配線基板が実装される実装ボードとを電気的に接続するために、多層配線基板内で各平行配線群のうちから適当な配線を選択し、異なる配線層間における配線同士の接続はビア導体等の貫通導体群を介して行なわれる。
【０００７】
そして、このような多層配線基板によれば、信号線をストリップ線路で構成する場合に比べて配線層の層数を削減できるとともに、平行配線群内および平行配線群間において、信号配線間のクロストークを低減することができるものである。
【０００８】
【発明が解決しようとする課題】
しかしながら、この従来の平行配線群を有する多層配線基板においては、搭載される半導体素子等の電子部品の高速化に伴い、各種電子機器等から不要な電磁波が放射されることによりこの電磁波が電子機器内もしくは周辺の他の電気機器に対して侵入し、電子回路にノイズとして影響を与え、電子機器に誤動作を引き起こす原因となるという、ＥＭＩ（Electro-Magnetic Interference：電磁波妨害）ノイズが問題とされるようになっている。
【０００９】
これに対し、本発明者は、特願平12−21822号において、第１の絶縁層に形成され、この第１の絶縁層の中央部に交点を有する２〜４本の直線で中心角が略等しくなるように区分された各区分領域においてそれぞれ前記交点側に向かう第１の平行配線群と、前記第１の絶縁層に積層された第２の絶縁層に形成され、前記各区分領域においてそれぞれ前記第１の平行配線群と直交する第２の平行配線群と、前記第１および第２の平行配線群を電気的に接続する貫通導体群群とから成る積層配線体を具備して成り、前記第１の平行配線群は各区分領域においてそれぞれ接地配線を有するとともに前記第１の絶縁層の外周部に形成した環状接地配線により取り囲まれており、かつこの環状接地配線に前記接地配線が電気的に接続されていることを特徴とする多層配線基板を提案した。
【００１０】
これによれば、第１の平行配線群を第１の絶縁層の外周部に形成した環状接地配線により取り囲んで、この環状接地配線に第１の平行配線群中の接地配線を電気的に接続したことから、第１の平行配線群内の各区分領域における接地配線を同一の接地電位に保つことができるため、半導体素子等の作動に伴う同時スイッチングノイズを低減することが可能となるとともに、環状接地配線が電磁的なシールドとしても機能するので第１の平行配線群に対するＥＭＩノイズ対策として非常に有効なものである。
【００１１】
しかしながら、更なる情報処理能力の向上が求められる中で、半導体素子の動作周波数が１ＧＨｚを超えるといった動作速度の高速化が急激に進んできた。このような中で、各種電子機器等から伝送される電気信号の高調波成分によりＥＭＩノイズが大きくなるという新たな問題点が発生してきた。この高調波成分とはデジタル信号に含まれるより高周波の周波数成分のことであり、半導体素子の動作周波数（基本波）の整数倍の周波数で大きな成分を有し、高調波成分の周波数が大きくなるに連れ成分が減少するものである。特に、動作周波数の５倍程度までの周波数の高調波成分が大きな成分を有することが知られている。この多層配線基板においてもより完全なＥＭＩ対策を求める際には、電源配線と接地配線間のインピーダンス特性に含まれる反共振周波数が高調波成分の周波数と一致する場合には、その高調波が電源配線および接地配線の電磁気的ノイズとして作用するため、ＥＭＩノイズの侵入を完全には抑えきれず、半導体素子等の更なる高速化に伴い、高レベルで安定した電気特性を維持して良好な動作をさせることが困難となる傾向が見られた。
【００１２】
ここで、インピーダンス値はインダクタンス値の平方根に比例し、キャパシタンス値の平方根に反比例する。一般的に、電源配線と接地配線間のインピーダンス値が小さくなるとＥＭＩノイズの侵入を低減できることが知られている。
【００１３】
本発明は上記問題点に鑑み案出されたものであり、その目的は、所定の区分領域で交互に直交させて積層された平行配線群で構成され、同一層内および上下層間における配線間のクロストークを低減させる配線構造を有しつつ、各区分領域でそれぞれ絶縁層の中央部側に向かう平行配線群に対してもＥＭＩノイズの影響を低減させることができる、高速で作動する半導体素子等の電子部品を搭載する電子回路基板等に好適な多層配線基板を提供することにある。
【００１４】
【課題を解決するための手段】
本発明の多層配線基板は、第１の絶縁層に形成され、この第１の絶縁層の中央部に交点を有する２〜４本の直線で中心角が略等しくなるように区分された各区分領域においてそれぞれ前記交点側に向かう第１の平行配線群と、前記第１の絶縁層に積層された第２の絶縁層に形成され、前記各区分領域においてそれぞれ前記第１の平行配線群と直交する第２の平行配線群と、前記第１および第２の平行配線群を電気的に接続する貫通導体群とから成る積層配線体を具備して成り、前記第１の平行配線群は、前記各区分領域においてそれぞれ接地配線を有するとともに前記第１の絶縁層の外周部に形成した環状接地配線により取り囲まれており、かつこの環状接地配線に前記接地配線が電気的に接続されており、前記第２の平行配線群は、前記第２の絶縁層の最外周部における配線が接地配線であることを特徴とするものである。
【００１５】
また、本発明の多層配線基板は、上記構成において、前記第１および第２の平行配線群は、それぞれ複数の信号配線と、各信号配線に隣接する電源配線または接地配線とを有することを特徴とするものである。
【００１６】
本発明の多層配線基板によれば、第１および第２の平行配線群を各区分領域において互いに直交配置して上下に積層し、貫通導体群で電気的に接続して成る積層配線体を具備して成ることから、各平行配線群同士の配線間におけるクロストークノイズを減少させて最小とすることができ、第２の配線層を構成する第２の平行配線群の配線は絶縁層の中央部を取り囲むようにほぼ環状の配線構造をとることとなり、配線間のクロストークノイズを低減させることができるとともに、ＥＭＩノイズ対策としても効果を有するものとなる。しかも、第１の平行配線群を第１の絶縁層の外周部に形成した環状接地配線により取り囲んでこの環状接地配線に第１の平行配線群中の接地配線を電気的に接続したことから、第１の平行配線群内の各区分領域における接地配線を同一の接地電位に保つことができるため、半導体素子等の作動に伴う同時スイッチングノイズを低減することが可能となるとともに、環状接地配線が電磁的なシールドとしても機能するので第１の平行配線群に対するＥＭＩノイズの侵入も効果的に低減させることが可能となる。
【００１７】
また、第２の平行配線群についても、各区分領域の平行配線は第２の絶縁層の中央部を取り囲むようにほぼ環状の配線構造をとることとなり、配線間のクロストークノイズを低減させることができるとともにＥＭＩノイズの影響を低減できる。特に、第２の平行配線群の第２の絶縁層の最外周部における配線を接地配線としたときには、ＥＭＩノイズの影響を第１の平行配線群における環状接地配線と同様に有効に低減させることができる。
【００１８】
さらに、第１の平行配線群を取り囲んで第１の絶縁層の外周部に形成した環状接地配線および／または第２の平行配線群の第２の絶縁層の最外周部における接地配線を、高抵抗帯と低抵抗帯とが併設されているものとすることで、電位降下等の影響を受けることなく第１および第２の平行配線群の接地配線の電位を安定に保つことができるとともに、電源配線と接地配線間のインピーダンス特性に含まれる反共振周波数帯のインピーダンス値を低く抑えることができることにより、電気信号の高調波成分によるＥＭＩノイズの影響を有効に低減させることができる。
【００１９】
これにより、本発明の多層回路基板によれば、積層配線体により配線間のクロストークノイズを低減させることができるとともに、第１および第２の平行配線群についても接地配線の電位を安定に保つことができて同時スイッチングノイズを低減することができ、ＥＭＩノイズの侵入も効果的に低減することができるので、ノイズ発生や高周波信号の伝送損失の発生・搭載される半導体素子等の電子部品の誤動作の発生等を引き起こすことなく、高速で作動する半導体素子等の電子部品を正確かつ安定に動作させることができる。
【００２０】
【発明の実施の形態】
以下、本発明の多層配線基板について添付図面に基づき詳細に説明する。
【００２１】
本発明の多層配線基板の実施の形態の一例を図１〜図６に示す。図１〜図６はそれぞれ本発明の多層配線基板の実施の形態の一例における各絶縁層毎の上面図または下面図であり、図１は上面に集積回路素子が搭載される第１層目の絶縁層の上面図、図２はその下の第２層目の絶縁層の上面図、図３は第３層目の絶縁層の上面図、図４は第４層目の絶縁層の上面図、図５は第５層目の絶縁層の上面図、図６は第５層目の絶縁層の下面図を示している。
【００２２】
これらの図において、Ｉ１〜Ｉ５はそれぞれ第１層目〜第５層目の絶縁層であり、この例では、第１層目の絶縁層Ｉ１は多層配線基板の最上層となり、第５層目の絶縁層Ｉ５は最下層となっている。また、Ｍは第１層目の絶縁層Ｉ１の上面、すなわちこの多層配線基板の上面側の表面の中央部に設けられた集積回路素子等の半導体素子の搭載領域である。
【００２３】
Ｃは搭載領域Ｍの下部で第３層目および第５層目の絶縁層Ｉ３・Ｉ５の上面に配設されたストリップ線路部の線路導体である。この例では、第３層目の絶縁層Ｉ３上の線路導体Ｃは、第２層目の絶縁層Ｉ２の表面に形成された接地導体層ＧＬと、第４層目の絶縁層Ｉ４の表面に形成された電源導体層ＰＬとによりストリップ線路部を形成している。また、複数の線路導体Ｃはそれぞれ接続用の貫通導体群群Ｔを介して多層配線基板表面の搭載領域Ｍに導出され、搭載される半導体素子の各端子電極に電気的に接続される。なお、図１〜図６中において、接続用の貫通導体群群Ｔを始めとする各貫通導体群はいずれも丸印で示している。
【００２４】
ＧＬは第２の絶縁層Ｉ２の表面に形成された接地導体層である。この接地導体層ＧＬは、半導体素子を第１の平行配線群Ｌ１に線路導体Ｃを介して効率よく電気的に接続するための再配列を可能にするとともに、搭載されるデバイスの周波数に応じた接地導体層の面積を最適化し、デバイスへの電位の供給を安定化させることにより電磁ノイズに対するシールド効果を有するものである。この接地導体層ＧＬは、多層配線基板において第２層目の導体層Ｉ２の上面に、下方に形成される各線路導体Ｃおよび各平行配線群Ｌ１・Ｌ２の仕様に応じて適宜形成される。このような接地導体層ＧＬを形成することにより、半導体素子と第１の平行配線群Ｌ１との間で接地配線を効率的に接続できるように再配列させることができ、また電磁ノイズに対して良好なシールド効果を有する多層配線基板を得ることができる。
【００２５】
また、ＰＬは第４層目の絶縁層Ｉ４の表面に形成された電源導体層である。この電源導体層ＰＬは、接地導体層ＧＬと同様に、電源配線を半導体素子から第１の平行配線群Ｌ１に効率よく電気的に接続するための再配列を可能とするものである。この電源配線層ＰＬは、接地導体層ＧＬと同様に、多層配線基板の仕様に応じて適宜形成されるものであり、このような電源導体層ＰＬを形成することにより、半導体素子と第１の平行配線群Ｌ１との間で電源配線を効率的に接続できるように再配列させることができる。
【００２６】
これら接地導体層ＧＬおよび電源導体層ＰＬは、必要に応じて格子状としてもよく、また電源と接地とを入れ替えて用いてもよいものである。これら各層を接地または電源のいずれに設定するかは多層配線基板の仕様に応じて適宜選択すればよい。
【００２７】
なお、接続用の貫通導体群群Ｔはこの接地導体層ＧＬとは電気的に絶縁されてこれらの層を貫通している。
【００２８】
次に、Ｌ１およびＬ２はそれぞれ第３〜第５の絶縁層Ｉ３〜Ｉ５の上面に形成された第１および第２の平行配線群である。この例では、第３および第５の絶縁層Ｉ３・Ｉ５の上面に第１の平行配線群Ｌ１が、第４の絶縁層Ｉ４の上面に第２の平行配線群Ｌ２が形成されて、交互に積層されている。また、Ｐ１およびＰ２はそれぞれ第１および第２の平行配線群Ｌ１・Ｌ２中の電源配線、Ｇ１およびＧ２はそれぞれ第１および第２の平行配線群Ｌ１・Ｌ２中の接地配線、Ｓ１およびＳ２はそれぞれ第１および第２の平行配線群Ｌ１・Ｌ２中の信号配線を示している。
【００２９】
なお、同じ平面に配設された複数の信号配線Ｓ１・Ｓ２はそれぞれ異なる信号を伝送するものとしてもよく、同じ平面に配設された複数の電源配線Ｐ１・Ｐ２はそれぞれ異なる電源を供給するものとしてもよい。
【００３０】
また、外部電気回路との接続は、第２の平行配線群Ｌ２または第１の平行配線群Ｌ１の各配線から外部接続用の貫通導体群群Ｔを介してそれぞれ電気的に接続された、第５層目の絶縁層Ｉ５の下面に配設された接続ランドＣＬに、それぞれ半田バンプ等の接続導体を取着し、これらを外部電気回路の接続電極に電気的に接続することによって行なわれる。なお、これら多数の接続ランドＣＬのうちＣＬＰは電源配線Ｐ１またはＰ２が接続された電源用接続ランドを、ＣＬＧは接地配線Ｇ１またはＧ２が接続された接地用接続ランドを、ＣＬＳは信号配線Ｓ１またはＳ２が接続された信号用接続ランドを示している。また、接続ランドＣＬには必要に応じて接地導体層ＧＬ・電源導体層ＰＬ・線路導体Ｃ等もそれぞれ貫通導体群を介して電気的に接続される。
【００３１】
第３層目および第５層目の絶縁層Ｉ３・Ｉ５上の第１の平行配線群Ｌ１は、各絶縁層Ｉ３・Ｉ５の中央部に対応する搭載領域Ｍ内に交点を有する、図３・図５中に一点鎖線で示した２本の直線で中心角が略等しくなるように区分された各区分領域において、それぞれ交点側すなわち各絶縁層Ｉ３・Ｉ５の中央部の搭載領域Ｍ側に向かう平行配線群で構成されている。ここでは、略正方形状の各絶縁層Ｉ３・Ｉ５の対角線に沿った、交点が搭載領域Ｍ内に位置する２本の直線で中心角が約90度になるように区分された４つの区分領域を設定した場合の例を示している。
【００３２】
また、第４層目の絶縁層Ｉ４上に形成された第２の平行配線群Ｌ２は、この各区分領域（図４中にも一点鎖線で示す）においてそれぞれ第１の平行配線群Ｌ１の平行配線群と直交する平行配線群で構成されている。そして、ここでは、第２の平行配線群Ｌ２のうち各区分領域の平行配線群の電源配線Ｐ２および接地配線Ｇ２が接続されて、略正方形状の第４層目の絶縁層Ｉ４の各辺に平行な配線を有する略正方形状の環状配線を形成している場合の例を示している。
【００３３】
そして、これら第１の平行配線群Ｌ１と第２の平行配線群Ｌ２とは、第３層目および第４層目の絶縁層Ｉ３・Ｉ４に形成された貫通導体群群Ｔにより対応する配線同士が適当な箇所において電気的に接続されており、これにより各区分領域毎に直交する平行配線群が形成された積層配線体である平行配線部を構成している。
【００３４】
また、この例では第１および第２の平行配線群Ｌ１・Ｌ２は、信号配線Ｓ１・Ｓ２に電源配線Ｐ１・Ｐ２または接地配線Ｇ１・Ｇ２がそれぞれ隣接するように配設されている。これにより、同じ絶縁層Ｉ３〜Ｉ５上の信号配線Ｓ１・Ｓ２間を電磁気的に遮断して、同じ平面上の左右の信号配線Ｓ１・Ｓ２間のクロストークノイズを良好に低減することができる。
【００３５】
なお、信号配線Ｓ１・Ｓ２の配置は、この平行配線群Ｌ１・Ｌ２内に所望の配線回路を構成するように、多層配線基板の仕様に応じて適宜設定される。
【００３６】
また、この例では第２の平行配線群Ｌ２の信号配線Ｓ２の一部に対しては、それに隣接する電源配線として電源導体層ＰＬを利用しており、本発明の多層配線基板は、平行配線群とストリップ線路部とを備える場合には、このように変形してもよい。
【００３７】
さらに、信号配線Ｓ１・Ｓ２に必ず電源配線Ｐ１・Ｐ２または接地配線Ｇ１・Ｇ２を隣接させることで、信号配線Ｓ１・Ｓ２間のクロストークノイズを遮断して効果的に低減させることができる。また、同じ平面上の電源配線Ｐ１・Ｐ２と信号配線Ｓ１・Ｓ２、ならびに接地配線Ｇ１・Ｇ２と信号配線Ｓ１・Ｓ２との相互結合が最大となり、信号配線Ｓ１・Ｓ２の電流経路を最短にできる。このため、信号配線Ｓ１・Ｓ２から電源配線Ｐ１・Ｐ２および接地配線Ｇ１・Ｇ２へ至るインダクタンス値を減少させることができ、デバイスのスイッチング時の電源ノイズおよび接地ノイズを効果的に低減することができる。
【００３８】
なお、このことは、第１の平行配線群Ｌ１の下方または第２の平行配線群Ｌ２をさらに積層して多層化した場合には、これらの配線層についても同様に該当するものである。
【００３９】
本発明の多層配線基板によれば、このように区分領域を設定し、各区分領域においてそれぞれ互いに直交する平行配線群が形成された積層配線体を具備するものとすることにより、第２の平行配線群Ｌ２を構成する平行配線群の電源配線Ｐ２および接地配線Ｇ２は第４層目の絶縁層Ｉ４の中央部を取り囲むようにほぼ環状の配線構造をとることとなり、さらに環状に配置される電源配線Ｐ２および接地配線Ｇ２を最適化することにより外部からのＥＭＩノイズの侵入や外部への不要な電磁波ノイズの放射をシールドする効果を有するものとなり、信号配線間のクロストークノイズを低減させることができるとともに、ＥＭＩ対策としても効果を有するものとなる。
【００４０】
さらに、この第２の平行配線群Ｌ２は、図４に示すようにその配線層中の最外周側の環状配線が接地配線Ｇ２である場合には、この環状の接地配線Ｇ２の面積や貫通導体群群との接続を最適化することにより、より効果的にＥＭＩノイズに対してシールド効果を有するものとなり、有効なＥＭＩ対策を施すことができる。
【００４１】
これら第１の平行配線群Ｌ１は第３層目および第５層目の絶縁層Ｉ３・Ｉ５上に、すなわちストリップ線路部の複数の線路導体Ｃと同一面内に形成されており、例えばそのうちの信号配線Ｓ１が、信号配線である複数の線路導体Ｃのそれぞれとその面内で搭載領域Ｍの周辺において接続されている。また、第２の平行配線群Ｌ２は第４層目の絶縁層Ｉ４上に形成されており、第１の平行配線群Ｌ１とは貫通導体群群Ｔで電気的に接続されている。これにより、搭載領域Ｍに搭載される半導体素子の各端子電極と第１または第２の平行配線群Ｌ１・Ｌ２とが、ストリップ線路部を介して電気的に接続されている。
【００４２】
このような配線構造とした本発明の多層配線基板によれば、狭ピッチで極めて高密度に配設された半導体素子の入出力電極に接続された配線をストリップ線路部において線路導体Ｃの配線ピッチ（配線間隔）を拡げ、また信号配線・電源配線・接地配線を再配列して、平行配線群に適した広ピッチの配線に展開し再配列して接続することができるので、平行配線群が有する優れた電気的特性を活かしつつ高密度化された入出力電極を有する半導体素子と効率よく電気的接続を行なうことができる。しかも、ストリップ線路部により、さらには信号配線がすべて展開されるまでこのストリップ線路部を複数積層して設けてそれぞれに対応した平行配線群を併設することにより、半導体素子からの信号配線・電源配線・接地配線を効率よく再配列してその周囲の平行配線群との接続に最適な配線に設定して平行配線群に展開することができるので、半導体素子の高密度化に対応して多層化を図る場合にも、配線設計を最適化してその積層数を低減させることが可能となる。
【００４３】
そして、本発明の多層配線基板においては、第３層および第５層目の絶縁層Ｉ３・Ｉ５の外周部に高抵抗帯ＨＲと低抵抗帯ＬＲとが併設されて成る環状接地配線ＧＲを形成して、この環状接地配線ＧＲにより第１の平行配線群Ｌ１を取り囲んでいる。さらに、この環状接地配線ＧＲを第１の平行配線群Ｌ１の接地配線Ｇ１に電気的に接続している。また、この環状接地配線ＧＲにおいては、高抵抗帯ＨＲが低抵抗帯ＬＲの外側に位置するように形成しておくことが好ましい。
【００４４】
これにより、多層配線基板に搭載される半導体素子等の電子部品の同時スイッチングにより、電源配線および接地配線の電位が変動してしまうことによって、第1の平行配線群Ｌ１中の電源配線Ｐ１および接地配線Ｇ１の端部において電源配線Ｐ１と接地配線Ｇ１間の電磁気的な結合から高周波電流によるＥＭＩ(Electro-Magnetic Interference：電磁波妨害)ノイズの自由空間への放射、いわゆる高周波電流の縁飾りの発生によるＥＭＩノイズの自由空間への放射を、この環状接地配線ＧＲによってシールドすることができるとともに、第１の平行配線群Ｌ１中の接地配線Ｇ１を貫通導体群群Ｔを介することなく環状接地配線ＧＲの内側に位置する低抵抗帯ＬＲに電気的に接続することができるため、貫通導体群Ｔによる電位降下等の影響を受けることなく第１の平行配線群Ｌ１の電位を安定な状態に保つことができる。さらに、環状接地導体ＧＲの外側に位置する高抵抗帯ＨＲにより、電源配線と接地配線間のインピーダンス特性に含まれる反共振周波数帯のインピーダンス値を低く抑えることができる。この結果、多層配線基板の周辺部から発生し放射されるＥＭＩノイズを大幅に低減させることが可能となるとともにＥＭＩノイズの侵入も効果的に低減することもでき、第１の平行配線群Ｌ１についても接地導体Ｇ１の電位を安定に保つことができて同時スイッチングノイズを低減することができ、搭載される電子部品についても高レベルで安定した電気特性を維持して良好な動作をさせることができるものとなる。
【００４５】
なお、このような環状接地配線ＧＲを構成する外側の高抵抗帯ＨＲは、そのシート抵抗値を0.01Ω／□〜10000Ω／□としておくことが好ましい。これは、このシート抵抗が0.01Ω／□よりも低いと、環状接地配線ＧＲが高抵抗帯ＨＲによってノイズを吸収し、減衰させる能力が充分でなくなる傾向があり、他方、10000Ω／□よりも高いと高抵抗帯ＨＲがノイズを反射し吸収しなくなる傾向があるためである。
【００４６】
このように、環状接地配線ＧＲを形成する場合、第１の平行配線群Ｌ１の周囲を取り囲むように第３および第５の絶縁層Ｉ３・Ｉ５の外周部に配置する。
【００４７】
また、図４に示すように、第２の平行配線群Ｌ２のうち、第４の絶縁層Ｉ４の最外周部における配線を接地配線とし、これも内側の低抵抗帯ＬＲと外側の高抵抗帯ＨＲとが併設されたものとするとよく、さらに、各区分領域におけるこれら最外周部の接地配線を環状に接続して環状接地配線ＧＲとしておき、これを第３および第５の絶縁層Ｉ３・Ｉ５の外周部の環状接地配線ＧＲに大体重なり合うように配置しておくことが好ましい。これにより、第２の平行配線群Ｌ２についても、第１の平行配線群Ｌ１と同様に、多層配線基板の周辺部から発生し放射されるＥＭＩノイズを大幅に低減させることが可能となるとともにＥＭＩノイズの侵入も効果的に低減することもでき、第２の平行配線群Ｌ２についても接地導体Ｇ２の電位を安定に保つことができて同時スイッチングノイズを低減することができ、搭載される電子部品についても高レベルで安定した電気特性を維持して良好な動作をさせることができるものとなる。
【００４８】
本発明の多層配線基板においては、平行配線部を構成する各区分領域の設定として上述の例の他にも、第３層目および第５層目の絶縁層Ｉ３・Ｉ５の中央部に対応する搭載領域Ｍ内に交点を有する、略正方形状の各絶縁層Ｉ３・Ｉ５の辺のほぼ中央を通る辺に平行な直線に沿った２本の直線で中心角が約90度になるように区分された４つの区分領域を設定してもよく、３本の直線で中心角が約60度と略等しくなるように区分された６つの区分領域を設定してもよく、さらに、４本の直線で中心角が約45度と略等しくなるように区分された８つの区分領域を設定してもよい。
【００４９】
これらいずれの場合であっても、上述の例と同様に、同じ平面上の左右の信号配線Ｓ１・Ｓ２間だけでなく上下層の平行配線群が直交しているため上下層間のクロストークノイズを良好に低減することができ、信号配線Ｓ１・Ｓ２の電流経路を最短にできる。このため、信号配線Ｓ１・Ｓ２から電源配線Ｐ１・Ｐ２および接地配線Ｇ１・Ｇ２へのインダクタンス値を減少させることができ、デバイスのスイッチング時電源ノイズおよび接地ノイズを効果的に低減することができる。また、第１の平行配線群Ｌ１に対して環状接地配線ＧＲを設けることによって同時スイッチングノイズの低減やＥＭＩノイズの影響の低減が行なえるとともに、第２の平行配線群Ｌ２を構成する平行配線群の電源配線Ｐ２および接地配線Ｇ２がそれらが形成された絶縁層の中央部を取り囲むように環状の配線構造をとっている場合には、これら電源配線Ｐ２および接地配線Ｇ２を最適化することにより外部からのＥＭＩノイズの侵入や外部への不要な電磁波ノイズの放射をシールドする効果を有し、信号配線間のクロストークノイズを低減させることができるとともに、ＥＭＩ対策としても効果を有する。
【００５０】
この第２の平行配線群Ｌ２の最外周側の環状配線を接地配線Ｇ２とし、前述のように内側の低抵抗帯ＬＲと外側の高抵抗帯ＨＲとが併設された環状接地配線ＧＲとしたときには、この環状の接地配線Ｇ２（環状接地配線ＧＲ）の面積や貫通導体群群との接続を最適化することにより、さらに効果的にＥＭＩノイズに対してシールド効果を有するものとなり、有効なＥＭＩ対策を施すことができる。
【００５１】
このような本発明の多層配線基板には、例えばその表面にＭＰＵ（Micro Processing Unit）・ＡＳＩＣ（Application Specific Integrated Circuit）・ＤＳＰ（Digital Signal Processor）のような半導体素子等の電子部品が搭載される。そして、半導体素子収納用パッケージ等の電子部品収納用パッケージや電子部品搭載用基板、多数の半導体集積回路素子が搭載されるいわゆるマルチチップモジュールやマルチチップパッケージ、あるいはマザーボード等として使用される。これらの電子部品は、例えばいわゆるバンプ電極によりこの多層配線基板の表面に実装されて、あるいは接着剤・ろう材等により搭載部に取着されるとともにボンディングワイヤ等を介して、貫通導体群等により第１または第２の平行配線群Ｌ１・Ｌ２と電気的に接続される。なお、外部電気回路との接続部ならびに搭載される半導体素子等の電子部品との接続部は図示していない。
【００５２】
貫通導体群群Ｔは、ここでは例えば絶縁層Ｉ３・Ｉ４を貫通して上下の配線同士を、あるいは配線と半導体素子または多層配線基板の表面に形成される外部接続端子等とを電気的に接続するものであり、通常はスルーホール導体やビア導体等が用いられ、接続に必要な箇所に形成される。
【００５３】
本発明の多層配線基板においては、積層配線体の上下には種々の配線構造の多層配線部を積層して多層配線基板を構成することができる。例えば、積層配線体と同様に平行配線群を直交させて積層した構成の配線構造、あるいはストリップ線路構造の配線構造、その他、マイクロストリップ線路構造・コプレーナ線路構造等を多層配線基板に要求される仕様等に応じて適宜選択して用いることができる。
【００５４】
また、例えば、ポリイミド絶縁層と銅蒸着による導体層といったものを積層して、電子回路を構成してもよい。また、チップ抵抗・薄膜抵抗・コイルインダクタ・クロスコンデンサ・チップコンデンサ・電解コンデンサといったものを取着して半導体素子収納用パッケージを構成してもよい。
【００５５】
また、各絶縁層の形状は、図示したような略正方形状のものに限られるものではなく、長方形状や菱形状・多角形状等の形状であってもよい。
【００５６】
なお、第１および第２の平行配線群Ｌ１・Ｌ２は、各絶縁層の表面に形成するものに限られず、それぞれの絶縁層の内部に形成したものであってもよい。
【００５７】
本発明の多層配線基板において、第３層目〜第５層目の絶縁層Ｉ３〜Ｉ５を始めとする各絶縁層は、例えばセラミックグリーンシート積層法によって、酸化アルミニウム質焼結体や窒化アルミニウム質焼結体・炭化珪素質焼結体・窒化珪素質焼結体・ムライト質焼結体・ガラスセラミックス等の無機絶縁材料を使用して、あるいはポリイミド・エポキシ樹脂・フッ素樹脂・ポリノルボルネン・ベンゾシクロブテン等の有機絶縁材料を使用して、あるいはセラミックス粉末等の無機絶縁物粉末をエポキシ系樹脂等の熱硬化性樹脂で結合して成る複合絶縁材料等の電気絶縁材料を使用して形成される。
【００５８】
これら絶縁層は、それぞれの絶縁層の特性に応じて、グリーンシート積層法やビルドアップ法等の方法により所望の多層配線基板を構成するように形成すればよい。これら絶縁層の厚みとしては、使用する材料の特性に応じて、また要求される仕様に対応する機械的強度や電気的特性・貫通導体群群の形成の容易さ等の条件を満たすように適宜設定される。
【００５９】
第１および第２の平行配線群Ｌ１・Ｌ２や環状接地配線ＧＲ、その他の配線層ならびに貫通導体群群Ｔ等は、例えばタングステンやモリブデン・モリブデン−マンガン・銅・銀・銀−パラジウム等の金属粉末メタライズ、あるいは銅・銀・ニッケル・クロム・チタン・金・ニオブやそれらの合金等の金属材料の薄膜等から成る。
【００６０】
これら配線導体および貫通導体群は、それぞれの材料の特性や絶縁層への形成方法に従って、例えば厚膜印刷法により、あるいはスパッタリング法・真空蒸着法またはメッキ法により金属層を形成した後フォトリソグラフィ法により、所定のパターン形状・大きさに設定されて形成され、各絶縁層に配設される。
【００６１】
第１および第２の平行配線群Ｌ１・Ｌ２の各配線の幅および配線間の間隔は、使用する材料の特性に応じて、要求される仕様に対応する電気的特性や各絶縁層への配設の容易さ等の条件を満たすように適宜設定される。
【００６２】
なお、各平行配線群Ｌ１・Ｌ２の厚みは１〜20μｍ程度とすることが好ましい。この厚みが１μｍ未満となると配線の抵抗が大きくなるため、配線群による半導体素子への良好な電源供給や安定したグランドの確保・良好な信号の伝搬が困難となる傾向が見られる。他方、20μｍを超えるとその上に積層される絶縁層による被覆が不十分となって絶縁不良となる場合がある。
【００６３】
貫通導体群群Ｔの各貫通導体群は、横断面形状が円形のものの他にも楕円形や正方形・長方形等の矩形、その他の異形状のものを用いてもよい。その位置や大きさは、使用する材料の特性に応じて、要求される仕様に対応する電気的特性や絶縁層への形成・配設の容易さ等の条件を満たすように適宜設定される。
【００６４】
例えば、絶縁層にガラスセラミックスを用い、平行配線群に銅を主成分とする導体材料を用いた場合であれば、絶縁層の厚みを100μｍとし、配線の線幅を100μｍ、配線間の間隔を100μｍ、貫通導体群の径を100μｍとすることによって、信号配線のインピーダンスを50Ωとし、上下の平行配線群間を高周波信号の反射を抑えた接続をすることができる。
【００６５】
なお、本発明は以上の実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の変更を加えることは何ら差し支えない。例えば、上述の実施例では本発明を半導体素子を搭載する多層配線基板として説明したが、これを半導体素子を収容する半導体素子収納用パッケージや、あるいはマルチチップモジュールに適用するものとしてもよい。また、絶縁層として放熱を考慮した窒化アルミニウム質焼結体・炭化珪素質焼結体や、低誘電率を考慮したガラスセラミックス質焼結体を用いたものとしてもよい。
【００６６】
【発明の効果】
本発明の多層回路基板によれば、第１および第２の平行配線群を各区分領域において互いに直交配置して上下に積層し、貫通導体群で電気的に接続して成る積層配線体を具備して成ることから、各平行配線群同士の配線間におけるクロストークノイズを減少させて最小とすることができ、第２の配線層を構成する平行配線群の配線は絶縁層の中央部を取り囲むようにほぼ環状の配線構造をとることとなり、配線間のクロストークノイズを低減させることができるとともに、ＥＭＩノイズ対策としても効果を有するものとなり、しかも、第１の平行配線群を第１の絶縁層の外周部に形成した環状接地配線により取り囲んでこの環状接地配線に第１の平行配線群中の接地配線を電気的に接続したことから、第１の平行配線群内の各区分領域における接地配線を同一の接地電位に保つことができるため半導体素子等の作動に伴う同時スイッチングノイズを低減することが可能となるとともに、環状接地配線が電磁的なシールドとしても機能するので第１の平行配線群に対するＥＭＩノイズの侵入も効果的に低減させることが可能となる。
【００６７】
また、第２の平行配線群についても、各区分領域の平行配線は第２の絶縁層の中央部を取り囲むようにほぼ環状の配線構造をとることとなり、配線間のクロストークノイズを低減させることができるとともにＥＭＩノイズの影響を低減できるものである。特に、第２の配線層の第２の絶縁層の最外周部における配線が接地配線であることから、この接地配線が第１の平行配線群を取り囲む環状接地配線と同様に電磁的なシールドとしても機能するので、第２の平行配線群に対するＥＭＩノイズの侵入も効果的に低減させることができる。また、この最外周部の接地配線を高抵抗帯と低抵抗帯とが併設されているものとし、さらに、高抵抗帯を低抵抗帯の外側に位置させて形成することにより、接地電位の安定化とＥＭＩノイズの影響の低減とをともに効率よく行なうことができる。また、各区分領域の配線が電気的に接続されてなる環状配線を有し、さらに最外周側の環状配線を環状接地配線とすることにより、ＥＭＩノイズの影響を第１の平行配線群における環状接地配線と同様に有効に低減させることができる。
【００６８】
また、環状接地配線および第２の平行配線群の最外周部の接地配線の高抵抗帯のシート抵抗値を0.01Ω／□〜10000Ω／□とすることにより、電源配線お接地配線に発生したノイズを効率よく十分に吸収して減衰させることができるため、電源配線および接地配線から放射されるＥＭＩノイズを有効に低減させることができる。
【００６９】
以上により、本発明によれば、所定の区分領域で交互に直交させて積層された平行配線群で構成され、同一層内および上下層間における配線間のクロストークを低減させる配線構造を有しつつ、各区分領域でそれぞれ絶縁層の中央部側に向かう平行配線群に対してもＥＭＩノイズの影響を低減させることができる、高速で作動する半導体素子等の電子部品を搭載する電子回路基板等に好適な多層配線基板を提供することができた。
【図面の簡単な説明】
【図１】本発明の多層配線基板の実施の形態の一例を示す、第１層目の絶縁層の上面図である。
【図２】本発明の多層配線基板の実施の形態の一例を示す、第２層目の絶縁層の上面図である。
【図３】本発明の多層配線基板の実施の形態の一例を示す、第３層目の絶縁層の上面図である。
【図４】本発明の多層配線基板の実施の形態の一例を示す、第４層目の絶縁層の上面図である。
【図５】本発明の多層配線基板の実施の形態の一例を示す、第５層目の絶縁層の上面図である。
【図６】本発明の多層配線基板の実施の形態の一例を示す、第５層目の絶縁層の下面図である。
【符号の説明】
Ｉ１〜Ｉ５・・・・第１層目〜第５層目の絶縁層
Ｌ１、Ｌ２・・・・第１、第２の平行配線群
Ｐ１、Ｐ２・・・・第１、第２の電源配線
Ｇ１、Ｇ２・・・・第１、第２の接地配線
Ｓ１、Ｓ２・・・・第１、第４の信号配線
Ｔ・・・・・・・・貫通導体群群
ＣＬＰ・・・・・・電源用接続ランド
ＧＬＧ・・・・・・接地用接続ランド
ＧＲ・・・・・・・環状接地配線
ＨＲ・・・・・・・高抵抗帯
ＬＲ・・・・・・・低抵抗帯
Claims (5)
- 第１の絶縁層に形成され、該第１の絶縁層の中央部に交点を有する２〜４本の直線で中心角が略等しくなるように区分された各区分領域においてそれぞれ前記交点側に向かう第１の平行配線群と、前記第１の絶縁層に積層された第２の絶縁層に形成され、前記各区分領域においてそれぞれ前記第１の平行配線群と直交する第２の平行配線群と、前記第１および第２の平行配線群を電気的に接続する貫通導体群とから成る積層配線体を具備して成り、前記第１の平行配線群は、前記各区分領域においてそれぞれ接地配線を有するとともに前記第１の絶縁層の外周部に形成した環状接地配線により取り囲まれており、かつ該環状接地配線に前記接地配線が電気的に接続されており、前記第２の平行配線群は、前記第２の絶縁層の最外周部における配線が接地配線であることを特徴とする多層配線基板。
- 前記第１および第２の平行配線群は、それぞれ複数の信号配線と、各信号配線に隣接する電源配線または接地配線とを有することを特徴とする請求項１記載の多層配線基板。
- 前記第１の絶縁層の外周部に形成した前記環状接地配線および／または前記第２の平行配線群の前記第２の絶縁層の最外周部における接地配線は、高抵抗帯と低抵抗帯とが併設されていることを特徴とする請求項１記載の多層配線基板。
- 前記高抵抗帯が前記低抵抗帯の外側に形成されていることを特徴とする請求項３記載の多層配線基板。
- 前記高抵抗帯のシート抵抗値が０．０１Ω／□〜１００００Ω／□であることを特徴とする請求項３記載の多層配線基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001395103A JP3798978B2 (ja) | 2001-12-26 | 2001-12-26 | 多層配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001395103A JP3798978B2 (ja) | 2001-12-26 | 2001-12-26 | 多層配線基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003198147A JP2003198147A (ja) | 2003-07-11 |
| JP3798978B2 true JP3798978B2 (ja) | 2006-07-19 |
Family
ID=27601621
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001395103A Expired - Fee Related JP3798978B2 (ja) | 2001-12-26 | 2001-12-26 | 多層配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3798978B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101915946B1 (ko) * | 2015-09-23 | 2018-11-08 | 스템코 주식회사 | 연성 회로 기판 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5412029B2 (ja) * | 2006-12-28 | 2014-02-12 | 株式会社日本マイクロニクス | プローブユニット基板 |
| JP5165912B2 (ja) * | 2007-03-15 | 2013-03-21 | 株式会社日立製作所 | 低ノイズ半導体装置 |
| JP5012779B2 (ja) * | 2008-12-08 | 2012-08-29 | 日本電気株式会社 | 半導体装置 |
| US10784199B2 (en) * | 2019-02-20 | 2020-09-22 | Micron Technology, Inc. | Component inter-digitated VIAS and leads |
-
2001
- 2001-12-26 JP JP2001395103A patent/JP3798978B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101915946B1 (ko) * | 2015-09-23 | 2018-11-08 | 스템코 주식회사 | 연성 회로 기판 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003198147A (ja) | 2003-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3878795B2 (ja) | 多層配線基板 | |
| JP3798978B2 (ja) | 多層配線基板 | |
| JP3796104B2 (ja) | 多層配線基板 | |
| JP3792472B2 (ja) | 多層配線基板 | |
| JP3935638B2 (ja) | 多層配線基板 | |
| JP3798919B2 (ja) | 多層配線基板 | |
| JP3754863B2 (ja) | 多層配線基板 | |
| JP3754865B2 (ja) | 多層配線基板 | |
| JP4601369B2 (ja) | 配線基板 | |
| JP3670515B2 (ja) | 多層配線基板 | |
| JP3784244B2 (ja) | 多層配線基板 | |
| JP3792482B2 (ja) | 多層配線基板 | |
| JP3754866B2 (ja) | 多層配線基板 | |
| JP2001217345A (ja) | 多層配線基板 | |
| JP3692254B2 (ja) | 多層配線基板 | |
| JP3754864B2 (ja) | 多層配線基板 | |
| JP3792483B2 (ja) | 多層配線基板 | |
| JP3940537B2 (ja) | 多層配線基板 | |
| JP2002043762A (ja) | 多層配線基板 | |
| JP2001217348A (ja) | 多層配線基板 | |
| JP2001007518A (ja) | 多層配線基板 | |
| JP3752409B2 (ja) | 多層配線基板 | |
| JP2001007525A (ja) | 多層配線基板 | |
| JP2001077541A (ja) | 多層配線基板 | |
| JP2001217347A (ja) | 多層配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040109 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060418 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060421 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090428 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100428 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110428 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110428 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120428 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120428 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130428 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140428 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |