JP3784244B2 - 多層配線基板 - Google Patents
多層配線基板 Download PDFInfo
- Publication number
- JP3784244B2 JP3784244B2 JP2000198450A JP2000198450A JP3784244B2 JP 3784244 B2 JP3784244 B2 JP 3784244B2 JP 2000198450 A JP2000198450 A JP 2000198450A JP 2000198450 A JP2000198450 A JP 2000198450A JP 3784244 B2 JP3784244 B2 JP 3784244B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- parallel
- group
- insulating layer
- parallel wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は電子回路基板等に使用される多層配線基板に関し、より詳細には高速で作動する半導体素子を搭載する多層配線基板における配線構造に関するものである。
【０００２】
【従来の技術】
従来、半導体集積回路素子等の半導体素子が搭載され、電子回路基板等に使用される多層配線基板においては、内部配線用の配線導体の形成にあたって、アルミナ等のセラミックスからなる絶縁層とタングステン（Ｗ）等の高融点金属からなる配線導体とを交互に積層して多層配線基板を形成していた。
【０００３】
従来の多層配線基板においては、内部配線用配線導体のうち信号配線は通常、ストリップ配線構造とされており、信号配線として形成された配線導体の上下に絶縁層を介していわゆるベタパターン形状の広面積の接地（グランド）層または電源層が形成されていた。
【０００４】
また、多層配線基板が取り扱う電気信号の高速化に伴い、絶縁層を比誘電率が10程度であるアルミナセラミックスに代えて比誘電率が3.5〜５と比較的小さいポリイミド樹脂やエポキシ樹脂を用いて形成し、この絶縁層上に蒸着法やスパッタリング法等の気相成長法による薄膜形成技術を用いて銅（Ｃｕ）からなる内部配線用導体層を形成し、フォトリソグラフィ法により微細なパターンの配線導体を形成して、この絶縁層と配線導体とを多層化することにより高密度・高機能でかつ半導体素子の高速作動が可能となる多層配線基板を得ることも行なわれていた。
【０００５】
一方、多層配線基板の内部配線の配線構造として、配線のインピーダンスの整合によるリンギングノイズの低減や信号配線間のクロストークの低減等を図り、しかも高密度配線を実現するために、各絶縁層の上面に平行配線群を形成し、これを多層化して各層の配線群のうち所定の配線同士をビア導体やスルーホール導体等の貫通導体を介して電気的に接続する構造が提案されている。
【０００６】
このような平行配線群を有する多層配線基板においては、この多層配線基板に搭載される半導体素子等の電子部品とこの多層配線基板が実装される実装ボードとを電気的に接続するために、多層配線基板内で各平行配線群のうちから適当な配線を選択し、異なる配線層間における配線同士の接続はビア導体等の貫通導体を介して行なわれる。
【０００７】
そして、このような多層配線基板によれば、信号線をストリップ線路で構成する場合に比べて配線層の層数を削減できるとともに、平行配線群内および平行配線群間において、信号配線間のクロストークを低減することができるものである。
【０００８】
【発明が解決しようとする課題】
近年の電子部品の高速化・高密度化に伴い、多層配線基板の内部に発生するノイズが電子部品や周囲の電子機器の動作に悪影響を及ぼすことが大きな問題となってきている。
【０００９】
この多層配線基板の内部で発生するノイズには、例えばインピーダンスの不整合に起因するリンギングノイズや隣接の信号配線との電磁気的な結合で生じるクロストークノイズ、多層配線基板に搭載される電子部品のスイッチング時に発生するパワー／グランドノイズ、多層配線基板の内部の配線や電源／グランド配線あるいは電源／グランド面から放射されるＥＭＩ（Electro-Magnetic Interference：電磁的干渉）ノイズが挙げられる。
【００１０】
このような各種のノイズの発生や影響の抑制を低減させるべく、前記の平行配線群を有する多層配線基板においても種々の改善の提案がなされている。しかしながら、ＧＨｚ帯以上の周波数帯を考慮した場合には、平行配線群によって伝送される高周波信号を減衰させたりすることなく、しかも作製が容易で製造工程数や製造コストが大幅に増加しないような構成の多層配線基板に対する要求が高まっている。
【００１１】
本発明は上記要求に応えるべく案出されたものであり、その目的は、直交させて積層された平行配線群で構成され、同一層内および上下層間における配線間のクロストークを低減させる配線構造を有しつつ、さらにＥＭＩノイズの影響を低減させることができる、高速で作動する半導体素子等の電子部品を搭載する電子回路基板等に好適な多層配線基板を提供することにある。
【００１２】
【課題を解決するための手段】
本発明の多層配線基板は、第１の絶縁層に形成され、この第１の絶縁層の中央部に交点を有する２〜４本の直線で中心角が略等しくなるように区分された各区分領域においてそれぞれ前記交点側に向かう第１の平行配線群と、前記第１の絶縁層に積層された第２の絶縁層に形成され、前記各区分領域においてそれぞれ前記第１の平行配線群と直交する第２の平行配線群と、前記第１および第２の平行配線群を電気的に接続する貫通導体群とから成る積層配線体を具備して成り、前記第２の平行配線群は前記各区分領域の平行配線群の配線が接続されてなる環状配線を構成し、前記第１および第２の平行配線群はそれぞれ前記第１および第２の絶縁層の外周部に形成した環状磁性体層により取り囲まれていることを特徴とするものである。
【００１３】
また、本発明の多層配線基板は、上記構成において、前記第１および第２の絶縁層に形成された前記環状磁性体層同士が貫通磁性体で接続されていることを特徴とするものである。
【００１４】
さらにまた、本発明の多層配線基板は、上記構成において、前記貫通磁性体間の間隔が前記第１および第２の平行配線群により伝送される高周波信号の波長の４分の１以下であることを特徴とするものである。
【００１５】
また、本発明の多層配線基板は、上記各構成において、前記第１および第２の平行配線群は、それぞれ複数の信号配線と、各信号配線に隣接する電源配線または接地配線とを有することを特徴とするものである。
【００１６】
本発明の多層配線基板によれば、第１および第２の平行配線群を各区分領域において互いに直交配置して上下に積層し、貫通導体群で電気的に接続して成る積層配線体を具備して成ることから、各平行配線群同士の配線間におけるクロストークノイズを減少させて最小とすることができ、第２の配線層を構成する平行配線群の配線は絶縁層の中央部を取り囲むようにほぼ環状の配線構造をとることとなり、配線間のクロストークノイズを低減させることができるとともに、ＥＭＩノイズ対策としても効果を有するものとなり、しかも、第１および第２の平行配線群をそれぞれ第１および第２の絶縁層の外周部に形成した環状磁性体層により取り囲んだことから、積層配線体の内部からわずかに生じる放射ノイズおよび外部から侵入しようとする電磁波ノイズ等のＥＭＩノイズを環状磁性体層によって吸収し効果的に低減させることが可能となる。
【００１７】
また、第１および第２の絶縁層に形成された環状磁性体層同士を絶縁層を貫通して形成された貫通磁性体でもって接続した場合には、環状磁性体層間からのＥＭＩノイズの放射や侵入も効果的に低減させることができるものとなる。
【００１８】
さらに、この貫通磁性体間の間隔を第１および第２の平行配線群により伝送される高周波信号の波長の４分の１以下の間隔とした場合には、環状磁性体層間からのＥＭＩノイズの放射や侵入をほぼなくすことができ、ＥＭＩノイズの影響を極めて有効に低減させることができる。
【００１９】
これにより、本発明の多層回路基板によれば、積層配線体により配線間のクロストークノイズを低減させることができるとともに、第１および第２の平行配線群におけるＥＭＩノイズの影響も効果的に低減することができるので、ノイズ発生や高周波信号の伝送損失の発生・搭載される半導体素子等の電子部品の誤動作の発生等を引き起こすことなく、高速で作動する半導体素子等の電子部品を正確かつ安定に動作させることができる。
【００２０】
【発明の実施の形態】
以下、本発明の多層配線基板について添付図面に示す実施例に基づき詳細に説明する。
【００２１】
本発明の多層配線基板の実施の形態の一例を図１〜図５に示す。図１〜図５はそれぞれ本発明の多層配線基板の実施の形態の一例における各絶縁層毎の上面図または下面図であり、図１は上面に集積回路素子を始めとする半導体素子等の電子部品が搭載される第１層目の絶縁層の上面図、図２はその下の第２層目の絶縁層の上面図、図３は第３層目の絶縁層の上面図、図４は第４層目の絶縁層の上面図、図５は第４層目の絶縁層の下面図を示している。
【００２２】
これらの図において、Ｉ１〜Ｉ４はそれぞれ第１層目〜第４層目の絶縁層であり、この例では、第１層目の絶縁層Ｉ１は多層配線基板の最上層となり、第４層目の絶縁層Ｉ４は最下層となっている。また、Ｍは第１層目の絶縁層Ｉ１の上面、すなわちこの多層配線基板の上面側の表面の中央部に設けられた半導体素子等の搭載領域である。
【００２３】
Ｃは搭載領域Ｍの下部で第３層目の絶縁層Ｉ３の上面に配設されたストリップ線路部の線路導体である。この例では、第３層目の絶縁層Ｉ３上の線路導体Ｃは、第２層目の絶縁層Ｉ２の表面に形成された接地導体層ＧＬと、第４層目の絶縁層Ｉ４の表面に形成された電源導体層ＰＬとによりストリップ線路部を形成している。また、複数の線路導体Ｃはそれぞれ接続用の貫通導体群ＴＣを介して多層配線基板表面の搭載領域Ｍに導出され、搭載される半導体素子等の各端子電極に電気的に接続される。なお、図１〜図５中において、接続用の貫通導体群ＴＣを始めとする各貫通導体はいずれも丸印で示している。
【００２４】
ＧＬは第２の絶縁層Ｉ２の表面に形成された接地導体層である。この接地導体層ＧＬは、半導体素子等を第１の平行配線群Ｌ１に線路導体Ｃを介して効率よく電気的に接続するための再配列を可能にするとともに、搭載されるデバイスの周波数に応じた接地導体層の面積を最適化し、半導体素子等への電位の供給を安定化させることにより電磁ノイズに対するシールド効果を有するものである。この接地導体層ＧＬは、多層配線基板において第２層目の導体層Ｉ２の上面に、下方に形成される各線路導体Ｃおよび各平行配線群Ｌ１・Ｌ２の仕様に応じて適宜形成される。このような接地導体層ＧＬを形成することにより、半導体素子等と第１の平行配線群Ｌ１との間で接地配線を効率的に接続できるように再配列させることができ、また電磁ノイズに対して良好なシールド効果を有する多層配線基板を得ることができる。
【００２５】
また、ＰＬは第４層目の絶縁層Ｉ４の表面に形成された電源導体層である。この電源導体層ＰＬは、接地導体層ＧＬと同様に、電源配線を半導体素子等から第１の平行配線群Ｌ１に効率よく電気的に接続するための再配列を可能とするものである。この電源配線層ＰＬは、接地導体層ＧＬと同様に、多層配線基板の仕様に応じて適宜形成されるものであり、このような電源導体層ＰＬを形成することにより、半導体素子と第１の平行配線群Ｌ１との間で電源配線を効率的に接続できるように再配列させることができる。
【００２６】
これら接地導体層ＧＬおよび電源導体層ＰＬは、必要に応じて格子状としてもよく、また電源と接地とを入れ替えて用いてもよいものである。これら各層を接地または電源のいずれに設定するかは多層配線基板の仕様に応じて適宜選択すればよい。
【００２７】
なお、接続用の貫通導体群ＴＣはこの接地導体層ＧＬとは電気的に絶縁されてこれらの層を貫通している。
【００２８】
次に、Ｌ１およびＬ２はそれぞれ第３および第４の絶縁層Ｉ３・Ｉ４の上面に形成された第１および第２の平行配線群である。この例では、第３の絶縁層Ｉ３の上面に第１の平行配線群Ｌ１が、第４の絶縁層Ｉ４の上面に第２の平行配線群Ｌ２が形成されて、交互に積層されている。また、Ｐ１およびＰ２はそれぞれ第１および第２の平行配線群Ｌ１・Ｌ２中の電源配線、Ｇ１およびＧ２はそれぞれ第１および第２の平行配線群Ｌ１・Ｌ２中の接地配線、Ｓ１およびＳ２はそれぞれ第１および第２の平行配線群Ｌ１・Ｌ２中の信号配線を示している。
【００２９】
なお、同じ平面に配設された複数の信号配線Ｓ１・Ｓ２はそれぞれ異なる信号を伝送するものとしてもよく、同じ平面に配設された複数の電源配線Ｐ１・Ｐ２はそれぞれ異なる電源を供給するものとしてもよい。
【００３０】
また、外部電気回路との接続は、第２の平行配線群Ｌ２または第１の平行配線群Ｌ１の各配線から外部接続用の貫通導体群ＴＰを介してそれぞれ電気的に接続された、第４層目の絶縁層Ｉ４の下面に配設された接続ランドＬＰに、それぞれ半田バンプ等の接続導体を取着し、これらを外部電気回路の接続電極に電気的に接続することによって行なわれる。なお、これら多数の接続ランドＬＰのうちＬＰＰは電源配線Ｐ１またはＰ２が接続された電源用接続ランドを、ＬＰＧは接地配線Ｇ１またはＧ２が接続された接地用接続ランドを、ＬＰＳは信号配線Ｓ１またはＳ２が接続された信号用接続ランドを示している。また、接続ランドＬＰには必要に応じて接地導体層ＧＬ・電源導体層ＰＬ・線路導体Ｃ等もそれぞれ貫通導体を介して電気的に接続される。
【００３１】
第３層目の絶縁層Ｉ３上の第１の平行配線群Ｌ１は、絶縁層Ｉ３の中央部に対応する搭載領域Ｍ内に交点を有する、図３中に一点鎖線で示した２本の直線で中心角が略等しくなるように区分された各区分領域において、それぞれ交点側すなわち絶縁層Ｉ３の中央部の搭載領域Ｍ側に向かう平行配線群で構成されている。ここでは、略正方形状の絶縁層Ｉ３の対角線に沿った、交点が搭載領域Ｍ内に位置する２本の直線で中心角が約90度になるように区分された４つの区分領域を設定した場合の例を示している。
【００３２】
また、第４層目の絶縁層Ｉ４上に形成された第２の平行配線群Ｌ２は、この各区分領域（図４中にも一点鎖線で示す）においてそれぞれ第１の平行配線群Ｌ１の平行配線群と直交する平行配線群で構成されている。そして、ここでは、第２の平行配線群Ｌ２のうち各区分領域の平行配線群の電源配線Ｐ２および接地配線Ｇ２が接続されて、略正方形状の第４層目の絶縁層Ｉ４の各辺に平行な配線を有する略正方形状の環状配線を形成している場合の例を示している。
【００３３】
そして、これら第１の平行配線群Ｌ１と第２の平行配線群Ｌ２とは、第３層目の絶縁層Ｉ３に形成された貫通導体群Ｔにより対応する配線同士が適当な箇所において電気的に接続されており、これにより各区分領域毎に直交する平行配線群が形成された積層配線体である平行配線部を構成している。
【００３４】
また、この例では第１および第２の平行配線群Ｌ１・Ｌ２は、信号配線Ｓ１・Ｓ２に電源配線Ｐ１・Ｐ２または接地配線Ｇ１・Ｇ２がそれぞれ隣接するように配設されている。これにより、同じ絶縁層Ｉ３・Ｉ４上の信号配線Ｓ１・Ｓ２間を電磁気的に遮断して、同じ平面上の左右の信号配線Ｓ１・Ｓ２間のクロストークノイズを良好に低減することができる。
【００３５】
なお、信号配線Ｓ１・Ｓ２の配置は、この平行配線群Ｌ１・Ｌ２内に所望の配線回路を構成するように、多層配線基板の仕様に応じて適宜設定される。
【００３６】
また、この例の変形例として、第２の平行配線群Ｌ２の信号配線Ｓ２の一部に対しては、それに隣接する電源配線として電源導体層ＰＬを利用してもよく、本発明の多層配線基板は、平行配線群とストリップ線路部とを備える場合には、このように変形してもよい。
【００３７】
さらに、信号配線Ｓ１・Ｓ２に必ず電源配線Ｐ１・Ｐ２または接地配線Ｇ１・Ｇ２を隣接させることで、信号配線Ｓ１・Ｓ２間のクロストークノイズを遮断して効果的に低減させることができる。また、同じ平面上の電源配線Ｐ１・Ｐ２と信号配線Ｓ１・Ｓ２、ならびに接地配線Ｇ１・Ｇ２と信号配線Ｓ１・Ｓ２との相互結合が最大となり、信号配線Ｓ１・Ｓ２の電流経路を最短にできる。このため、信号配線Ｓ１・Ｓ２から電源配線Ｐ１・Ｐ２および接地配線Ｇ１・Ｇ２へ至るインダクタンス値を減少させることができ、デバイスのスイッチング時の電源ノイズおよび接地ノイズを効果的に低減することができる。
【００３８】
なお、このことは、第１の平行配線群Ｌ１の下方または第２の平行配線群Ｌ２をさらに積層して多層化した場合には、これらの配線層についても同様に該当するものである。
【００３９】
本発明の多層配線基板によれば、このように区分領域を設定し、各区分領域においてそれぞれ互いに直交する平行配線群が形成された積層配線体を具備するものとすることにより、第２の平行配線群Ｌ２を構成する平行配線群の電源配線Ｐ２および接地配線Ｇ２は第４層目の絶縁層Ｉ４の中央部を取り囲むようにほぼ環状の配線構造をとることとなり、さらに環状に配置される電源配線Ｐ２および接地配線Ｇ２を最適化することにより外部からのＥＭＩノイズの侵入や外部への不要な電磁波ノイズの放射をシールドする効果を有するものとなり、信号配線間のクロストークノイズを低減させることができるとともに、ＥＭＩ対策としても効果を有するものとなる。
【００４０】
さらに、この第２の平行配線群Ｌ２は、図４に示すようにその配線層中の最外周側の環状配線が接地配線Ｇ２である場合には、この環状の接地配線Ｇ２の面積や貫通導体群との接続を最適化することにより、さらにより効果的にＥＭＩノイズに対してシールド効果を有するものとなり、有効なＥＭＩ対策を施すことができる。
【００４１】
これら第１の平行配線群Ｌ１は第３層目の絶縁層Ｉ３上に、すなわちストリップ線路部の複数の線路導体Ｃと同一面内に形成されており、例えばそのうちの信号配線Ｓ１が、信号配線である複数の線路導体Ｃのそれぞれとその面内で搭載領域Ｍの周辺において接続されている。また、第２の平行配線群Ｌ２は第４層目の絶縁層Ｉ４上に形成されており、第１の平行配線群Ｌ１とは貫通導体群Ｔで電気的に接続されている。これにより、搭載領域Ｍに搭載される半導体素子の各端子電極と第１または第２の平行配線群Ｌ１・Ｌ２とが、ストリップ線路部を介して電気的に接続されている。
【００４２】
このような配線構造とした本発明の多層配線基板によれば、狭ピッチで極めて高密度に配設された半導体素子の入出力電極に接続された配線をストリップ線路部において線路導体Ｃの配線ピッチ（配線間隔）を拡げ、また信号配線・電源配線・接地配線を再配列して、平行配線群に適した広ピッチの配線に展開し再配列して接続することができるので、平行配線群が有する優れた電気的特性を活かしつつ高密度化された入出力電極を有する半導体素子と効率よく電気的接続を行なうことができる。しかも、ストリップ線路部により、さらには信号配線がすべて展開されるまでこのストリップ線路部を複数積層して設けてそれぞれに対応した平行配線群を併設することにより、半導体素子からの信号配線・電源配線・接地配線を効率よく再配列してその周囲の平行配線群との接続に最適な配線に設定して平行配線群に展開することができるので、半導体素子の高密度化に対応して多層化を図る場合にも、配線設計を最適化してその積層数を低減させることが可能となる。
【００４３】
そして、本発明の多層配線基板においては、第３層目および第４層目の絶縁層Ｉ３・Ｉ４の外周部にそれぞれ環状磁性体層ＲＭを形成して、これら環状磁性体層ＲＭによって第１および第２の平行配線群Ｌ１・Ｌ２を取り囲んでいる。
【００４４】
これにより、多層配線基板に搭載される半導体素子等の電子部品の同時スイッチングにより、電源配線および接地配線の電位が変動してしまうことによって、第１の平行配線群Ｌ１中の電源配線Ｐ１および接地配線Ｇ１の端部において電源配線Ｐ１と接地配線Ｇ１間の電磁気的な結合からの高周波電流によるＥＭＩ（Electro-Magnetic Interference：電磁波妨害）ノイズの自由空間への放射であるいわゆる高周波電流の縁飾りの発生によるＥＭＩノイズの自由空間への放射や、信号配線Ｓ１・Ｓ２と貫通導体Ｔとの接続部における特性インピーダンスが不連続なためにこの接続部から放射される電磁波ノイズの自由空間への放射を環状磁性体層ＲＭによって吸収しシールドすることができるとともに、外部からこの積層配線体に侵入しようとするＥＭＩノイズも吸収しシールドすることができ、搭載される半導体素子等について高レベルで安定した電気特性を維持して良好な動作をさせることができるものとなる。
【００４５】
このように、環状磁性体層ＲＭを形成する場合、第１および第２の平行配線群Ｌ１・Ｌ２の周囲を取り囲むようにそれぞれ第３層目および第４層目の絶縁層Ｉ３・Ｉ４の外周部に配置し、積層配線体においてこれら環状磁性体層ＲＭが大体重なり合うように配置するとよい。また、第２の平行配線群Ｌ２の最外周部の配線が環状の電源配線Ｐ１の場合であれば、これに対して第１の平行配線群Ｌ１と第２の平行配線群Ｌ２間の間隔の２倍以上外側に環状磁性体層ＲＭが位置するように配置するとよい。さらに、この環状磁性体層ＲＭの幅はできるだけ広く取る方が効果的であるが、あまりに広く取ると多層配線基板が大型化してしまうことから、第３層目および第４層目の絶縁層Ｉ３・Ｉ４の外形寸法に対して20％以下、好ましくは15％以下の幅で、所望のＥＭＩノイズ低減効果が得られるような幅、通常は平行配線群の配線導体の幅と同程度かそれ以上の幅に設定すればよい。また、厚みは平行配線群の各配線導体と同程度に設定しておけばよい。
【００４６】
さらに、この第３層目および第４層目の絶縁層Ｉ３・Ｉ４に形成された環状磁性体層ＲＭ同士を接続するように、第３層目の絶縁層Ｉ３を貫通する貫通磁性体ＴＭを設けてもよい。このように環状磁性体層ＲＭ同士を貫通磁性体ＴＭでもって接続することにより、環状磁性体層ＲＭの内側に位置する第１および第２の平行配線群Ｌ１・Ｌ２に対して疑似同軸構造を構成することとなり、積層配線体内部からのＥＭＩノイズの放射および外部からのＥＭＩノイズの侵入を環状磁性体層ＲＭ間でも吸収してシールドすることができる。さらにまた、この貫通磁性体ＴＭ間の間隔を第１および第２の平行配線群Ｌ１・Ｌ２中の信号配線Ｓ１・Ｓ２により伝送される高周波信号の信号波長の４分の１以下に設定しておくことにより、ＥＭＩノイズのうちでも高周波信号に大きな影響を与える電磁波ノイズがこれら貫通磁性体ＴＭ間を通過するのを確実に防止することができる。
【００４７】
以上のような構成の本発明の多層配線基板によれば、積層配線体の内部からのＥＭＩノイズの自由空間への放射および外部からのＥＭＩノイズの侵入をより効果的に防止することができる。
【００４８】
このような環状磁性体層ＲＭおよび貫通磁性体ＴＭを形成するための磁性体材料の特性としては、多層配線基板に搭載される半導体素子等の動作によって第１および第２の平行配線群Ｌ１・Ｌ２に励起される磁界によっては飽和しない飽和磁束密度を有するものが好ましく、このような磁性体材料としては例えばセンダストやフェライト等を用いればよい。また、環状磁性体層ＲＭおよび貫通磁性体ＴＭには、磁性体材料とともに平行配線群の配線導体と同様の各種の導体材料あるいは二酸化ルテニウムやランタンボライト・酸化スズ・ニクロム・銀パラジウム等の各種の抵抗体材料等を含有させてもよく、所望の磁性とともに所望の導電性や抵抗値を持たせるようにしてもよい。
【００４９】
また、これら環状磁性体層ＲＭおよび貫通磁性体ＴＭを形成する方法としては、例えば磁性体ペーストを所定のパターンに印刷塗布し貫通孔に充填する厚膜印刷法や、所定形状の磁性体箔を貼付もしくは転写する方法、あるいはスパッタリング法により磁性体膜を被着させる方法等がある。
【００５０】
本発明の多層配線基板においては、平行配線部を構成する各区分領域の設定として上述の例の他にも、第３層目および第４層目の絶縁層Ｉ３・Ｉ４の中央部に対応する搭載領域Ｍ内に交点を有する、略正方形状の各絶縁層Ｉ３・Ｉ４の辺のほぼ中央を通る辺に平行な直線に沿った２本の直線で中心角が約90度になるように区分された４つの区分領域を設定してもよく、３本の直線で中心角が約60度と略等しくなるように区分された６つの区分領域を設定してもよく、さらに、４本の直線で中心角が約45度と略等しくなるように区分された８つの区分領域を設定してもよい。
【００５１】
これらいずれの場合であっても、上述の例と同様に、同じ平面上の左右の信号配線Ｓ１・Ｓ２間だけでなく上下層の平行配線群が直交しているため上下層間のクロストークノイズを良好に低減することができ、信号配線Ｓ１・Ｓ２の電流経路を最短にできる。このため、信号配線Ｓ１・Ｓ２から電源配線Ｐ１・Ｐ２および接地配線Ｇ１・Ｇ２へのインダクタンス値を減少させることができ、デバイスのスイッチング時電源ノイズおよび接地ノイズを効果的に低減することができる。また、第１および第２の平行配線群Ｌ１・Ｌ２に対して環状磁性体層ＲＭを設けることによってＥＭＩノイズの影響の低減が行なえるとともに、第２の平行配線群Ｌ２を構成する平行配線群の電源配線Ｐ２および接地配線Ｇ２がそれらが形成された絶縁層の中央部を取り囲むように環状の配線構造をとっている場合には、これら電源配線Ｐ２および接地配線Ｇ２を最適化することにより、これによっても外部からのＥＭＩノイズの侵入や外部への不要な電磁波ノイズの放射をシールドする効果を持たせることができ、信号配線間のクロストークノイズを低減させることができるとともに、より十分なＥＭＩ対策としての効果をも持たせることができる。
【００５２】
このような本発明の多層配線基板には、例えばその表面にＭＰＵ（Micro Processing Unit）・ＡＳＩＣ（Application Specific Integrated Circuit）・ＤＳＰ（Digital Signal Processor）のような半導体素子等の電子部品が搭載される。そして、半導体素子収納用パッケージ等の電子部品収納用パッケージや電子部品搭載用基板、多数の半導体集積回路素子が搭載されるいわゆるマルチチップモジュールやマルチチップパッケージ、あるいはマザーボード等として使用される。これらの電子部品は、例えばいわゆるバンプ電極によりこの多層配線基板の表面に実装されて、あるいは接着剤・ろう材等により搭載部に取着されるとともにボンディングワイヤ等を介して、貫通導体等により第１または第２の平行配線群Ｌ１・Ｌ２と電気的に接続される。なお、図１〜図５において、外部電気回路との接続部ならびに搭載される半導体素子等の電子部品との接続部は図示していない。
【００５３】
貫通導体群Ｔ・ＴＣ・ＴＰは、ここでは例えば絶縁層Ｉ３を貫通して上下の配線同士を、あるいは配線と半導体素子または多層配線基板の表面に形成される外部接続端子等とを電気的に接続するものであり、通常はスルーホール導体やビア導体等が用いられ、接続に必要な箇所に形成される。
【００５４】
本発明の多層配線基板においては、積層配線体の上下には種々の配線構造の多層配線部を積層して多層配線基板を構成することができる。例えば、積層配線体と同様に平行配線群を直交させて積層した構成の配線構造、あるいはストリップ線路構造の配線構造、その他、マイクロストリップ線路構造・コプレーナ線路構造等を多層配線基板に要求される仕様等に応じて適宜選択して用いることができる。
【００５５】
また、例えば、ポリイミド絶縁層と銅蒸着による導体層といったものを積層して、電子回路を構成してもよい。また、チップ抵抗・薄膜抵抗・コイルインダクタ・クロスコンデンサ・チップコンデンサ・電解コンデンサといったものを取着して半導体素子収納用パッケージを構成してもよい。
【００５６】
また、各絶縁層の形状は、図示したような略正方形状のものに限られるものではなく、長方形状や菱形状・多角形状等の形状であってもよい。
【００５７】
なお、第１および第２の平行配線群Ｌ１・Ｌ２は、各絶縁層の表面に形成するものに限られず、それぞれの絶縁層の内部に形成したものであってもよい。
【００５８】
本発明の多層配線基板において、第３層目および第４層目の絶縁層Ｉ３・Ｉ４を始めとする各絶縁層は、例えばセラミックグリーンシート積層法によって、酸化アルミニウム質焼結体や窒化アルミニウム質焼結体・炭化珪素質焼結体・窒化珪素質焼結体・ムライト質焼結体・ガラスセラミックス等の無機絶縁材料を使用して、あるいはポリイミド・エポキシ樹脂・フッ素樹脂・ポリノルボルネン・ベンゾシクロブテン等の有機絶縁材料を使用して、あるいはセラミックス粉末等の無機絶縁物粉末をエポキシ系樹脂等の熱硬化性樹脂で結合して成る複合絶縁材料等の電気絶縁材料を使用して形成される。
【００５９】
これら絶縁層は、それぞれの絶縁層の特性に応じて、グリーンシート積層法やビルドアップ法等の方法により所望の多層配線基板を構成するように形成すればよい。これら絶縁層の厚みとしては、使用する材料の特性に応じて、また要求される仕様に対応する機械的強度や電気的特性・貫通導体群の形成の容易さ等の条件を満たすように適宜設定される。
【００６０】
第１および第２の平行配線群Ｌ１・Ｌ２、その他の配線層ならびに貫通導体群Ｔ・ＴＣ・ＴＰ等は、例えばタングステンやモリブデン・モリブデン−マンガン・銅・銀・銀−パラジウム等の金属粉末メタライズ、あるいは銅・銀・ニッケル・クロム・チタン・金・ニオブやそれらの合金等の金属材料の薄膜等から成る。
【００６１】
これら配線導体および貫通導体は、それぞれの材料の特性や絶縁層への形成方法に従って、例えば厚膜印刷法により、あるいはスパッタリング法・真空蒸着法またはメッキ法により金属層を形成した後フォトリソグラフィ法により、所定のパターン形状・大きさに設定されて形成され、各絶縁層に配設される。
【００６２】
第１および第２の平行配線群Ｌ１・Ｌ２の各配線の幅および配線間の間隔は、使用する材料の特性に応じて、要求される仕様に対応する電気的特性や各絶縁層への配設の容易さ等の条件を満たすように適宜設定される。
【００６３】
なお、各平行配線群Ｌ１・Ｌ２の厚みは１〜20μｍ程度とすることが好ましい。この厚みが１μｍ未満となると配線の抵抗が大きくなるため、配線群による半導体素子への良好な電源供給や安定したグランドの確保・良好な信号の伝搬が困難となる傾向が見られる。他方、20μｍを超えるとその上に積層される絶縁層による被覆が不十分となって絶縁不良となる場合がある。
【００６４】
貫通導体群Ｔ・ＴＣ・ＴＰの各貫通導体ならびに貫通磁性体ＴＭは、横断面形状が円形のものの他にも楕円形や正方形・長方形等の矩形、その他の異形状のものを用いてもよい。その位置や大きさは、使用する材料の特性に応じて、要求される仕様に対応する電気的特性や絶縁層への形成・配設の容易さ等の条件を満たすように適宜設定される。
【００６５】
例えば、絶縁層にガラスセラミックスを用い、平行配線群に銅を主成分とする導体材料を用いた場合であれば、絶縁層の厚みを100μｍとし、配線の線幅を100μｍ、配線間の間隔を100μｍ、貫通導体の径を100μｍとすることによって、信号配線のインピーダンスを50Ωとし、上下の平行配線群間を高周波信号の反射を抑えた接続をすることができる。
【００６６】
なお、本発明は以上の実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の変更を加えることは何ら差し支えない。例えば、上述の実施例では本発明を半導体素子を搭載する多層配線基板として説明したが、これを半導体素子を収容する半導体素子収納用パッケージや、あるいはマルチチップモジュールに適用するものとしてもよい。また、絶縁層として放熱を考慮した窒化アルミニウム質焼結体・炭化珪素質焼結体や、低誘電率を考慮したガラスセラミックス質焼結体を用いたものとしてもよい。
【００６７】
【発明の効果】
本発明の多層回路基板によれば、第１および第２の平行配線群を各区分領域において互いに直交配置して上下に積層し、貫通導体群で電気的に接続して成る積層配線体を具備して成ることから、各平行配線群同士の配線間におけるクロストークノイズを減少させて最小とすることができ、第２の配線層を構成する平行配線群の配線は絶縁層の中央部を取り囲むようにほぼ環状の配線構造をとることとなり、配線間のクロストークノイズを低減させることができるとともに、ＥＭＩノイズ対策としても効果を有するものとなり、しかも、第１および第２の平行配線群をそれぞれ第１および第２の絶縁層の外周部に形成した環状磁性体層により取り囲んだことから、積層配線体の内部からわずかに生じる放射ノイズおよび外部から侵入しようとする電磁波ノイズ等のＥＭＩノイズを環状磁性体層によって吸収し効果的に低減させることが可能となる。
【００６８】
また、第１および第２の絶縁層に形成された環状磁性体層同士を絶縁層を貫通して形成された貫通磁性体でもって接続した場合には、環状磁性体層間からのＥＭＩノイズの放射や侵入も効果的に低減させることができるものとなり、さらに、この貫通磁性体間の間隔を第１および第２の平行配線群により伝送される高周波信号の波長の４分の１以下の間隔とした場合には、環状磁性体層間からのＥＭＩノイズの放射や侵入をほぼなくすことができ、ＥＭＩノイズの影響を極めて有効に低減させることができる。
【００６９】
以上により、本発明によれば、直交させて積層された平行配線群で構成され、同一層内および上下層間における配線間のクロストークを低減させる配線構造を有しつつ、さらにＥＭＩノイズの影響を低減させることができる、高速で作動する半導体素子等の電子部品を搭載する電子回路基板等に好適な多層配線基板を提供することができた。
【図面の簡単な説明】
【図１】本発明の多層配線基板の実施の形態の一例を示す、第１層目の絶縁層の上面図である。
【図２】本発明の多層配線基板の実施の形態の一例を示す、第２層目の絶縁層の上面図である。
【図３】本発明の多層配線基板の実施の形態の一例を示す、第３層目の絶縁層の上面図である。
【図４】本発明の多層配線基板の実施の形態の一例を示す、第４層目の絶縁層の上面図である。
【図５】本発明の多層配線基板の実施の形態の一例を示す、第４層目の絶縁層の下面図である。
【符号の説明】
Ｉ１〜Ｉ４・・・・第１層目〜第４層目の絶縁層
Ｌ１、Ｌ２・・・・第１、第２の平行配線群
Ｐ１、Ｐ２・・・・第１、第２の電源配線
Ｇ１、Ｇ２・・・・第１、第２の接地配線
Ｓ１、Ｓ２・・・・第１、第４の信号配線
Ｔ・・・・・・・・貫通導体群
ＲＭ・・・・・・・環状磁性体層
ＴＭ・・・・・・・貫通磁性体
【発明の属する技術分野】
本発明は電子回路基板等に使用される多層配線基板に関し、より詳細には高速で作動する半導体素子を搭載する多層配線基板における配線構造に関するものである。
【０００２】
【従来の技術】
従来、半導体集積回路素子等の半導体素子が搭載され、電子回路基板等に使用される多層配線基板においては、内部配線用の配線導体の形成にあたって、アルミナ等のセラミックスからなる絶縁層とタングステン（Ｗ）等の高融点金属からなる配線導体とを交互に積層して多層配線基板を形成していた。
【０００３】
従来の多層配線基板においては、内部配線用配線導体のうち信号配線は通常、ストリップ配線構造とされており、信号配線として形成された配線導体の上下に絶縁層を介していわゆるベタパターン形状の広面積の接地（グランド）層または電源層が形成されていた。
【０００４】
また、多層配線基板が取り扱う電気信号の高速化に伴い、絶縁層を比誘電率が10程度であるアルミナセラミックスに代えて比誘電率が3.5〜５と比較的小さいポリイミド樹脂やエポキシ樹脂を用いて形成し、この絶縁層上に蒸着法やスパッタリング法等の気相成長法による薄膜形成技術を用いて銅（Ｃｕ）からなる内部配線用導体層を形成し、フォトリソグラフィ法により微細なパターンの配線導体を形成して、この絶縁層と配線導体とを多層化することにより高密度・高機能でかつ半導体素子の高速作動が可能となる多層配線基板を得ることも行なわれていた。
【０００５】
一方、多層配線基板の内部配線の配線構造として、配線のインピーダンスの整合によるリンギングノイズの低減や信号配線間のクロストークの低減等を図り、しかも高密度配線を実現するために、各絶縁層の上面に平行配線群を形成し、これを多層化して各層の配線群のうち所定の配線同士をビア導体やスルーホール導体等の貫通導体を介して電気的に接続する構造が提案されている。
【０００６】
このような平行配線群を有する多層配線基板においては、この多層配線基板に搭載される半導体素子等の電子部品とこの多層配線基板が実装される実装ボードとを電気的に接続するために、多層配線基板内で各平行配線群のうちから適当な配線を選択し、異なる配線層間における配線同士の接続はビア導体等の貫通導体を介して行なわれる。
【０００７】
そして、このような多層配線基板によれば、信号線をストリップ線路で構成する場合に比べて配線層の層数を削減できるとともに、平行配線群内および平行配線群間において、信号配線間のクロストークを低減することができるものである。
【０００８】
【発明が解決しようとする課題】
近年の電子部品の高速化・高密度化に伴い、多層配線基板の内部に発生するノイズが電子部品や周囲の電子機器の動作に悪影響を及ぼすことが大きな問題となってきている。
【０００９】
この多層配線基板の内部で発生するノイズには、例えばインピーダンスの不整合に起因するリンギングノイズや隣接の信号配線との電磁気的な結合で生じるクロストークノイズ、多層配線基板に搭載される電子部品のスイッチング時に発生するパワー／グランドノイズ、多層配線基板の内部の配線や電源／グランド配線あるいは電源／グランド面から放射されるＥＭＩ（Electro-Magnetic Interference：電磁的干渉）ノイズが挙げられる。
【００１０】
このような各種のノイズの発生や影響の抑制を低減させるべく、前記の平行配線群を有する多層配線基板においても種々の改善の提案がなされている。しかしながら、ＧＨｚ帯以上の周波数帯を考慮した場合には、平行配線群によって伝送される高周波信号を減衰させたりすることなく、しかも作製が容易で製造工程数や製造コストが大幅に増加しないような構成の多層配線基板に対する要求が高まっている。
【００１１】
本発明は上記要求に応えるべく案出されたものであり、その目的は、直交させて積層された平行配線群で構成され、同一層内および上下層間における配線間のクロストークを低減させる配線構造を有しつつ、さらにＥＭＩノイズの影響を低減させることができる、高速で作動する半導体素子等の電子部品を搭載する電子回路基板等に好適な多層配線基板を提供することにある。
【００１２】
【課題を解決するための手段】
本発明の多層配線基板は、第１の絶縁層に形成され、この第１の絶縁層の中央部に交点を有する２〜４本の直線で中心角が略等しくなるように区分された各区分領域においてそれぞれ前記交点側に向かう第１の平行配線群と、前記第１の絶縁層に積層された第２の絶縁層に形成され、前記各区分領域においてそれぞれ前記第１の平行配線群と直交する第２の平行配線群と、前記第１および第２の平行配線群を電気的に接続する貫通導体群とから成る積層配線体を具備して成り、前記第２の平行配線群は前記各区分領域の平行配線群の配線が接続されてなる環状配線を構成し、前記第１および第２の平行配線群はそれぞれ前記第１および第２の絶縁層の外周部に形成した環状磁性体層により取り囲まれていることを特徴とするものである。
【００１３】
また、本発明の多層配線基板は、上記構成において、前記第１および第２の絶縁層に形成された前記環状磁性体層同士が貫通磁性体で接続されていることを特徴とするものである。
【００１４】
さらにまた、本発明の多層配線基板は、上記構成において、前記貫通磁性体間の間隔が前記第１および第２の平行配線群により伝送される高周波信号の波長の４分の１以下であることを特徴とするものである。
【００１５】
また、本発明の多層配線基板は、上記各構成において、前記第１および第２の平行配線群は、それぞれ複数の信号配線と、各信号配線に隣接する電源配線または接地配線とを有することを特徴とするものである。
【００１６】
本発明の多層配線基板によれば、第１および第２の平行配線群を各区分領域において互いに直交配置して上下に積層し、貫通導体群で電気的に接続して成る積層配線体を具備して成ることから、各平行配線群同士の配線間におけるクロストークノイズを減少させて最小とすることができ、第２の配線層を構成する平行配線群の配線は絶縁層の中央部を取り囲むようにほぼ環状の配線構造をとることとなり、配線間のクロストークノイズを低減させることができるとともに、ＥＭＩノイズ対策としても効果を有するものとなり、しかも、第１および第２の平行配線群をそれぞれ第１および第２の絶縁層の外周部に形成した環状磁性体層により取り囲んだことから、積層配線体の内部からわずかに生じる放射ノイズおよび外部から侵入しようとする電磁波ノイズ等のＥＭＩノイズを環状磁性体層によって吸収し効果的に低減させることが可能となる。
【００１７】
また、第１および第２の絶縁層に形成された環状磁性体層同士を絶縁層を貫通して形成された貫通磁性体でもって接続した場合には、環状磁性体層間からのＥＭＩノイズの放射や侵入も効果的に低減させることができるものとなる。
【００１８】
さらに、この貫通磁性体間の間隔を第１および第２の平行配線群により伝送される高周波信号の波長の４分の１以下の間隔とした場合には、環状磁性体層間からのＥＭＩノイズの放射や侵入をほぼなくすことができ、ＥＭＩノイズの影響を極めて有効に低減させることができる。
【００１９】
これにより、本発明の多層回路基板によれば、積層配線体により配線間のクロストークノイズを低減させることができるとともに、第１および第２の平行配線群におけるＥＭＩノイズの影響も効果的に低減することができるので、ノイズ発生や高周波信号の伝送損失の発生・搭載される半導体素子等の電子部品の誤動作の発生等を引き起こすことなく、高速で作動する半導体素子等の電子部品を正確かつ安定に動作させることができる。
【００２０】
【発明の実施の形態】
以下、本発明の多層配線基板について添付図面に示す実施例に基づき詳細に説明する。
【００２１】
本発明の多層配線基板の実施の形態の一例を図１〜図５に示す。図１〜図５はそれぞれ本発明の多層配線基板の実施の形態の一例における各絶縁層毎の上面図または下面図であり、図１は上面に集積回路素子を始めとする半導体素子等の電子部品が搭載される第１層目の絶縁層の上面図、図２はその下の第２層目の絶縁層の上面図、図３は第３層目の絶縁層の上面図、図４は第４層目の絶縁層の上面図、図５は第４層目の絶縁層の下面図を示している。
【００２２】
これらの図において、Ｉ１〜Ｉ４はそれぞれ第１層目〜第４層目の絶縁層であり、この例では、第１層目の絶縁層Ｉ１は多層配線基板の最上層となり、第４層目の絶縁層Ｉ４は最下層となっている。また、Ｍは第１層目の絶縁層Ｉ１の上面、すなわちこの多層配線基板の上面側の表面の中央部に設けられた半導体素子等の搭載領域である。
【００２３】
Ｃは搭載領域Ｍの下部で第３層目の絶縁層Ｉ３の上面に配設されたストリップ線路部の線路導体である。この例では、第３層目の絶縁層Ｉ３上の線路導体Ｃは、第２層目の絶縁層Ｉ２の表面に形成された接地導体層ＧＬと、第４層目の絶縁層Ｉ４の表面に形成された電源導体層ＰＬとによりストリップ線路部を形成している。また、複数の線路導体Ｃはそれぞれ接続用の貫通導体群ＴＣを介して多層配線基板表面の搭載領域Ｍに導出され、搭載される半導体素子等の各端子電極に電気的に接続される。なお、図１〜図５中において、接続用の貫通導体群ＴＣを始めとする各貫通導体はいずれも丸印で示している。
【００２４】
ＧＬは第２の絶縁層Ｉ２の表面に形成された接地導体層である。この接地導体層ＧＬは、半導体素子等を第１の平行配線群Ｌ１に線路導体Ｃを介して効率よく電気的に接続するための再配列を可能にするとともに、搭載されるデバイスの周波数に応じた接地導体層の面積を最適化し、半導体素子等への電位の供給を安定化させることにより電磁ノイズに対するシールド効果を有するものである。この接地導体層ＧＬは、多層配線基板において第２層目の導体層Ｉ２の上面に、下方に形成される各線路導体Ｃおよび各平行配線群Ｌ１・Ｌ２の仕様に応じて適宜形成される。このような接地導体層ＧＬを形成することにより、半導体素子等と第１の平行配線群Ｌ１との間で接地配線を効率的に接続できるように再配列させることができ、また電磁ノイズに対して良好なシールド効果を有する多層配線基板を得ることができる。
【００２５】
また、ＰＬは第４層目の絶縁層Ｉ４の表面に形成された電源導体層である。この電源導体層ＰＬは、接地導体層ＧＬと同様に、電源配線を半導体素子等から第１の平行配線群Ｌ１に効率よく電気的に接続するための再配列を可能とするものである。この電源配線層ＰＬは、接地導体層ＧＬと同様に、多層配線基板の仕様に応じて適宜形成されるものであり、このような電源導体層ＰＬを形成することにより、半導体素子と第１の平行配線群Ｌ１との間で電源配線を効率的に接続できるように再配列させることができる。
【００２６】
これら接地導体層ＧＬおよび電源導体層ＰＬは、必要に応じて格子状としてもよく、また電源と接地とを入れ替えて用いてもよいものである。これら各層を接地または電源のいずれに設定するかは多層配線基板の仕様に応じて適宜選択すればよい。
【００２７】
なお、接続用の貫通導体群ＴＣはこの接地導体層ＧＬとは電気的に絶縁されてこれらの層を貫通している。
【００２８】
次に、Ｌ１およびＬ２はそれぞれ第３および第４の絶縁層Ｉ３・Ｉ４の上面に形成された第１および第２の平行配線群である。この例では、第３の絶縁層Ｉ３の上面に第１の平行配線群Ｌ１が、第４の絶縁層Ｉ４の上面に第２の平行配線群Ｌ２が形成されて、交互に積層されている。また、Ｐ１およびＰ２はそれぞれ第１および第２の平行配線群Ｌ１・Ｌ２中の電源配線、Ｇ１およびＧ２はそれぞれ第１および第２の平行配線群Ｌ１・Ｌ２中の接地配線、Ｓ１およびＳ２はそれぞれ第１および第２の平行配線群Ｌ１・Ｌ２中の信号配線を示している。
【００２９】
なお、同じ平面に配設された複数の信号配線Ｓ１・Ｓ２はそれぞれ異なる信号を伝送するものとしてもよく、同じ平面に配設された複数の電源配線Ｐ１・Ｐ２はそれぞれ異なる電源を供給するものとしてもよい。
【００３０】
また、外部電気回路との接続は、第２の平行配線群Ｌ２または第１の平行配線群Ｌ１の各配線から外部接続用の貫通導体群ＴＰを介してそれぞれ電気的に接続された、第４層目の絶縁層Ｉ４の下面に配設された接続ランドＬＰに、それぞれ半田バンプ等の接続導体を取着し、これらを外部電気回路の接続電極に電気的に接続することによって行なわれる。なお、これら多数の接続ランドＬＰのうちＬＰＰは電源配線Ｐ１またはＰ２が接続された電源用接続ランドを、ＬＰＧは接地配線Ｇ１またはＧ２が接続された接地用接続ランドを、ＬＰＳは信号配線Ｓ１またはＳ２が接続された信号用接続ランドを示している。また、接続ランドＬＰには必要に応じて接地導体層ＧＬ・電源導体層ＰＬ・線路導体Ｃ等もそれぞれ貫通導体を介して電気的に接続される。
【００３１】
第３層目の絶縁層Ｉ３上の第１の平行配線群Ｌ１は、絶縁層Ｉ３の中央部に対応する搭載領域Ｍ内に交点を有する、図３中に一点鎖線で示した２本の直線で中心角が略等しくなるように区分された各区分領域において、それぞれ交点側すなわち絶縁層Ｉ３の中央部の搭載領域Ｍ側に向かう平行配線群で構成されている。ここでは、略正方形状の絶縁層Ｉ３の対角線に沿った、交点が搭載領域Ｍ内に位置する２本の直線で中心角が約90度になるように区分された４つの区分領域を設定した場合の例を示している。
【００３２】
また、第４層目の絶縁層Ｉ４上に形成された第２の平行配線群Ｌ２は、この各区分領域（図４中にも一点鎖線で示す）においてそれぞれ第１の平行配線群Ｌ１の平行配線群と直交する平行配線群で構成されている。そして、ここでは、第２の平行配線群Ｌ２のうち各区分領域の平行配線群の電源配線Ｐ２および接地配線Ｇ２が接続されて、略正方形状の第４層目の絶縁層Ｉ４の各辺に平行な配線を有する略正方形状の環状配線を形成している場合の例を示している。
【００３３】
そして、これら第１の平行配線群Ｌ１と第２の平行配線群Ｌ２とは、第３層目の絶縁層Ｉ３に形成された貫通導体群Ｔにより対応する配線同士が適当な箇所において電気的に接続されており、これにより各区分領域毎に直交する平行配線群が形成された積層配線体である平行配線部を構成している。
【００３４】
また、この例では第１および第２の平行配線群Ｌ１・Ｌ２は、信号配線Ｓ１・Ｓ２に電源配線Ｐ１・Ｐ２または接地配線Ｇ１・Ｇ２がそれぞれ隣接するように配設されている。これにより、同じ絶縁層Ｉ３・Ｉ４上の信号配線Ｓ１・Ｓ２間を電磁気的に遮断して、同じ平面上の左右の信号配線Ｓ１・Ｓ２間のクロストークノイズを良好に低減することができる。
【００３５】
なお、信号配線Ｓ１・Ｓ２の配置は、この平行配線群Ｌ１・Ｌ２内に所望の配線回路を構成するように、多層配線基板の仕様に応じて適宜設定される。
【００３６】
また、この例の変形例として、第２の平行配線群Ｌ２の信号配線Ｓ２の一部に対しては、それに隣接する電源配線として電源導体層ＰＬを利用してもよく、本発明の多層配線基板は、平行配線群とストリップ線路部とを備える場合には、このように変形してもよい。
【００３７】
さらに、信号配線Ｓ１・Ｓ２に必ず電源配線Ｐ１・Ｐ２または接地配線Ｇ１・Ｇ２を隣接させることで、信号配線Ｓ１・Ｓ２間のクロストークノイズを遮断して効果的に低減させることができる。また、同じ平面上の電源配線Ｐ１・Ｐ２と信号配線Ｓ１・Ｓ２、ならびに接地配線Ｇ１・Ｇ２と信号配線Ｓ１・Ｓ２との相互結合が最大となり、信号配線Ｓ１・Ｓ２の電流経路を最短にできる。このため、信号配線Ｓ１・Ｓ２から電源配線Ｐ１・Ｐ２および接地配線Ｇ１・Ｇ２へ至るインダクタンス値を減少させることができ、デバイスのスイッチング時の電源ノイズおよび接地ノイズを効果的に低減することができる。
【００３８】
なお、このことは、第１の平行配線群Ｌ１の下方または第２の平行配線群Ｌ２をさらに積層して多層化した場合には、これらの配線層についても同様に該当するものである。
【００３９】
本発明の多層配線基板によれば、このように区分領域を設定し、各区分領域においてそれぞれ互いに直交する平行配線群が形成された積層配線体を具備するものとすることにより、第２の平行配線群Ｌ２を構成する平行配線群の電源配線Ｐ２および接地配線Ｇ２は第４層目の絶縁層Ｉ４の中央部を取り囲むようにほぼ環状の配線構造をとることとなり、さらに環状に配置される電源配線Ｐ２および接地配線Ｇ２を最適化することにより外部からのＥＭＩノイズの侵入や外部への不要な電磁波ノイズの放射をシールドする効果を有するものとなり、信号配線間のクロストークノイズを低減させることができるとともに、ＥＭＩ対策としても効果を有するものとなる。
【００４０】
さらに、この第２の平行配線群Ｌ２は、図４に示すようにその配線層中の最外周側の環状配線が接地配線Ｇ２である場合には、この環状の接地配線Ｇ２の面積や貫通導体群との接続を最適化することにより、さらにより効果的にＥＭＩノイズに対してシールド効果を有するものとなり、有効なＥＭＩ対策を施すことができる。
【００４１】
これら第１の平行配線群Ｌ１は第３層目の絶縁層Ｉ３上に、すなわちストリップ線路部の複数の線路導体Ｃと同一面内に形成されており、例えばそのうちの信号配線Ｓ１が、信号配線である複数の線路導体Ｃのそれぞれとその面内で搭載領域Ｍの周辺において接続されている。また、第２の平行配線群Ｌ２は第４層目の絶縁層Ｉ４上に形成されており、第１の平行配線群Ｌ１とは貫通導体群Ｔで電気的に接続されている。これにより、搭載領域Ｍに搭載される半導体素子の各端子電極と第１または第２の平行配線群Ｌ１・Ｌ２とが、ストリップ線路部を介して電気的に接続されている。
【００４２】
このような配線構造とした本発明の多層配線基板によれば、狭ピッチで極めて高密度に配設された半導体素子の入出力電極に接続された配線をストリップ線路部において線路導体Ｃの配線ピッチ（配線間隔）を拡げ、また信号配線・電源配線・接地配線を再配列して、平行配線群に適した広ピッチの配線に展開し再配列して接続することができるので、平行配線群が有する優れた電気的特性を活かしつつ高密度化された入出力電極を有する半導体素子と効率よく電気的接続を行なうことができる。しかも、ストリップ線路部により、さらには信号配線がすべて展開されるまでこのストリップ線路部を複数積層して設けてそれぞれに対応した平行配線群を併設することにより、半導体素子からの信号配線・電源配線・接地配線を効率よく再配列してその周囲の平行配線群との接続に最適な配線に設定して平行配線群に展開することができるので、半導体素子の高密度化に対応して多層化を図る場合にも、配線設計を最適化してその積層数を低減させることが可能となる。
【００４３】
そして、本発明の多層配線基板においては、第３層目および第４層目の絶縁層Ｉ３・Ｉ４の外周部にそれぞれ環状磁性体層ＲＭを形成して、これら環状磁性体層ＲＭによって第１および第２の平行配線群Ｌ１・Ｌ２を取り囲んでいる。
【００４４】
これにより、多層配線基板に搭載される半導体素子等の電子部品の同時スイッチングにより、電源配線および接地配線の電位が変動してしまうことによって、第１の平行配線群Ｌ１中の電源配線Ｐ１および接地配線Ｇ１の端部において電源配線Ｐ１と接地配線Ｇ１間の電磁気的な結合からの高周波電流によるＥＭＩ（Electro-Magnetic Interference：電磁波妨害）ノイズの自由空間への放射であるいわゆる高周波電流の縁飾りの発生によるＥＭＩノイズの自由空間への放射や、信号配線Ｓ１・Ｓ２と貫通導体Ｔとの接続部における特性インピーダンスが不連続なためにこの接続部から放射される電磁波ノイズの自由空間への放射を環状磁性体層ＲＭによって吸収しシールドすることができるとともに、外部からこの積層配線体に侵入しようとするＥＭＩノイズも吸収しシールドすることができ、搭載される半導体素子等について高レベルで安定した電気特性を維持して良好な動作をさせることができるものとなる。
【００４５】
このように、環状磁性体層ＲＭを形成する場合、第１および第２の平行配線群Ｌ１・Ｌ２の周囲を取り囲むようにそれぞれ第３層目および第４層目の絶縁層Ｉ３・Ｉ４の外周部に配置し、積層配線体においてこれら環状磁性体層ＲＭが大体重なり合うように配置するとよい。また、第２の平行配線群Ｌ２の最外周部の配線が環状の電源配線Ｐ１の場合であれば、これに対して第１の平行配線群Ｌ１と第２の平行配線群Ｌ２間の間隔の２倍以上外側に環状磁性体層ＲＭが位置するように配置するとよい。さらに、この環状磁性体層ＲＭの幅はできるだけ広く取る方が効果的であるが、あまりに広く取ると多層配線基板が大型化してしまうことから、第３層目および第４層目の絶縁層Ｉ３・Ｉ４の外形寸法に対して20％以下、好ましくは15％以下の幅で、所望のＥＭＩノイズ低減効果が得られるような幅、通常は平行配線群の配線導体の幅と同程度かそれ以上の幅に設定すればよい。また、厚みは平行配線群の各配線導体と同程度に設定しておけばよい。
【００４６】
さらに、この第３層目および第４層目の絶縁層Ｉ３・Ｉ４に形成された環状磁性体層ＲＭ同士を接続するように、第３層目の絶縁層Ｉ３を貫通する貫通磁性体ＴＭを設けてもよい。このように環状磁性体層ＲＭ同士を貫通磁性体ＴＭでもって接続することにより、環状磁性体層ＲＭの内側に位置する第１および第２の平行配線群Ｌ１・Ｌ２に対して疑似同軸構造を構成することとなり、積層配線体内部からのＥＭＩノイズの放射および外部からのＥＭＩノイズの侵入を環状磁性体層ＲＭ間でも吸収してシールドすることができる。さらにまた、この貫通磁性体ＴＭ間の間隔を第１および第２の平行配線群Ｌ１・Ｌ２中の信号配線Ｓ１・Ｓ２により伝送される高周波信号の信号波長の４分の１以下に設定しておくことにより、ＥＭＩノイズのうちでも高周波信号に大きな影響を与える電磁波ノイズがこれら貫通磁性体ＴＭ間を通過するのを確実に防止することができる。
【００４７】
以上のような構成の本発明の多層配線基板によれば、積層配線体の内部からのＥＭＩノイズの自由空間への放射および外部からのＥＭＩノイズの侵入をより効果的に防止することができる。
【００４８】
このような環状磁性体層ＲＭおよび貫通磁性体ＴＭを形成するための磁性体材料の特性としては、多層配線基板に搭載される半導体素子等の動作によって第１および第２の平行配線群Ｌ１・Ｌ２に励起される磁界によっては飽和しない飽和磁束密度を有するものが好ましく、このような磁性体材料としては例えばセンダストやフェライト等を用いればよい。また、環状磁性体層ＲＭおよび貫通磁性体ＴＭには、磁性体材料とともに平行配線群の配線導体と同様の各種の導体材料あるいは二酸化ルテニウムやランタンボライト・酸化スズ・ニクロム・銀パラジウム等の各種の抵抗体材料等を含有させてもよく、所望の磁性とともに所望の導電性や抵抗値を持たせるようにしてもよい。
【００４９】
また、これら環状磁性体層ＲＭおよび貫通磁性体ＴＭを形成する方法としては、例えば磁性体ペーストを所定のパターンに印刷塗布し貫通孔に充填する厚膜印刷法や、所定形状の磁性体箔を貼付もしくは転写する方法、あるいはスパッタリング法により磁性体膜を被着させる方法等がある。
【００５０】
本発明の多層配線基板においては、平行配線部を構成する各区分領域の設定として上述の例の他にも、第３層目および第４層目の絶縁層Ｉ３・Ｉ４の中央部に対応する搭載領域Ｍ内に交点を有する、略正方形状の各絶縁層Ｉ３・Ｉ４の辺のほぼ中央を通る辺に平行な直線に沿った２本の直線で中心角が約90度になるように区分された４つの区分領域を設定してもよく、３本の直線で中心角が約60度と略等しくなるように区分された６つの区分領域を設定してもよく、さらに、４本の直線で中心角が約45度と略等しくなるように区分された８つの区分領域を設定してもよい。
【００５１】
これらいずれの場合であっても、上述の例と同様に、同じ平面上の左右の信号配線Ｓ１・Ｓ２間だけでなく上下層の平行配線群が直交しているため上下層間のクロストークノイズを良好に低減することができ、信号配線Ｓ１・Ｓ２の電流経路を最短にできる。このため、信号配線Ｓ１・Ｓ２から電源配線Ｐ１・Ｐ２および接地配線Ｇ１・Ｇ２へのインダクタンス値を減少させることができ、デバイスのスイッチング時電源ノイズおよび接地ノイズを効果的に低減することができる。また、第１および第２の平行配線群Ｌ１・Ｌ２に対して環状磁性体層ＲＭを設けることによってＥＭＩノイズの影響の低減が行なえるとともに、第２の平行配線群Ｌ２を構成する平行配線群の電源配線Ｐ２および接地配線Ｇ２がそれらが形成された絶縁層の中央部を取り囲むように環状の配線構造をとっている場合には、これら電源配線Ｐ２および接地配線Ｇ２を最適化することにより、これによっても外部からのＥＭＩノイズの侵入や外部への不要な電磁波ノイズの放射をシールドする効果を持たせることができ、信号配線間のクロストークノイズを低減させることができるとともに、より十分なＥＭＩ対策としての効果をも持たせることができる。
【００５２】
このような本発明の多層配線基板には、例えばその表面にＭＰＵ（Micro Processing Unit）・ＡＳＩＣ（Application Specific Integrated Circuit）・ＤＳＰ（Digital Signal Processor）のような半導体素子等の電子部品が搭載される。そして、半導体素子収納用パッケージ等の電子部品収納用パッケージや電子部品搭載用基板、多数の半導体集積回路素子が搭載されるいわゆるマルチチップモジュールやマルチチップパッケージ、あるいはマザーボード等として使用される。これらの電子部品は、例えばいわゆるバンプ電極によりこの多層配線基板の表面に実装されて、あるいは接着剤・ろう材等により搭載部に取着されるとともにボンディングワイヤ等を介して、貫通導体等により第１または第２の平行配線群Ｌ１・Ｌ２と電気的に接続される。なお、図１〜図５において、外部電気回路との接続部ならびに搭載される半導体素子等の電子部品との接続部は図示していない。
【００５３】
貫通導体群Ｔ・ＴＣ・ＴＰは、ここでは例えば絶縁層Ｉ３を貫通して上下の配線同士を、あるいは配線と半導体素子または多層配線基板の表面に形成される外部接続端子等とを電気的に接続するものであり、通常はスルーホール導体やビア導体等が用いられ、接続に必要な箇所に形成される。
【００５４】
本発明の多層配線基板においては、積層配線体の上下には種々の配線構造の多層配線部を積層して多層配線基板を構成することができる。例えば、積層配線体と同様に平行配線群を直交させて積層した構成の配線構造、あるいはストリップ線路構造の配線構造、その他、マイクロストリップ線路構造・コプレーナ線路構造等を多層配線基板に要求される仕様等に応じて適宜選択して用いることができる。
【００５５】
また、例えば、ポリイミド絶縁層と銅蒸着による導体層といったものを積層して、電子回路を構成してもよい。また、チップ抵抗・薄膜抵抗・コイルインダクタ・クロスコンデンサ・チップコンデンサ・電解コンデンサといったものを取着して半導体素子収納用パッケージを構成してもよい。
【００５６】
また、各絶縁層の形状は、図示したような略正方形状のものに限られるものではなく、長方形状や菱形状・多角形状等の形状であってもよい。
【００５７】
なお、第１および第２の平行配線群Ｌ１・Ｌ２は、各絶縁層の表面に形成するものに限られず、それぞれの絶縁層の内部に形成したものであってもよい。
【００５８】
本発明の多層配線基板において、第３層目および第４層目の絶縁層Ｉ３・Ｉ４を始めとする各絶縁層は、例えばセラミックグリーンシート積層法によって、酸化アルミニウム質焼結体や窒化アルミニウム質焼結体・炭化珪素質焼結体・窒化珪素質焼結体・ムライト質焼結体・ガラスセラミックス等の無機絶縁材料を使用して、あるいはポリイミド・エポキシ樹脂・フッ素樹脂・ポリノルボルネン・ベンゾシクロブテン等の有機絶縁材料を使用して、あるいはセラミックス粉末等の無機絶縁物粉末をエポキシ系樹脂等の熱硬化性樹脂で結合して成る複合絶縁材料等の電気絶縁材料を使用して形成される。
【００５９】
これら絶縁層は、それぞれの絶縁層の特性に応じて、グリーンシート積層法やビルドアップ法等の方法により所望の多層配線基板を構成するように形成すればよい。これら絶縁層の厚みとしては、使用する材料の特性に応じて、また要求される仕様に対応する機械的強度や電気的特性・貫通導体群の形成の容易さ等の条件を満たすように適宜設定される。
【００６０】
第１および第２の平行配線群Ｌ１・Ｌ２、その他の配線層ならびに貫通導体群Ｔ・ＴＣ・ＴＰ等は、例えばタングステンやモリブデン・モリブデン−マンガン・銅・銀・銀−パラジウム等の金属粉末メタライズ、あるいは銅・銀・ニッケル・クロム・チタン・金・ニオブやそれらの合金等の金属材料の薄膜等から成る。
【００６１】
これら配線導体および貫通導体は、それぞれの材料の特性や絶縁層への形成方法に従って、例えば厚膜印刷法により、あるいはスパッタリング法・真空蒸着法またはメッキ法により金属層を形成した後フォトリソグラフィ法により、所定のパターン形状・大きさに設定されて形成され、各絶縁層に配設される。
【００６２】
第１および第２の平行配線群Ｌ１・Ｌ２の各配線の幅および配線間の間隔は、使用する材料の特性に応じて、要求される仕様に対応する電気的特性や各絶縁層への配設の容易さ等の条件を満たすように適宜設定される。
【００６３】
なお、各平行配線群Ｌ１・Ｌ２の厚みは１〜20μｍ程度とすることが好ましい。この厚みが１μｍ未満となると配線の抵抗が大きくなるため、配線群による半導体素子への良好な電源供給や安定したグランドの確保・良好な信号の伝搬が困難となる傾向が見られる。他方、20μｍを超えるとその上に積層される絶縁層による被覆が不十分となって絶縁不良となる場合がある。
【００６４】
貫通導体群Ｔ・ＴＣ・ＴＰの各貫通導体ならびに貫通磁性体ＴＭは、横断面形状が円形のものの他にも楕円形や正方形・長方形等の矩形、その他の異形状のものを用いてもよい。その位置や大きさは、使用する材料の特性に応じて、要求される仕様に対応する電気的特性や絶縁層への形成・配設の容易さ等の条件を満たすように適宜設定される。
【００６５】
例えば、絶縁層にガラスセラミックスを用い、平行配線群に銅を主成分とする導体材料を用いた場合であれば、絶縁層の厚みを100μｍとし、配線の線幅を100μｍ、配線間の間隔を100μｍ、貫通導体の径を100μｍとすることによって、信号配線のインピーダンスを50Ωとし、上下の平行配線群間を高周波信号の反射を抑えた接続をすることができる。
【００６６】
なお、本発明は以上の実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の変更を加えることは何ら差し支えない。例えば、上述の実施例では本発明を半導体素子を搭載する多層配線基板として説明したが、これを半導体素子を収容する半導体素子収納用パッケージや、あるいはマルチチップモジュールに適用するものとしてもよい。また、絶縁層として放熱を考慮した窒化アルミニウム質焼結体・炭化珪素質焼結体や、低誘電率を考慮したガラスセラミックス質焼結体を用いたものとしてもよい。
【００６７】
【発明の効果】
本発明の多層回路基板によれば、第１および第２の平行配線群を各区分領域において互いに直交配置して上下に積層し、貫通導体群で電気的に接続して成る積層配線体を具備して成ることから、各平行配線群同士の配線間におけるクロストークノイズを減少させて最小とすることができ、第２の配線層を構成する平行配線群の配線は絶縁層の中央部を取り囲むようにほぼ環状の配線構造をとることとなり、配線間のクロストークノイズを低減させることができるとともに、ＥＭＩノイズ対策としても効果を有するものとなり、しかも、第１および第２の平行配線群をそれぞれ第１および第２の絶縁層の外周部に形成した環状磁性体層により取り囲んだことから、積層配線体の内部からわずかに生じる放射ノイズおよび外部から侵入しようとする電磁波ノイズ等のＥＭＩノイズを環状磁性体層によって吸収し効果的に低減させることが可能となる。
【００６８】
また、第１および第２の絶縁層に形成された環状磁性体層同士を絶縁層を貫通して形成された貫通磁性体でもって接続した場合には、環状磁性体層間からのＥＭＩノイズの放射や侵入も効果的に低減させることができるものとなり、さらに、この貫通磁性体間の間隔を第１および第２の平行配線群により伝送される高周波信号の波長の４分の１以下の間隔とした場合には、環状磁性体層間からのＥＭＩノイズの放射や侵入をほぼなくすことができ、ＥＭＩノイズの影響を極めて有効に低減させることができる。
【００６９】
以上により、本発明によれば、直交させて積層された平行配線群で構成され、同一層内および上下層間における配線間のクロストークを低減させる配線構造を有しつつ、さらにＥＭＩノイズの影響を低減させることができる、高速で作動する半導体素子等の電子部品を搭載する電子回路基板等に好適な多層配線基板を提供することができた。
【図面の簡単な説明】
【図１】本発明の多層配線基板の実施の形態の一例を示す、第１層目の絶縁層の上面図である。
【図２】本発明の多層配線基板の実施の形態の一例を示す、第２層目の絶縁層の上面図である。
【図３】本発明の多層配線基板の実施の形態の一例を示す、第３層目の絶縁層の上面図である。
【図４】本発明の多層配線基板の実施の形態の一例を示す、第４層目の絶縁層の上面図である。
【図５】本発明の多層配線基板の実施の形態の一例を示す、第４層目の絶縁層の下面図である。
【符号の説明】
Ｉ１〜Ｉ４・・・・第１層目〜第４層目の絶縁層
Ｌ１、Ｌ２・・・・第１、第２の平行配線群
Ｐ１、Ｐ２・・・・第１、第２の電源配線
Ｇ１、Ｇ２・・・・第１、第２の接地配線
Ｓ１、Ｓ２・・・・第１、第４の信号配線
Ｔ・・・・・・・・貫通導体群
ＲＭ・・・・・・・環状磁性体層
ＴＭ・・・・・・・貫通磁性体
Claims (4)
- 第１の絶縁層に形成され、該第１の絶縁層の中央部に交点を有する２〜４本の直線で中心角が略等しくなるように区分された各区分領域においてそれぞれ前記交点側に向かう第１の平行配線群と、前記第１の絶縁層に積層された第２の絶縁層に形成され、前記各区分領域においてそれぞれ前記第１の平行配線群と直交する第２の平行配線群と、前記第１および第２の平行配線群を電気的に接続する貫通導体群とから成る積層配線体を具備して成り、前記第２の平行配線群は前記各区分領域の平行配線群の配線が接続されてなる環状配線を構成し、前記第１および第２の平行配線群はそれぞれ前記第１および第２の絶縁層の外周部に形成した環状磁性体層により取り囲まれていることを特徴とする多層配線基板。
- 前記第１および第２の絶縁層に形成された前記環状磁性体層同士が貫通磁性体で接続されていることを特徴とする請求項１記載の多層配線基板。
- 前記貫通磁性体間の間隔が前記第１および第２の平行配線群により伝送される高周波信号の波長の４分の１以下であることを特徴とする請求項２記載の多層配線基板。
- 前記第１および第２の平行配線群は、それぞれ複数の信号配線と、各信号配線に隣接する電源配線または接地配線とを有することを特徴とする請求項１記載の多層配線基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000198450A JP3784244B2 (ja) | 2000-06-30 | 2000-06-30 | 多層配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000198450A JP3784244B2 (ja) | 2000-06-30 | 2000-06-30 | 多層配線基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002016174A JP2002016174A (ja) | 2002-01-18 |
| JP3784244B2 true JP3784244B2 (ja) | 2006-06-07 |
Family
ID=18696614
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000198450A Expired - Fee Related JP3784244B2 (ja) | 2000-06-30 | 2000-06-30 | 多層配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3784244B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005158770A (ja) * | 2003-11-20 | 2005-06-16 | Matsushita Electric Ind Co Ltd | 積層基板とその製造方法及び前記積層基板を用いたモジュールの製造方法とその製造装置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6298698A (ja) * | 1985-10-24 | 1987-05-08 | 日本電気株式会社 | 多層配線板 |
| ATE171307T1 (de) * | 1989-05-22 | 1998-10-15 | Advanced Micro Devices Inc | Leiterstruktur für eine integrierte schaltung |
| DK0613610T3 (da) * | 1992-09-24 | 1997-08-25 | Hughes Aircraft Co | Gennemføringer med magnetiserbart materiale i en flerlagskredsløbsstruktur |
| JPH08274471A (ja) * | 1995-03-31 | 1996-10-18 | Sumitomo Metal Ind Ltd | 多層回路基板 |
| JPH0918156A (ja) * | 1995-06-27 | 1997-01-17 | Mitsubishi Electric Corp | 多層プリント配線板 |
| JP2867985B2 (ja) * | 1996-12-20 | 1999-03-10 | 日本電気株式会社 | プリント回路基板 |
| JP3609935B2 (ja) * | 1998-03-10 | 2005-01-12 | シャープ株式会社 | 高周波半導体装置 |
| JP3692254B2 (ja) * | 1999-03-25 | 2005-09-07 | 京セラ株式会社 | 多層配線基板 |
| JP3878795B2 (ja) * | 2000-05-30 | 2007-02-07 | 京セラ株式会社 | 多層配線基板 |
-
2000
- 2000-06-30 JP JP2000198450A patent/JP3784244B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002016174A (ja) | 2002-01-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3878795B2 (ja) | 多層配線基板 | |
| JP3798978B2 (ja) | 多層配線基板 | |
| JP3935638B2 (ja) | 多層配線基板 | |
| JP3784244B2 (ja) | 多層配線基板 | |
| JP3796104B2 (ja) | 多層配線基板 | |
| JP3792472B2 (ja) | 多層配線基板 | |
| JP3754863B2 (ja) | 多層配線基板 | |
| JP3792483B2 (ja) | 多層配線基板 | |
| JP3754865B2 (ja) | 多層配線基板 | |
| JP3940537B2 (ja) | 多層配線基板 | |
| JP3692254B2 (ja) | 多層配線基板 | |
| JP3792482B2 (ja) | 多層配線基板 | |
| JP3754866B2 (ja) | 多層配線基板 | |
| JP2001217345A (ja) | 多層配線基板 | |
| JP3754864B2 (ja) | 多層配線基板 | |
| JP2002043762A (ja) | 多層配線基板 | |
| JP2001217348A (ja) | 多層配線基板 | |
| JP3752409B2 (ja) | 多層配線基板 | |
| JP2000277928A (ja) | 多層配線基板 | |
| JP2000323600A (ja) | 多層配線基板 | |
| JP2001127385A (ja) | 多層配線基板 | |
| JP2001077541A (ja) | 多層配線基板 | |
| JP2001185856A (ja) | 多層配線基板 | |
| JP2002057461A (ja) | 多層配線基板 | |
| JP2001127386A (ja) | 多層配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050121 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051213 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060210 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060307 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060314 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090324 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100324 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110324 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110324 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120324 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120324 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130324 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130324 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140324 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |