JP3796104B2 - 多層配線基板 - Google Patents
多層配線基板 Download PDFInfo
- Publication number
- JP3796104B2 JP3796104B2 JP2000233111A JP2000233111A JP3796104B2 JP 3796104 B2 JP3796104 B2 JP 3796104B2 JP 2000233111 A JP2000233111 A JP 2000233111A JP 2000233111 A JP2000233111 A JP 2000233111A JP 3796104 B2 JP3796104 B2 JP 3796104B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- ground
- layer
- power supply
- parallel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体集積回路素子等の半導体素子を収納するための半導体素子収納用パッケージや半導体素子が搭載される電子回路基板等に使用される多層配線基板に関し、より詳細には高速動作および高密度実装に対応すると同時に優れたノイズ抑制効果を持つ配線構造を有する多層配線基板に関するものである。
【０００２】
【従来の技術】
従来、半導体素子収納用パッケージや電子回路基板等に使用される多層配線基板においては、内部配線用の配線導体の形成にあたって、アルミナ等のセラミックスからなる絶縁層とタングステン（Ｗ）等の高融点金属からなる配線導体とを交互に積層して多層配線基板を形成していた。
【０００３】
従来の多層配線基板においては、内部配線用配線導体のうち信号配線は通常、ストリップ配線構造とされており、信号配線として形成された配線導体の上下に絶縁層を介していわゆるベタパターン形状の広面積の接地（グランド）層または電源層が形成されていた。
【０００４】
また、多層配線基板が取り扱う電気信号の高速化に伴い、絶縁層を比誘電率が10程度であるアルミナセラミックスに代えて比誘電率が3.5〜５と比較的小さいポリイミド樹脂やエポキシ樹脂を用いて形成し、この絶縁層上に蒸着法やスパッタリング法等の気相成長法による薄膜形成技術を用いて銅（Ｃｕ）からなる内部配線用導体層を形成し、フォトリソグラフィ法により微細なパターンの配線導体を形成して、この絶縁層と配線導体とを多層化することにより高密度・高機能でかつ半導体素子の高速作動が可能となる多層配線基板を得ることも行なわれていた。
【０００５】
一方、多層配線基板の内部配線の配線構造として、配線のインピーダンスの整合によるリンギングノイズの低減や信号配線間のクロストークの低減等を図り、しかも高密度配線を実現するために、各絶縁層の上面に平行配線群を形成し、これを多層化して各層の配線群のうち所定の配線同士をビア導体やスルーホール導体等の貫通導体を介して電気的に接続する構造が提案されている。
【０００６】
このような平行配線群を有する多層配線基板においては、この多層配線基板に搭載される半導体素子とこの多層配線基板が実装される実装ボードとを電気的に接続するために、多層配線基板内で各平行配線群のうちから適当な配線を選択し、異なる配線層間における配線同士の接続はビア導体等の貫通導体を介して行なわれる。
【０００７】
そして、このような多層配線基板によれば、信号線をストリップ線路で構成する場合に比べて配線層の層数を削減できるとともに、平行配線群内および平行配線群間において、信号配線間のクロストークを低減することができるものである。
【０００８】
【発明が解決しようとする課題】
近年の半導体素子の高速化・高密度化に伴い、多層配線基板の内部に発生するノイズがこの多層配線基板に搭載される半導体素子や周囲の電子機器の動作に悪影響を及ぼすことが大きな問題となってきている。
【０００９】
この多層配線基板の内部で発生するノイズには、例えばインピーダンスの不整合に起因するリンギングノイズや隣接の信号配線との電磁気的な結合で生じるクロストークノイズ、多層配線基板に搭載される半導体素子のスイッチング時に発生する電源（パワー）／接地（グランド）ノイズ、多層配線基板の内部の配線や電源／接地配線あるいは電源／接地面から放射されるＥＭＩ（Electro Magnetic
Interference：電磁的干渉）ノイズが挙げられる。
【００１０】
中でも、多層配線基板における近年の多機能化・高速化を考慮したときには、これに搭載される半導体素子の同時スイッチングにより半導体素子の貫通電流が多層配線基板中の電源配線および接地配線に流れ込んで大きな電位変動を引き起こすために発生する電源／接地ノイズがますます増大することとなり、これについては例えばチップコンデンサをデカップリングコンデンサとして多層配線基板上に搭載することによるノイズ対策だけでは不充分となる場合があるという解決すべき課題が生じてきている。
【００１１】
本発明は上記従来技術の問題点に鑑み案出されたものであり、その目的は、内部の配線構造を電磁界的に閉じた（電磁波を放射しにくい）構造として信号伝搬特性を向上させると同時に、搭載される半導体素子の同時スイッチングによる電源配線や接地配線の電位変動を減衰させ・安定化することによって電源／接地ノイズをより低減させることができ、ＧＨｚ帯以上の周波数帯の高周波信号にも対応可能な多層配線基板を提供することにある。
【００１２】
【課題を解決するための手段】
本発明の多層配線基板は、第１の平行配線群を有する第１の絶縁層上に、前記第１の平行配線群と直交する第２の平行配線群を有する第２の絶縁層を積層し、前記第１および第２の平行配線群を貫通導体群で電気的に接続して成る積層配線体を具備して成り、前記第１および第２の平行配線群はそれぞれ信号配線、電源配線および接地配線を有するとともに、前記電源配線および／または接地配線の導電率を前記信号配線の導電率よりも小さくしてあることを特徴とするものである。
【００１３】
また、本発明の多層配線基板は、上記構成において、前記電源配線および／または接地配線の導電率を前記信号配線の導電率の0.7倍以下に小さくしてあることを特徴とするものである。
【００１４】
また、本発明の多層配線基板は、上記各構成において、前記電源配線および／または接地配線の導電率が５×105〜３×107（Ｓ／ｍ）であることを特徴とするものである。
【００１５】
また、本発明の多層配線基板は、上記構成において、前記第ｌおよび第２の平行配線群は、それぞれ複数の前記信号配線と、各信号配線に隣接する前記電源配線または接地配線とを有することを特徴とするものである。
【００１６】
本発明の多層配線基板によれば、平行配線群同士を互いに直交配置して貫通導体群で接続して成る積層配線体において、各平行配線群がそれぞれ信号配線、電源配線および接地配線を有するとともに、これら電源配線および／または接地配線の導電率を信号配線の導電率よりも小さくしてあることから、この多層配線基板に搭載される半導体素子のスイッチング時に発生する貫通電流が引き起こす電源配線および接地配線の電位変動を抵抗を高めたこれらの配線において減衰させて電位を安定化することができるので、多層配線基板内部における電源／接地ノイズの発生を抑制してそのノイズ量を充分に低減させることができる。この結果、ＧＨｚ帯以上の周波数帯の高周波信号による高速動作および高密度実装にも対応可能な多層配線基板となる。
【００１７】
【発明の実施の形態】
以下、本発明の多層配線基板について添付図面に示す実施例に基づき詳細に説明する。
【００１８】
図１〜図６はそれぞれ本発明の多層配線基板の実施の形態の他の例を示す各絶縁層毎の平面図であり、図１は多層配線基板の最上面に位置する、ＭＰＵ等の半導体素子をフリップチップ実装により搭載するためのフリップチップパッド配設層が形成された第１層目の絶縁層の上面図、図２はその下に位置する広面積の接地導体層が形成された第２層目の絶縁層の上面図、図３はその下に位置する信号配線展開部としてのストリップ線路部の上部導体層を兼ねた広面積の電源導体層が形成された第３層目の絶縁層の上面図、図４はその下に位置する、中央部に配置された信号配線展開部としてのストリップ線路部を構成する多数の線路導体と、その周囲に配置された平行配線部を構成する所定の区分領域にそれぞれ中央部から周辺へ向かう多数の平行配線群とから成る第１の配線層とが形成された第４層目の絶縁層（第１の絶縁層に相当する）の上面図、図５はその下に位置する、中央部に配置された信号配線展開部としてのストリップ線路部を構成する電源または接地導体層としての下部導体層と、その周囲に配置された平行配線部を構成する前記所定の区分領域でそれぞれ第１の配線層の平行配線群と直交するように配設された平行配線群とから成る第２の配線層とが形成された第５層目の絶縁層（第２の絶縁層に相当する）の上面図、図６は多層配線基板の最下面に位置し、この多層配線基板を外部電気回路基板に搭載実装するためのＬＧＡパッド配設層が形成された第５層目の絶縁層の下面図を示している。
【００１９】
これらの図において、Ｉ１〜Ｉ５はそれぞれ第１層目〜第５層目の絶縁層であり、この例では、第１層目の絶縁層Ｉ１は多層配線基板の最上面を構成する最上層となり、第５層目の絶縁層Ｉ５は最下面を構成する最下層となっている。また、集積回路素子等の半導体素子（図示せず）が、第１層目の絶縁層Ｉ１の上面、すなわちこの多層配線基板の上面側の表面の中央部に設けられた、フリップチップパッドＦＰ等の接続パッドが配設された搭載領域Ｍに搭載される。
【００２０】
ＧＬは搭載領域Ｍの下部で第２層目の絶縁層Ｉ２の上面に配設された接地導体層、ＰＬは同じく第３層目の絶縁層Ｉ３の上面に配設された上側導体層としての電源導体層、ＣＬは第４層目の絶縁層Ｉ４の上面に配設された複数の線路導体Ｃから成る線路配線層、ＧＬ２は第５層目の絶縁層Ｉ５の上面に配設された下側導体層としての接地導体層であり、これら電源導体層ＰＬ・線路配線層ＣＬ・接地導体層ＧＬ２により信号配線展開部が形成されている。
【００２１】
また、複数の線路導体Ｃはそれぞれ第１の貫通導体群Ｔ１を介して多層配線基板表面の搭載領域Ｍに導出されてそれぞれ対応するフリップチップパッドＦＰに電気的に接続され、これを介して、搭載される半導体素子の各端子電極に電気的に接続される。なお、図１〜図６中において、第１の貫通導体群Ｔ１および後述する第２の貫通導体群Ｔ２・第３の貫通導体群Ｔ３のうちの主な貫通導体については、いずれも丸印で示している。これらの貫通導体群Ｔ１・Ｔ２・Ｔ３は、通常はスルーホール導体やビア導体等が用いられ、接続に必要な箇所に形成される。
【００２２】
ＧＬは第２の絶縁層Ｉ２の表面に形成された接地導体層である。この接地導体層ＧＬは、半導体素子を第１の平行配線群Ｌ１に線路導体Ｃを介して効率よく電気的に接続するための再配列を可能にするとともに、搭載される半導体素子の周波数に応じた接地導体層の面積を最適化し、半導体素子への電位の供給を安定化させることにより電磁ノイズに対するシールド効果を有するものである。この接地導体層ＧＬは、多層配線基板において第２層目の絶縁層Ｉ２の上面に、下方に形成される各線路導体Ｃおよび各平行配線群Ｌ１・Ｌ２の仕様に応じて適宜形成される。このような接地導体層ＧＬを形成することにより、半導体素子と第１の平行配線群Ｌ１との間で接地配線を効率的に接続できるように再配列させることができ、また電磁ノイズに対して良好なシールド効果を有する多層配線基板を得ることができる。
【００２３】
ＰＬは第３の絶縁層Ｉ３の表面に形成された電源導体層である。この電源導体層ＰＬは、複数の線路導体Ｃから成る線路配線層ＣＬおよび接地導体層ＧＬ２とともに信号配線展開部を構成して、半導体素子を後述する第１の配線層Ｌ１の平行配線群に効率よく電気的に接続するための再配列を可能にするとともに、電磁気ノイズに対するシールド効果をも有するものである。このような電源導体層ＰＬは、多層配線基板において、例えば第１層目の接地導体層ＧＬとともに、第２層目の導体層として、下方に形成される信号配線展開部および平行配線部の各導体層・各配線層のほぼ全領域を覆うように、多層配線基板の仕様に応じて適宜形成される。このような電源導体層ＰＬを形成することにより、半導体素子と第１の配線層Ｌ１との間で接地配線を効率的に接続できるように再配列させることができ、また電磁気ノイズに対して良好なシールド効果を有する多層配線基板を得ることができる。
【００２４】
ＣＬは搭載領域Ｍの下部で電源導体層ＰＬの下方に形成された、複数の線路導体Ｃから成る線路配線層である。この線路配線層ＣＬは、電源導体層ＰＬおよび接地導体層ＧＬ２とともに信号配線展開部を構成して、半導体素子を後述する第１の配線層Ｌ１の平行配線群に効率よく電気的に接続するための再配列を可能にするものである。この線路配線層ＣＬの各線路導体Ｃは、前述のように、接地導体層ＧＬおよび電源導体層ＰＬとは電気的に絶縁されてこれらの層を貫通している第１の貫通導体群Ｔ１を介して、搭載領域Ｍに搭載される半導体素子の対応する各電極と電気的に接続される。
【００２５】
ＧＬ２は搭載領域Ｍの下部で線路配線層Ｃの下方に位置するように形成された、第５の絶縁層Ｉ５の表面に形成された接地導体層である。この接地導体層ＧＬ２は、電源導体層ＰＬおよび複数の線路導体Ｃから成る線路配線層ＣＬとともに信号配線展開部を構成して、半導体素子を後述する第１の配線層Ｌ１の平行配線群に効率よく電気的に接続するための再配列を可能にするものである。このような接地導体層ＧＬ２は、多層配線基板の信号配線展開部の各線路導体Ｃが配設されるほぼ全領域を覆うように、多層配線基板の仕様に応じて適宜形成される。
【００２６】
次に、Ｌ１およびＬ２は、それぞれ第４および第５の絶縁層Ｉ４・Ｉ５の上面に形成された第１および第２の配線層である。また、Ｐ１およびＰ２はそれぞれ第１および第２の配線層Ｌ１・Ｌ２中の電源配線、Ｇ１およびＧ２はそれぞれ第１および第２配線層Ｌ１・Ｌ２中の接地配線、Ｓ１およびＳ２はそれぞれ第１および第２の配線層Ｌ１・Ｌ２中の信号配線を示している。
【００２７】
ここで、同じ平面に配設された複数の信号配線Ｓ１・Ｓ２は、それぞれ異なる信号を伝送するものとしてもよく、同じ平面に配設された複数の電源配線Ｐ１・Ｐ２はそれぞれ異なる電源を供給するものとしてもよい。
【００２８】
第４の絶縁層Ｉ４上の第１の配線層Ｌ１は、絶縁層Ｉ４の中央部に対応する搭載領域Ｍ内に交点を有する、図４中に一点鎖線で示した２本の直線で中心角が略等しくなるように区分された各区分領域において、それぞれ交点側すなわち絶縁層Ｉ４の中央部の搭載領域Ｍ側に向かう平行配線群で構成されている。ここでは、略正方形状の絶縁層Ｉ４の対角線に沿った、交点が搭載領域Ｍ内に位置する２本の直線で中心角が約90度になるように区分された４つの区分領域を設定した場合の例を示している。
【００２９】
また、第５の絶縁層Ｉ５上の第２の配線層Ｌ２は、この各区分領域（図５中にも同じく一点鎖線で示す）においてそれぞれ第１の配線層Ｌ１の平行配線群と直交する平行配線群で構成されている。そして、ここでは、第２の配線層Ｌ２のうち各区分領域の平行配線群の電源配線Ｐ２および接地配線Ｇ２が接続されて、略正方形状の第５の絶縁層Ｉ５の各辺に平行な配線を有する略正方形状の環状配線を形成している場合の例を示している。
【００３０】
本発明の多層配線基板によれば、このように区分領域を設定し、各区分領域においてそれぞれ互いに直交する平行配線群が形成された積層配線体を具備することにより、第２の配線層Ｌ２を構成する平行配線群の接地配線Ｇ２および電源配線Ｐ２は第５の絶縁層Ｉ５の中央部を取り囲むようにほぼ環状の配線構造をとることとなり、これら接地配線Ｇ２および電源配線Ｐ２を最適化することにより、外部からの電磁気ノイズの侵入や外部への不要な電磁波ノイズの放射をシールドする効果を有するものとなり、配線間のクロストークノイズを低減させることができるとともに、ＥＭＩ対策としても効果を有するものとなる。
【００３１】
さらに、この第２の配線層Ｌ２は、その配線層中の最外周側の環状配線が接地配線Ｇ２である場合には、この環状の接地配線Ｇ２により非常に効果的に電磁気ノイズに対してシールド効果を有するものとなり、さらに有効なＥＭＩ対策を施すことができる。
【００３２】
本発明の多層配線基板においては、平行配線部を構成する各区分領域の設定として、上述の例の他にも、第４の絶縁層Ｉ４の中央部に対応する搭載領域Ｍ内に交点を有する、略正方形状の第４の絶縁層Ｉ４の辺のほぼ中央を通る辺に平行な直線に沿った２本の直線で中心角が約90度になるように区分された４つの区分領域を設定してもよく、３本の直線で中心角が約60度と略等しくなるように区分された６つの区分領域を設定してもよく、さらに、４本の直線で中心角が約45度と略等しくなるように区分された８つの区分領域を設定してもよい。
【００３３】
これらいずれの場合であっても、上述の例と同様に、同じ平面上の左右の信号配線Ｓ１・Ｓ２間のクロストークノイズを良好に低減することができ、電源配線Ｐ１・Ｐ２および接地配線Ｇ１・Ｇ２のインダクタンスを減少させることができて、電源ノイズおよび接地ノイズを効果的に低減することができる。また、第２の配線層Ｌ２を構成する平行配線群の配線がそれらが形成された絶縁層の中央部を取り囲むように環状の配線構造をとっており、これにより、外部からの電磁気ノイズの侵入や外部への不要な電磁波ノイズの放射をシールドする効果を有し、配線間のクロストークノイズを低減させることができるとともに、ＥＭＩ対策としても効果を有する。また、第２の配線層Ｌ２を各区分領域の平行配線群の配線を接続して形成した環状配線を有するものとしたときには、その環状配線によってその内側の領域についてＥＭＩ対策の効果を高めることができ、より有効なＥＭＩ対策を施すことができる。この第２の配線層Ｌ２の最外周側の環状配線を接地配線Ｇ２としたときには、この環状の接地配線Ｇ２により非常に効果的に電磁気ノイズに対してシールド効果を有するものとなり、さらに有効なＥＭＩ対策を施すことができる。
【００３４】
そして、これら第１の配線層Ｌ１の平行配線群と第２の配線層Ｌ２の平行配線群とは、第４の絶縁層Ｉ４に形成された第２の貫通導体群Ｔ２により対応する配線同士が適当な箇所において電気的に接続されており、これにより各区分領域毎に直交する平行配線群が形成された積層配線体である平行配線部を構成している。
【００３５】
このような平行配線部における第１の配線層Ｌ１は第４の絶縁層Ｉ４上に、すなわちストリップ線路部の複数の線路導体Ｃから成る線路配線層ＣＬとそれぞれ同一面内に形成されており、例えばそのうちの信号配線Ｓ１が信号配線である複数の線路導体Ｃのそれぞれとその面内で搭載領域Ｍの周辺において接続されている。また、第２の配線層Ｌ２は第５の絶縁層Ｉ５上に、すなわち信号配線展開部の接地導体層ＧＬ２と同一面内に形成されており、第１の配線層Ｌ１とは第２の貫通導体群Ｔ２で電気的に接続されている。これにより、搭載領域Ｍに搭載される半導体素子の各端子電極と平行配線部の第１または第２の配線層Ｌ１・Ｌ２とが、信号配線展開部の線路導体Ｃを介して電気的に接続されている。
【００３６】
このような配線構造とした本発明の多層配線基板によれば、狭ピッチで極めて高密度に配設された半導体素子の入出力電極に接続された配線を信号配線展開部において線路導体Ｃの配線ピッチ（配線間隔）を拡げ、また信号配線・電源配線・接地配線を再配列して、平行配線部に適した広ピッチの配線に展開し再配列して接続することができるので、平行配線部が有する優れた電気的特性を活かしつつ高密度化された入出力電極を有する半導体素子と効率よく電気的接続を行なうことができる。しかも、このような信号配線展開部の線路配線層ＣＬを信号配線がすべて展開されるまで複数積層して設け、それぞれに対応した平行配線部を併設することにより、半導体素子からの信号配線・電源配線・接地配線を効率よく再配列してその周囲の平行配線部との接続に最適な配線に設定して平行配線部に展開することができるので、半導体素子の高密度化に対応して多層化を図る場合にも、配線設計を最適化してその積層数を低減させることが可能となる。
【００３７】
また、この例では第１および第２の配線層Ｌ１・Ｌ２は、信号配線Ｓ１・Ｓ２に電源配線Ｐ１・Ｐ２または接地配線Ｇ１・Ｇ２がそれぞれ隣接するように配設されている。これにより、同じ絶縁層上の信号配線Ｓ１・Ｓ２間を電磁気的に遮断して、同じ平面上の左右の信号配線Ｓ１・Ｓ２間のクロストークノイズを良好に低減することができる。さらに、信号配線Ｓ１・Ｓ２に必ず電源配線Ｐ１・Ｐ２または接地配線Ｇ１・Ｇ２を隣接させることで、同じ平面上の電源配線Ｐ１・Ｐ２と信号配線Ｓ１・Ｓ２および接地配線Ｇ１・Ｇ２と信号配線Ｓ１・Ｓ２との相互結合が最大となり、信号配線Ｓ１・Ｓ２の電流経路を最短にすることができる。このため、信号配線Ｓ１・Ｓ２から電源配線Ｐ１・Ｐ２および接地配線Ｇ１・Ｇ２のインダクタンス値を減少させることができる。このインダクタンス値の減少により、電源ノイズおよび接地ノイズを効果的に低減することができる。
【００３８】
なお、このことは、第１の平行配線群Ｌ１の上方または第２の平行配線群Ｌ２の下方の配線層として同様に直交する平行配線群を積層して用いた場合には、これらについても同様に該当するものである。
【００３９】
以上のような多層配線基板と外部電気回路との接続は、第２の配線層Ｌ２または第１の配線層Ｌ１の各配線から第３の貫通導体群Ｔ３を介してそれぞれ電気的に接続された、第５の絶縁層Ｉ５の下面に配設されたＬＧＡパッドＬＰ等の接続ランドに、それぞれ半田バンプ等の接続導体を取着し、これらを外部電気回路の接続電極に電気的に接続することによって行なわれる。なお、これら多数のＬＧＡパッドＬＰのうちＬＰＰは電源配線Ｐ１またはＰ２が接続された電源用接続ランドを、ＬＰＧは接地配線Ｇ１またはＧ２が接続された接地用接続ランドを、ＬＰＳは信号配線Ｓ１またはＳ２が接続された信号用接続ランドを示している。また、ＬＧＡパッドＬＰには、必要に応じて接地導体層ＧＬ・電源導体層ＰＬ・線路導体Ｃ・接地導体層ＧＬ２・フリップチップパッドＦＰ等がそれぞれ貫通導体を介して電気的に接続されることもある。
【００４０】
そして、本発明の多層配線基板においては、第１および第２の平行配線群Ｌ１・Ｌ２の電源配線Ｐ１・Ｐ２および／または接地配線Ｇ１・Ｇ２の導電率を、信号配線Ｓ１・Ｓ２の導電率よりも小さくしており、これにより、この多層配線基板に搭載される半導体素子のスイッチング時に発生する貫通電流が引き起こす電源配線Ｐ１・Ｐ２および接地配線Ｇ１・Ｇ２の電位変動をこれらの配線において減衰させて電源電位および／または接地電位を安定化することができるので、多層配線基板内部における電源／接地ノイズの発生を抑制してそのノイズ量を充分に低減させることができる。
【００４１】
このように電源配線Ｐ１・Ｐ２および／または接地配線Ｇ１・Ｇ２の導電率を信号配線Ｓ１・Ｓ２の導電率よりも小さくする場合、特に電源配線Ｐ１・Ｐ２における直流電圧降下がこの多層配線基板に搭載される半導体素子の高速動作を妨げることのない範囲となるように電源配線Ｐ１・Ｐ２の抵抗値を設定するように制御することが好ましい。
【００４２】
具体的には、電源配線Ｐ１・Ｐ２および／または接地配線Ｇ１・Ｇ２の導電率を信号配線Ｓ１・Ｓ２の導電率の0.7倍以下に小さくしておくことが好ましい。これら電源配線Ｐ１・Ｐ２および／または接地配線Ｇ１・Ｇ２の導電率が信号配線Ｓ１・Ｓ２の導電率の0.7倍を超えて大きくなると、充分な電位変動の安定化効果が得られなくなる傾向にある。
【００４３】
また、電源配線Ｐ１・Ｐ２および／または接地配線Ｇ１・Ｇ２の導電率は、あまり小さい値に設定すると半導体素子のスイッチングに必要な電位差が得られず高速動作が正常に行なわれなくなる可能性があるため、特に電源配線Ｐ１・Ｐ２の導電率に関してはその導体材料や配線のデザインを適切に制御して高速動作の妨げにならないような値に設定することが好ましく、実用的には５×105〜３×107（Ｓ／ｍ）の範囲に設定しておくことが好ましい。この導電率が５×105（Ｓ／ｍ）より小さくなり過ぎると半導体素子のスイッチングに必要な電位差が得られず高速動作が正常に行なわれなくなるといった不具合が生じ易くなる傾向にあり、他方、３×107（Ｓ／ｍ）より大きくなり過ぎると電源／接地の電位変動に対する抑制効果がほとんど得られないものとなる傾向にある。
【００４４】
ちなみに、導電率を好適範囲における下限値である５×105（Ｓ／ｍ）とする場合であれば、この配線の導体厚みを15μｍとしたときには、そのシート抵抗は約0.13Ω／□となる。ここで仮に多層配線基板に対する直流抵抗の要求仕様を２Ω以下とした場合は、配線導体の幅が100μｍであれば配線長を1.5ｍｍ程度は確保することができ、高密度配線の多層配線基板に充分適用可能な電源配線Ｐ１・Ｐ２および接地配線Ｇ１・Ｇ２を配設することができる。
【００４５】
このような本発明の多層配線基板には、例えばその表面にＭＰＵ（Micro Processing Unit）・ＡＳＩＣ（Application Specific Integrated Circuit）・ＤＳＰ（Digital Signal Processor）のような半導体素子が搭載される。そして、半導体素子収納用パッケージや電子回路基板、多数の半導体集積回路素子が搭載されるいわゆるマルチチップモジュールやマルチチップパッケージ、あるいはマザーボード等として使用される。これらの半導体素子は、例えばいわゆるバンプ電極によりこの多層配線基板の表面に実装されて、あるいは接着剤・ろう材等により搭載部に取着されるとともにボンディングワイヤ等を介して、第１の貫通導体Ｔ１等により例えば第１の平行配線群Ｌ１と電気的に接続される。
【００４６】
また、本発明の多層配線基板においては、直交させて積層した平行配線群を有する積層配線体の上下には種々の配線構造の多層配線部を積層して多層配線基板を構成することができる。例えば、積層配線体と同様に平行配線群を直交させて積層した構成の配線構造、あるいはストリップ線路構造の配線構造、その他、マイクロストリップ線路構造・コプレーナ線路構造等を多層配線基板に要求される仕様等に応じて適宜選択して用いることができる。
【００４７】
また、例えば、ポリイミド絶縁層と銅蒸着による導体層といったものを積層して、電子回路を構成してもよい。また、チップ抵抗・薄膜抵抗・コイルインダクタ・クロスコンデンサ・チップコンデンサ・電解コンデンサといったものを取着して半導体素子収納用パッケージを構成してもよい。
【００４８】
また、第１および第２の絶縁層Ｉ４・Ｉ５を始めとする各絶縁層の形状は、図示したような略正方形状のものに限られるものではなく、長方形状や菱形状・多角形状等の形状であってもよい。
【００４９】
なお、第１および第２の平行配線群Ｌ１・Ｌ２は、第１および第２の絶縁層Ｉ４・Ｉ５の表面に形成するものに限られず、それぞれの絶縁層Ｉ４・Ｉ５の内部に形成したものであってもよい。
【００５０】
本発明の多層配線基板において、第１および第２の絶縁層Ｉ４・Ｉ５を始めとする各絶縁層は、例えばセラミックグリーンシート積層法によって、酸化アルミニウム質焼結体や窒化アルミニウム質焼結体・炭化珪素質焼結体・窒化珪素質焼結体・ムライト質焼結体・ガラスセラミックス等の無機絶縁材料を使用して、あるいはポリイミド・エポキシ樹脂・フッ素樹脂・ポリノルボルネン・ベンゾシクロブテン等の有機絶縁材料を使用して、あるいはセラミックス粉末等の無機絶縁物粉末をエポキシ系樹脂等の熱硬化性樹脂で結合して成る複合絶縁材料等の電気絶縁材料を使用して形成される。
【００５１】
これら絶縁層は、それぞれの絶縁層の特性に応じて、グリーンシート積層法やビルドアップ法等の方法により所望の多層配線基板を構成するように形成すればよい。これら絶縁層の厚みとしては、使用する材料の特性に応じて、また要求される仕様に対応する機械的強度や電気的特性・貫通導体群の形成の容易さ等の条件を満たすように適宜設定される。
【００５２】
第１および第２の平行配線群Ｌ１・Ｌ２やその他の配線層ならびに各貫通導体群Ｔ１・Ｔ２・Ｔ３等は、例えばタングステンやモリブデン・モリブデン−マンガン・銅・銀・銀−パラジウム等の金属粉末メタライズ、あるいは銅・銀・ニッケル・クロム・チタン・金・ニオブやそれらの合金等の金属材料の薄膜等から成る。
【００５３】
これら配線導体および貫通導体は、それぞれの材料の特性や絶縁層への形成方法に従って、例えば厚膜印刷法により、あるいはスパッタリング法・真空蒸着法またはメッキ法により金属層を形成した後フォトリソグラフィ法により、所定のパターン形状・大きさに設定されて形成され、各絶縁層に配設される。
【００５４】
第１および第２の平行配線群Ｌ１・Ｌ２の各配線の幅および配線間の間隔は、使用する材料の特性に応じて、要求される仕様に対応する電気的特性や絶縁層Ｉ４・Ｉ５への配設の容易さ等の条件を満たすように適宜設定される。
【００５５】
なお、各平行配線群Ｌ１・Ｌ２の厚みは１〜20μｍ程度とすることが好ましい。この厚みが１μｍ未満となると配線の抵抗が大きくなるため、配線群による半導体素子への良好な電源供給や安定したグランドの確保・良好な信号の伝搬が困難となる傾向が見られる。他方、20μｍを超えるとその上に積層される絶縁層による被覆が不十分となって絶縁不良となる場合がある。
【００５６】
そして、電源配線Ｐ１・Ｐ２および／または接地配線Ｇ１・Ｇ２の導電率を信号配線Ｓ１・Ｓ２よりも小さくし、さらに電源配線Ｐ１・Ｐ２および／または接地配線Ｐ１・Ｐ２を信号配線Ｓ１・Ｓ２よりも高抵抗なものとするには、例えば、導体材料として高抵抗（低導電率）のものを用いる、信号配線Ｓ１・Ｓ２よりも電源配線Ｐ１・Ｐ２および／または接地配線Ｐ１・Ｐ２の導体幅を細くする、信号配線Ｓ１・Ｓ２よりも電源配線Ｐ１・Ｐ２および／または接地配線Ｐ１・Ｐ２の薄体厚みを薄くするといった手法を採用すればよい。
【００５７】
貫通導体群Ｔ１・Ｔ２・Ｔ３の各貫通導体は、横断面形状が円形のものの他にも楕円形や正方形・長方形等の矩形、その他の異形状のものを用いてもよい。その位置や大きさは、使用する材料の特性に応じて、要求される仕様に対応する電気的特性や絶縁層への形成・配設の容易さ等の条件を満たすように適宜設定される。
【００５８】
なお、本発明は以上の実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の変更を加えることは何ら差し支えない。例えば、絶縁層を、放熱を考慮した窒化アルミニウム質焼結体・炭化珪素質焼結体や、低誘電率を考慮したガラスセラミックス質焼結体を用いたものとしてもよい。
【００５９】
【発明の効果】
本発明の多層配線基板によれば、第１および第２の平行配線群を互いに直交配置して上下に積層し、貫通導体群で電気的に接続して成る積層配線体において、各平行配線群がそれぞれ信号配線、電源配線および接地配線を有するとともに、これら電源配線および／または接地配線の導電率を信号配線の導電率よりも小さくしてあることから、この多層配線基板に搭載される半導体素子のスイッチング時に発生する貫通電流が引き起こす電源配線および接地配線の電位変動を抵抗を高めたこれらの配線において減衰させて電位を安定化することができるので、多層配線基板内部における電源／接地ノイズの発生を抑制してそのノイズ量を充分に低減させることができ、ＧＨｚ帯以上の周波数帯の高周波信号による高速動作および高密度実装にも対応可能な多層配線基板となる。
【００６０】
以上により、本発明によれば、内部の配線構造を電磁界的に閉じた（電磁波を放射しにくい）構造として信号伝搬特性を向上させると同時に、搭載される半導体素子の同時スイッチングによる電源配線や接地配線の電位変動を減衰させ・安定化することによって電源／接地ノイズをより低減させることができ、ＧＨｚ帯以上の周波数帯の高周波信号にも対応可能な多層配線基板を提供することができた。
【図面の簡単な説明】
【図１】本発明の多層配線基板の実施の形態の一例を示す、第１層目の絶縁層の上面図である。
【図２】本発明の多層配線基板の実施の形態の一例を示す、第２層目の絶縁層の上面図である。
【図３】本発明の多層配線基板の実施の形態の一例を示す、第３層目の絶縁層の上面図である。
【図４】本発明の多層配線基板の実施の形態の一例を示す、第４層目の絶縁層の上面図である。
【図５】本発明の多層配線基板の実施の形態の一例を示す、第５層目の絶縁層の上面図である。
【図６】本発明の多層配線基板の実施の形態の一例を示す、第５層目の絶縁層の下面図である。
【符号の説明】
Ｉ４、Ｉ５・・・・絶縁層
Ｌ１、Ｌ２・・・・平行配線群
Ｐ１、Ｐ２・・・・電源配線
Ｇ１、Ｇ２・・・・接地配線
Ｓ１、Ｓ２・・・・信号配線
Ｔ２・・・・・・・貫通導体群
【発明の属する技術分野】
本発明は半導体集積回路素子等の半導体素子を収納するための半導体素子収納用パッケージや半導体素子が搭載される電子回路基板等に使用される多層配線基板に関し、より詳細には高速動作および高密度実装に対応すると同時に優れたノイズ抑制効果を持つ配線構造を有する多層配線基板に関するものである。
【０００２】
【従来の技術】
従来、半導体素子収納用パッケージや電子回路基板等に使用される多層配線基板においては、内部配線用の配線導体の形成にあたって、アルミナ等のセラミックスからなる絶縁層とタングステン（Ｗ）等の高融点金属からなる配線導体とを交互に積層して多層配線基板を形成していた。
【０００３】
従来の多層配線基板においては、内部配線用配線導体のうち信号配線は通常、ストリップ配線構造とされており、信号配線として形成された配線導体の上下に絶縁層を介していわゆるベタパターン形状の広面積の接地（グランド）層または電源層が形成されていた。
【０００４】
また、多層配線基板が取り扱う電気信号の高速化に伴い、絶縁層を比誘電率が10程度であるアルミナセラミックスに代えて比誘電率が3.5〜５と比較的小さいポリイミド樹脂やエポキシ樹脂を用いて形成し、この絶縁層上に蒸着法やスパッタリング法等の気相成長法による薄膜形成技術を用いて銅（Ｃｕ）からなる内部配線用導体層を形成し、フォトリソグラフィ法により微細なパターンの配線導体を形成して、この絶縁層と配線導体とを多層化することにより高密度・高機能でかつ半導体素子の高速作動が可能となる多層配線基板を得ることも行なわれていた。
【０００５】
一方、多層配線基板の内部配線の配線構造として、配線のインピーダンスの整合によるリンギングノイズの低減や信号配線間のクロストークの低減等を図り、しかも高密度配線を実現するために、各絶縁層の上面に平行配線群を形成し、これを多層化して各層の配線群のうち所定の配線同士をビア導体やスルーホール導体等の貫通導体を介して電気的に接続する構造が提案されている。
【０００６】
このような平行配線群を有する多層配線基板においては、この多層配線基板に搭載される半導体素子とこの多層配線基板が実装される実装ボードとを電気的に接続するために、多層配線基板内で各平行配線群のうちから適当な配線を選択し、異なる配線層間における配線同士の接続はビア導体等の貫通導体を介して行なわれる。
【０００７】
そして、このような多層配線基板によれば、信号線をストリップ線路で構成する場合に比べて配線層の層数を削減できるとともに、平行配線群内および平行配線群間において、信号配線間のクロストークを低減することができるものである。
【０００８】
【発明が解決しようとする課題】
近年の半導体素子の高速化・高密度化に伴い、多層配線基板の内部に発生するノイズがこの多層配線基板に搭載される半導体素子や周囲の電子機器の動作に悪影響を及ぼすことが大きな問題となってきている。
【０００９】
この多層配線基板の内部で発生するノイズには、例えばインピーダンスの不整合に起因するリンギングノイズや隣接の信号配線との電磁気的な結合で生じるクロストークノイズ、多層配線基板に搭載される半導体素子のスイッチング時に発生する電源（パワー）／接地（グランド）ノイズ、多層配線基板の内部の配線や電源／接地配線あるいは電源／接地面から放射されるＥＭＩ（Electro Magnetic
Interference：電磁的干渉）ノイズが挙げられる。
【００１０】
中でも、多層配線基板における近年の多機能化・高速化を考慮したときには、これに搭載される半導体素子の同時スイッチングにより半導体素子の貫通電流が多層配線基板中の電源配線および接地配線に流れ込んで大きな電位変動を引き起こすために発生する電源／接地ノイズがますます増大することとなり、これについては例えばチップコンデンサをデカップリングコンデンサとして多層配線基板上に搭載することによるノイズ対策だけでは不充分となる場合があるという解決すべき課題が生じてきている。
【００１１】
本発明は上記従来技術の問題点に鑑み案出されたものであり、その目的は、内部の配線構造を電磁界的に閉じた（電磁波を放射しにくい）構造として信号伝搬特性を向上させると同時に、搭載される半導体素子の同時スイッチングによる電源配線や接地配線の電位変動を減衰させ・安定化することによって電源／接地ノイズをより低減させることができ、ＧＨｚ帯以上の周波数帯の高周波信号にも対応可能な多層配線基板を提供することにある。
【００１２】
【課題を解決するための手段】
本発明の多層配線基板は、第１の平行配線群を有する第１の絶縁層上に、前記第１の平行配線群と直交する第２の平行配線群を有する第２の絶縁層を積層し、前記第１および第２の平行配線群を貫通導体群で電気的に接続して成る積層配線体を具備して成り、前記第１および第２の平行配線群はそれぞれ信号配線、電源配線および接地配線を有するとともに、前記電源配線および／または接地配線の導電率を前記信号配線の導電率よりも小さくしてあることを特徴とするものである。
【００１３】
また、本発明の多層配線基板は、上記構成において、前記電源配線および／または接地配線の導電率を前記信号配線の導電率の0.7倍以下に小さくしてあることを特徴とするものである。
【００１４】
また、本発明の多層配線基板は、上記各構成において、前記電源配線および／または接地配線の導電率が５×105〜３×107（Ｓ／ｍ）であることを特徴とするものである。
【００１５】
また、本発明の多層配線基板は、上記構成において、前記第ｌおよび第２の平行配線群は、それぞれ複数の前記信号配線と、各信号配線に隣接する前記電源配線または接地配線とを有することを特徴とするものである。
【００１６】
本発明の多層配線基板によれば、平行配線群同士を互いに直交配置して貫通導体群で接続して成る積層配線体において、各平行配線群がそれぞれ信号配線、電源配線および接地配線を有するとともに、これら電源配線および／または接地配線の導電率を信号配線の導電率よりも小さくしてあることから、この多層配線基板に搭載される半導体素子のスイッチング時に発生する貫通電流が引き起こす電源配線および接地配線の電位変動を抵抗を高めたこれらの配線において減衰させて電位を安定化することができるので、多層配線基板内部における電源／接地ノイズの発生を抑制してそのノイズ量を充分に低減させることができる。この結果、ＧＨｚ帯以上の周波数帯の高周波信号による高速動作および高密度実装にも対応可能な多層配線基板となる。
【００１７】
【発明の実施の形態】
以下、本発明の多層配線基板について添付図面に示す実施例に基づき詳細に説明する。
【００１８】
図１〜図６はそれぞれ本発明の多層配線基板の実施の形態の他の例を示す各絶縁層毎の平面図であり、図１は多層配線基板の最上面に位置する、ＭＰＵ等の半導体素子をフリップチップ実装により搭載するためのフリップチップパッド配設層が形成された第１層目の絶縁層の上面図、図２はその下に位置する広面積の接地導体層が形成された第２層目の絶縁層の上面図、図３はその下に位置する信号配線展開部としてのストリップ線路部の上部導体層を兼ねた広面積の電源導体層が形成された第３層目の絶縁層の上面図、図４はその下に位置する、中央部に配置された信号配線展開部としてのストリップ線路部を構成する多数の線路導体と、その周囲に配置された平行配線部を構成する所定の区分領域にそれぞれ中央部から周辺へ向かう多数の平行配線群とから成る第１の配線層とが形成された第４層目の絶縁層（第１の絶縁層に相当する）の上面図、図５はその下に位置する、中央部に配置された信号配線展開部としてのストリップ線路部を構成する電源または接地導体層としての下部導体層と、その周囲に配置された平行配線部を構成する前記所定の区分領域でそれぞれ第１の配線層の平行配線群と直交するように配設された平行配線群とから成る第２の配線層とが形成された第５層目の絶縁層（第２の絶縁層に相当する）の上面図、図６は多層配線基板の最下面に位置し、この多層配線基板を外部電気回路基板に搭載実装するためのＬＧＡパッド配設層が形成された第５層目の絶縁層の下面図を示している。
【００１９】
これらの図において、Ｉ１〜Ｉ５はそれぞれ第１層目〜第５層目の絶縁層であり、この例では、第１層目の絶縁層Ｉ１は多層配線基板の最上面を構成する最上層となり、第５層目の絶縁層Ｉ５は最下面を構成する最下層となっている。また、集積回路素子等の半導体素子（図示せず）が、第１層目の絶縁層Ｉ１の上面、すなわちこの多層配線基板の上面側の表面の中央部に設けられた、フリップチップパッドＦＰ等の接続パッドが配設された搭載領域Ｍに搭載される。
【００２０】
ＧＬは搭載領域Ｍの下部で第２層目の絶縁層Ｉ２の上面に配設された接地導体層、ＰＬは同じく第３層目の絶縁層Ｉ３の上面に配設された上側導体層としての電源導体層、ＣＬは第４層目の絶縁層Ｉ４の上面に配設された複数の線路導体Ｃから成る線路配線層、ＧＬ２は第５層目の絶縁層Ｉ５の上面に配設された下側導体層としての接地導体層であり、これら電源導体層ＰＬ・線路配線層ＣＬ・接地導体層ＧＬ２により信号配線展開部が形成されている。
【００２１】
また、複数の線路導体Ｃはそれぞれ第１の貫通導体群Ｔ１を介して多層配線基板表面の搭載領域Ｍに導出されてそれぞれ対応するフリップチップパッドＦＰに電気的に接続され、これを介して、搭載される半導体素子の各端子電極に電気的に接続される。なお、図１〜図６中において、第１の貫通導体群Ｔ１および後述する第２の貫通導体群Ｔ２・第３の貫通導体群Ｔ３のうちの主な貫通導体については、いずれも丸印で示している。これらの貫通導体群Ｔ１・Ｔ２・Ｔ３は、通常はスルーホール導体やビア導体等が用いられ、接続に必要な箇所に形成される。
【００２２】
ＧＬは第２の絶縁層Ｉ２の表面に形成された接地導体層である。この接地導体層ＧＬは、半導体素子を第１の平行配線群Ｌ１に線路導体Ｃを介して効率よく電気的に接続するための再配列を可能にするとともに、搭載される半導体素子の周波数に応じた接地導体層の面積を最適化し、半導体素子への電位の供給を安定化させることにより電磁ノイズに対するシールド効果を有するものである。この接地導体層ＧＬは、多層配線基板において第２層目の絶縁層Ｉ２の上面に、下方に形成される各線路導体Ｃおよび各平行配線群Ｌ１・Ｌ２の仕様に応じて適宜形成される。このような接地導体層ＧＬを形成することにより、半導体素子と第１の平行配線群Ｌ１との間で接地配線を効率的に接続できるように再配列させることができ、また電磁ノイズに対して良好なシールド効果を有する多層配線基板を得ることができる。
【００２３】
ＰＬは第３の絶縁層Ｉ３の表面に形成された電源導体層である。この電源導体層ＰＬは、複数の線路導体Ｃから成る線路配線層ＣＬおよび接地導体層ＧＬ２とともに信号配線展開部を構成して、半導体素子を後述する第１の配線層Ｌ１の平行配線群に効率よく電気的に接続するための再配列を可能にするとともに、電磁気ノイズに対するシールド効果をも有するものである。このような電源導体層ＰＬは、多層配線基板において、例えば第１層目の接地導体層ＧＬとともに、第２層目の導体層として、下方に形成される信号配線展開部および平行配線部の各導体層・各配線層のほぼ全領域を覆うように、多層配線基板の仕様に応じて適宜形成される。このような電源導体層ＰＬを形成することにより、半導体素子と第１の配線層Ｌ１との間で接地配線を効率的に接続できるように再配列させることができ、また電磁気ノイズに対して良好なシールド効果を有する多層配線基板を得ることができる。
【００２４】
ＣＬは搭載領域Ｍの下部で電源導体層ＰＬの下方に形成された、複数の線路導体Ｃから成る線路配線層である。この線路配線層ＣＬは、電源導体層ＰＬおよび接地導体層ＧＬ２とともに信号配線展開部を構成して、半導体素子を後述する第１の配線層Ｌ１の平行配線群に効率よく電気的に接続するための再配列を可能にするものである。この線路配線層ＣＬの各線路導体Ｃは、前述のように、接地導体層ＧＬおよび電源導体層ＰＬとは電気的に絶縁されてこれらの層を貫通している第１の貫通導体群Ｔ１を介して、搭載領域Ｍに搭載される半導体素子の対応する各電極と電気的に接続される。
【００２５】
ＧＬ２は搭載領域Ｍの下部で線路配線層Ｃの下方に位置するように形成された、第５の絶縁層Ｉ５の表面に形成された接地導体層である。この接地導体層ＧＬ２は、電源導体層ＰＬおよび複数の線路導体Ｃから成る線路配線層ＣＬとともに信号配線展開部を構成して、半導体素子を後述する第１の配線層Ｌ１の平行配線群に効率よく電気的に接続するための再配列を可能にするものである。このような接地導体層ＧＬ２は、多層配線基板の信号配線展開部の各線路導体Ｃが配設されるほぼ全領域を覆うように、多層配線基板の仕様に応じて適宜形成される。
【００２６】
次に、Ｌ１およびＬ２は、それぞれ第４および第５の絶縁層Ｉ４・Ｉ５の上面に形成された第１および第２の配線層である。また、Ｐ１およびＰ２はそれぞれ第１および第２の配線層Ｌ１・Ｌ２中の電源配線、Ｇ１およびＧ２はそれぞれ第１および第２配線層Ｌ１・Ｌ２中の接地配線、Ｓ１およびＳ２はそれぞれ第１および第２の配線層Ｌ１・Ｌ２中の信号配線を示している。
【００２７】
ここで、同じ平面に配設された複数の信号配線Ｓ１・Ｓ２は、それぞれ異なる信号を伝送するものとしてもよく、同じ平面に配設された複数の電源配線Ｐ１・Ｐ２はそれぞれ異なる電源を供給するものとしてもよい。
【００２８】
第４の絶縁層Ｉ４上の第１の配線層Ｌ１は、絶縁層Ｉ４の中央部に対応する搭載領域Ｍ内に交点を有する、図４中に一点鎖線で示した２本の直線で中心角が略等しくなるように区分された各区分領域において、それぞれ交点側すなわち絶縁層Ｉ４の中央部の搭載領域Ｍ側に向かう平行配線群で構成されている。ここでは、略正方形状の絶縁層Ｉ４の対角線に沿った、交点が搭載領域Ｍ内に位置する２本の直線で中心角が約90度になるように区分された４つの区分領域を設定した場合の例を示している。
【００２９】
また、第５の絶縁層Ｉ５上の第２の配線層Ｌ２は、この各区分領域（図５中にも同じく一点鎖線で示す）においてそれぞれ第１の配線層Ｌ１の平行配線群と直交する平行配線群で構成されている。そして、ここでは、第２の配線層Ｌ２のうち各区分領域の平行配線群の電源配線Ｐ２および接地配線Ｇ２が接続されて、略正方形状の第５の絶縁層Ｉ５の各辺に平行な配線を有する略正方形状の環状配線を形成している場合の例を示している。
【００３０】
本発明の多層配線基板によれば、このように区分領域を設定し、各区分領域においてそれぞれ互いに直交する平行配線群が形成された積層配線体を具備することにより、第２の配線層Ｌ２を構成する平行配線群の接地配線Ｇ２および電源配線Ｐ２は第５の絶縁層Ｉ５の中央部を取り囲むようにほぼ環状の配線構造をとることとなり、これら接地配線Ｇ２および電源配線Ｐ２を最適化することにより、外部からの電磁気ノイズの侵入や外部への不要な電磁波ノイズの放射をシールドする効果を有するものとなり、配線間のクロストークノイズを低減させることができるとともに、ＥＭＩ対策としても効果を有するものとなる。
【００３１】
さらに、この第２の配線層Ｌ２は、その配線層中の最外周側の環状配線が接地配線Ｇ２である場合には、この環状の接地配線Ｇ２により非常に効果的に電磁気ノイズに対してシールド効果を有するものとなり、さらに有効なＥＭＩ対策を施すことができる。
【００３２】
本発明の多層配線基板においては、平行配線部を構成する各区分領域の設定として、上述の例の他にも、第４の絶縁層Ｉ４の中央部に対応する搭載領域Ｍ内に交点を有する、略正方形状の第４の絶縁層Ｉ４の辺のほぼ中央を通る辺に平行な直線に沿った２本の直線で中心角が約90度になるように区分された４つの区分領域を設定してもよく、３本の直線で中心角が約60度と略等しくなるように区分された６つの区分領域を設定してもよく、さらに、４本の直線で中心角が約45度と略等しくなるように区分された８つの区分領域を設定してもよい。
【００３３】
これらいずれの場合であっても、上述の例と同様に、同じ平面上の左右の信号配線Ｓ１・Ｓ２間のクロストークノイズを良好に低減することができ、電源配線Ｐ１・Ｐ２および接地配線Ｇ１・Ｇ２のインダクタンスを減少させることができて、電源ノイズおよび接地ノイズを効果的に低減することができる。また、第２の配線層Ｌ２を構成する平行配線群の配線がそれらが形成された絶縁層の中央部を取り囲むように環状の配線構造をとっており、これにより、外部からの電磁気ノイズの侵入や外部への不要な電磁波ノイズの放射をシールドする効果を有し、配線間のクロストークノイズを低減させることができるとともに、ＥＭＩ対策としても効果を有する。また、第２の配線層Ｌ２を各区分領域の平行配線群の配線を接続して形成した環状配線を有するものとしたときには、その環状配線によってその内側の領域についてＥＭＩ対策の効果を高めることができ、より有効なＥＭＩ対策を施すことができる。この第２の配線層Ｌ２の最外周側の環状配線を接地配線Ｇ２としたときには、この環状の接地配線Ｇ２により非常に効果的に電磁気ノイズに対してシールド効果を有するものとなり、さらに有効なＥＭＩ対策を施すことができる。
【００３４】
そして、これら第１の配線層Ｌ１の平行配線群と第２の配線層Ｌ２の平行配線群とは、第４の絶縁層Ｉ４に形成された第２の貫通導体群Ｔ２により対応する配線同士が適当な箇所において電気的に接続されており、これにより各区分領域毎に直交する平行配線群が形成された積層配線体である平行配線部を構成している。
【００３５】
このような平行配線部における第１の配線層Ｌ１は第４の絶縁層Ｉ４上に、すなわちストリップ線路部の複数の線路導体Ｃから成る線路配線層ＣＬとそれぞれ同一面内に形成されており、例えばそのうちの信号配線Ｓ１が信号配線である複数の線路導体Ｃのそれぞれとその面内で搭載領域Ｍの周辺において接続されている。また、第２の配線層Ｌ２は第５の絶縁層Ｉ５上に、すなわち信号配線展開部の接地導体層ＧＬ２と同一面内に形成されており、第１の配線層Ｌ１とは第２の貫通導体群Ｔ２で電気的に接続されている。これにより、搭載領域Ｍに搭載される半導体素子の各端子電極と平行配線部の第１または第２の配線層Ｌ１・Ｌ２とが、信号配線展開部の線路導体Ｃを介して電気的に接続されている。
【００３６】
このような配線構造とした本発明の多層配線基板によれば、狭ピッチで極めて高密度に配設された半導体素子の入出力電極に接続された配線を信号配線展開部において線路導体Ｃの配線ピッチ（配線間隔）を拡げ、また信号配線・電源配線・接地配線を再配列して、平行配線部に適した広ピッチの配線に展開し再配列して接続することができるので、平行配線部が有する優れた電気的特性を活かしつつ高密度化された入出力電極を有する半導体素子と効率よく電気的接続を行なうことができる。しかも、このような信号配線展開部の線路配線層ＣＬを信号配線がすべて展開されるまで複数積層して設け、それぞれに対応した平行配線部を併設することにより、半導体素子からの信号配線・電源配線・接地配線を効率よく再配列してその周囲の平行配線部との接続に最適な配線に設定して平行配線部に展開することができるので、半導体素子の高密度化に対応して多層化を図る場合にも、配線設計を最適化してその積層数を低減させることが可能となる。
【００３７】
また、この例では第１および第２の配線層Ｌ１・Ｌ２は、信号配線Ｓ１・Ｓ２に電源配線Ｐ１・Ｐ２または接地配線Ｇ１・Ｇ２がそれぞれ隣接するように配設されている。これにより、同じ絶縁層上の信号配線Ｓ１・Ｓ２間を電磁気的に遮断して、同じ平面上の左右の信号配線Ｓ１・Ｓ２間のクロストークノイズを良好に低減することができる。さらに、信号配線Ｓ１・Ｓ２に必ず電源配線Ｐ１・Ｐ２または接地配線Ｇ１・Ｇ２を隣接させることで、同じ平面上の電源配線Ｐ１・Ｐ２と信号配線Ｓ１・Ｓ２および接地配線Ｇ１・Ｇ２と信号配線Ｓ１・Ｓ２との相互結合が最大となり、信号配線Ｓ１・Ｓ２の電流経路を最短にすることができる。このため、信号配線Ｓ１・Ｓ２から電源配線Ｐ１・Ｐ２および接地配線Ｇ１・Ｇ２のインダクタンス値を減少させることができる。このインダクタンス値の減少により、電源ノイズおよび接地ノイズを効果的に低減することができる。
【００３８】
なお、このことは、第１の平行配線群Ｌ１の上方または第２の平行配線群Ｌ２の下方の配線層として同様に直交する平行配線群を積層して用いた場合には、これらについても同様に該当するものである。
【００３９】
以上のような多層配線基板と外部電気回路との接続は、第２の配線層Ｌ２または第１の配線層Ｌ１の各配線から第３の貫通導体群Ｔ３を介してそれぞれ電気的に接続された、第５の絶縁層Ｉ５の下面に配設されたＬＧＡパッドＬＰ等の接続ランドに、それぞれ半田バンプ等の接続導体を取着し、これらを外部電気回路の接続電極に電気的に接続することによって行なわれる。なお、これら多数のＬＧＡパッドＬＰのうちＬＰＰは電源配線Ｐ１またはＰ２が接続された電源用接続ランドを、ＬＰＧは接地配線Ｇ１またはＧ２が接続された接地用接続ランドを、ＬＰＳは信号配線Ｓ１またはＳ２が接続された信号用接続ランドを示している。また、ＬＧＡパッドＬＰには、必要に応じて接地導体層ＧＬ・電源導体層ＰＬ・線路導体Ｃ・接地導体層ＧＬ２・フリップチップパッドＦＰ等がそれぞれ貫通導体を介して電気的に接続されることもある。
【００４０】
そして、本発明の多層配線基板においては、第１および第２の平行配線群Ｌ１・Ｌ２の電源配線Ｐ１・Ｐ２および／または接地配線Ｇ１・Ｇ２の導電率を、信号配線Ｓ１・Ｓ２の導電率よりも小さくしており、これにより、この多層配線基板に搭載される半導体素子のスイッチング時に発生する貫通電流が引き起こす電源配線Ｐ１・Ｐ２および接地配線Ｇ１・Ｇ２の電位変動をこれらの配線において減衰させて電源電位および／または接地電位を安定化することができるので、多層配線基板内部における電源／接地ノイズの発生を抑制してそのノイズ量を充分に低減させることができる。
【００４１】
このように電源配線Ｐ１・Ｐ２および／または接地配線Ｇ１・Ｇ２の導電率を信号配線Ｓ１・Ｓ２の導電率よりも小さくする場合、特に電源配線Ｐ１・Ｐ２における直流電圧降下がこの多層配線基板に搭載される半導体素子の高速動作を妨げることのない範囲となるように電源配線Ｐ１・Ｐ２の抵抗値を設定するように制御することが好ましい。
【００４２】
具体的には、電源配線Ｐ１・Ｐ２および／または接地配線Ｇ１・Ｇ２の導電率を信号配線Ｓ１・Ｓ２の導電率の0.7倍以下に小さくしておくことが好ましい。これら電源配線Ｐ１・Ｐ２および／または接地配線Ｇ１・Ｇ２の導電率が信号配線Ｓ１・Ｓ２の導電率の0.7倍を超えて大きくなると、充分な電位変動の安定化効果が得られなくなる傾向にある。
【００４３】
また、電源配線Ｐ１・Ｐ２および／または接地配線Ｇ１・Ｇ２の導電率は、あまり小さい値に設定すると半導体素子のスイッチングに必要な電位差が得られず高速動作が正常に行なわれなくなる可能性があるため、特に電源配線Ｐ１・Ｐ２の導電率に関してはその導体材料や配線のデザインを適切に制御して高速動作の妨げにならないような値に設定することが好ましく、実用的には５×105〜３×107（Ｓ／ｍ）の範囲に設定しておくことが好ましい。この導電率が５×105（Ｓ／ｍ）より小さくなり過ぎると半導体素子のスイッチングに必要な電位差が得られず高速動作が正常に行なわれなくなるといった不具合が生じ易くなる傾向にあり、他方、３×107（Ｓ／ｍ）より大きくなり過ぎると電源／接地の電位変動に対する抑制効果がほとんど得られないものとなる傾向にある。
【００４４】
ちなみに、導電率を好適範囲における下限値である５×105（Ｓ／ｍ）とする場合であれば、この配線の導体厚みを15μｍとしたときには、そのシート抵抗は約0.13Ω／□となる。ここで仮に多層配線基板に対する直流抵抗の要求仕様を２Ω以下とした場合は、配線導体の幅が100μｍであれば配線長を1.5ｍｍ程度は確保することができ、高密度配線の多層配線基板に充分適用可能な電源配線Ｐ１・Ｐ２および接地配線Ｇ１・Ｇ２を配設することができる。
【００４５】
このような本発明の多層配線基板には、例えばその表面にＭＰＵ（Micro Processing Unit）・ＡＳＩＣ（Application Specific Integrated Circuit）・ＤＳＰ（Digital Signal Processor）のような半導体素子が搭載される。そして、半導体素子収納用パッケージや電子回路基板、多数の半導体集積回路素子が搭載されるいわゆるマルチチップモジュールやマルチチップパッケージ、あるいはマザーボード等として使用される。これらの半導体素子は、例えばいわゆるバンプ電極によりこの多層配線基板の表面に実装されて、あるいは接着剤・ろう材等により搭載部に取着されるとともにボンディングワイヤ等を介して、第１の貫通導体Ｔ１等により例えば第１の平行配線群Ｌ１と電気的に接続される。
【００４６】
また、本発明の多層配線基板においては、直交させて積層した平行配線群を有する積層配線体の上下には種々の配線構造の多層配線部を積層して多層配線基板を構成することができる。例えば、積層配線体と同様に平行配線群を直交させて積層した構成の配線構造、あるいはストリップ線路構造の配線構造、その他、マイクロストリップ線路構造・コプレーナ線路構造等を多層配線基板に要求される仕様等に応じて適宜選択して用いることができる。
【００４７】
また、例えば、ポリイミド絶縁層と銅蒸着による導体層といったものを積層して、電子回路を構成してもよい。また、チップ抵抗・薄膜抵抗・コイルインダクタ・クロスコンデンサ・チップコンデンサ・電解コンデンサといったものを取着して半導体素子収納用パッケージを構成してもよい。
【００４８】
また、第１および第２の絶縁層Ｉ４・Ｉ５を始めとする各絶縁層の形状は、図示したような略正方形状のものに限られるものではなく、長方形状や菱形状・多角形状等の形状であってもよい。
【００４９】
なお、第１および第２の平行配線群Ｌ１・Ｌ２は、第１および第２の絶縁層Ｉ４・Ｉ５の表面に形成するものに限られず、それぞれの絶縁層Ｉ４・Ｉ５の内部に形成したものであってもよい。
【００５０】
本発明の多層配線基板において、第１および第２の絶縁層Ｉ４・Ｉ５を始めとする各絶縁層は、例えばセラミックグリーンシート積層法によって、酸化アルミニウム質焼結体や窒化アルミニウム質焼結体・炭化珪素質焼結体・窒化珪素質焼結体・ムライト質焼結体・ガラスセラミックス等の無機絶縁材料を使用して、あるいはポリイミド・エポキシ樹脂・フッ素樹脂・ポリノルボルネン・ベンゾシクロブテン等の有機絶縁材料を使用して、あるいはセラミックス粉末等の無機絶縁物粉末をエポキシ系樹脂等の熱硬化性樹脂で結合して成る複合絶縁材料等の電気絶縁材料を使用して形成される。
【００５１】
これら絶縁層は、それぞれの絶縁層の特性に応じて、グリーンシート積層法やビルドアップ法等の方法により所望の多層配線基板を構成するように形成すればよい。これら絶縁層の厚みとしては、使用する材料の特性に応じて、また要求される仕様に対応する機械的強度や電気的特性・貫通導体群の形成の容易さ等の条件を満たすように適宜設定される。
【００５２】
第１および第２の平行配線群Ｌ１・Ｌ２やその他の配線層ならびに各貫通導体群Ｔ１・Ｔ２・Ｔ３等は、例えばタングステンやモリブデン・モリブデン−マンガン・銅・銀・銀−パラジウム等の金属粉末メタライズ、あるいは銅・銀・ニッケル・クロム・チタン・金・ニオブやそれらの合金等の金属材料の薄膜等から成る。
【００５３】
これら配線導体および貫通導体は、それぞれの材料の特性や絶縁層への形成方法に従って、例えば厚膜印刷法により、あるいはスパッタリング法・真空蒸着法またはメッキ法により金属層を形成した後フォトリソグラフィ法により、所定のパターン形状・大きさに設定されて形成され、各絶縁層に配設される。
【００５４】
第１および第２の平行配線群Ｌ１・Ｌ２の各配線の幅および配線間の間隔は、使用する材料の特性に応じて、要求される仕様に対応する電気的特性や絶縁層Ｉ４・Ｉ５への配設の容易さ等の条件を満たすように適宜設定される。
【００５５】
なお、各平行配線群Ｌ１・Ｌ２の厚みは１〜20μｍ程度とすることが好ましい。この厚みが１μｍ未満となると配線の抵抗が大きくなるため、配線群による半導体素子への良好な電源供給や安定したグランドの確保・良好な信号の伝搬が困難となる傾向が見られる。他方、20μｍを超えるとその上に積層される絶縁層による被覆が不十分となって絶縁不良となる場合がある。
【００５６】
そして、電源配線Ｐ１・Ｐ２および／または接地配線Ｇ１・Ｇ２の導電率を信号配線Ｓ１・Ｓ２よりも小さくし、さらに電源配線Ｐ１・Ｐ２および／または接地配線Ｐ１・Ｐ２を信号配線Ｓ１・Ｓ２よりも高抵抗なものとするには、例えば、導体材料として高抵抗（低導電率）のものを用いる、信号配線Ｓ１・Ｓ２よりも電源配線Ｐ１・Ｐ２および／または接地配線Ｐ１・Ｐ２の導体幅を細くする、信号配線Ｓ１・Ｓ２よりも電源配線Ｐ１・Ｐ２および／または接地配線Ｐ１・Ｐ２の薄体厚みを薄くするといった手法を採用すればよい。
【００５７】
貫通導体群Ｔ１・Ｔ２・Ｔ３の各貫通導体は、横断面形状が円形のものの他にも楕円形や正方形・長方形等の矩形、その他の異形状のものを用いてもよい。その位置や大きさは、使用する材料の特性に応じて、要求される仕様に対応する電気的特性や絶縁層への形成・配設の容易さ等の条件を満たすように適宜設定される。
【００５８】
なお、本発明は以上の実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の変更を加えることは何ら差し支えない。例えば、絶縁層を、放熱を考慮した窒化アルミニウム質焼結体・炭化珪素質焼結体や、低誘電率を考慮したガラスセラミックス質焼結体を用いたものとしてもよい。
【００５９】
【発明の効果】
本発明の多層配線基板によれば、第１および第２の平行配線群を互いに直交配置して上下に積層し、貫通導体群で電気的に接続して成る積層配線体において、各平行配線群がそれぞれ信号配線、電源配線および接地配線を有するとともに、これら電源配線および／または接地配線の導電率を信号配線の導電率よりも小さくしてあることから、この多層配線基板に搭載される半導体素子のスイッチング時に発生する貫通電流が引き起こす電源配線および接地配線の電位変動を抵抗を高めたこれらの配線において減衰させて電位を安定化することができるので、多層配線基板内部における電源／接地ノイズの発生を抑制してそのノイズ量を充分に低減させることができ、ＧＨｚ帯以上の周波数帯の高周波信号による高速動作および高密度実装にも対応可能な多層配線基板となる。
【００６０】
以上により、本発明によれば、内部の配線構造を電磁界的に閉じた（電磁波を放射しにくい）構造として信号伝搬特性を向上させると同時に、搭載される半導体素子の同時スイッチングによる電源配線や接地配線の電位変動を減衰させ・安定化することによって電源／接地ノイズをより低減させることができ、ＧＨｚ帯以上の周波数帯の高周波信号にも対応可能な多層配線基板を提供することができた。
【図面の簡単な説明】
【図１】本発明の多層配線基板の実施の形態の一例を示す、第１層目の絶縁層の上面図である。
【図２】本発明の多層配線基板の実施の形態の一例を示す、第２層目の絶縁層の上面図である。
【図３】本発明の多層配線基板の実施の形態の一例を示す、第３層目の絶縁層の上面図である。
【図４】本発明の多層配線基板の実施の形態の一例を示す、第４層目の絶縁層の上面図である。
【図５】本発明の多層配線基板の実施の形態の一例を示す、第５層目の絶縁層の上面図である。
【図６】本発明の多層配線基板の実施の形態の一例を示す、第５層目の絶縁層の下面図である。
【符号の説明】
Ｉ４、Ｉ５・・・・絶縁層
Ｌ１、Ｌ２・・・・平行配線群
Ｐ１、Ｐ２・・・・電源配線
Ｇ１、Ｇ２・・・・接地配線
Ｓ１、Ｓ２・・・・信号配線
Ｔ２・・・・・・・貫通導体群
Claims (4)
- 第１の平行配線群を有する第１の絶縁層上に、前記第１の平行配線群と直交する第２の平行配線群を有する第２の絶縁層を積層し、前記第１および第２の平行配線群を貫通導体群で電気的に接続して成る積層配線体を具備して成り、前記第１および第２の平行配線群はそれぞれ信号配線、電源配線および接地配線を有するとともに、前記電源配線および／または接地配線の導電率を前記信号配線の導電率よりも小さくしてあることを特徴とする多層配線基板。
- 前記電源配線および／または接地配線の導電率を前記信号配線の導電率の０．７倍以下に小さくしてあることを特徴とする請求項１記載の多層配線基板。
- 前記電源配線および／または接地配線の導電率が５×１０5〜３×１０7（Ｓ／ｍ）であることを特徴とする請求項１または請求項２記載の多層配線基板。
- 前記第ｌおよび第２の平行配線群は、それぞれ複数の前記信号配線と、各信号配線に隣接する前記電源配線または接地配線とを有することを特徴とする請求項１記載の多層配線基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000233111A JP3796104B2 (ja) | 2000-08-01 | 2000-08-01 | 多層配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000233111A JP3796104B2 (ja) | 2000-08-01 | 2000-08-01 | 多層配線基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002050877A JP2002050877A (ja) | 2002-02-15 |
| JP3796104B2 true JP3796104B2 (ja) | 2006-07-12 |
Family
ID=18725682
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000233111A Expired - Fee Related JP3796104B2 (ja) | 2000-08-01 | 2000-08-01 | 多層配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3796104B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4000815B2 (ja) * | 2001-10-18 | 2007-10-31 | 松下電器産業株式会社 | 半導体装置 |
| KR100744402B1 (ko) * | 2006-08-01 | 2007-07-30 | 디스플레이칩스 주식회사 | 데이터 구동 장치 |
| JP5014380B2 (ja) * | 2009-05-27 | 2012-08-29 | 京セラ株式会社 | 多層基板および半導体装置 |
| WO2013111767A1 (ja) | 2012-01-27 | 2013-08-01 | 株式会社村田製作所 | 多層配線基板 |
-
2000
- 2000-08-01 JP JP2000233111A patent/JP3796104B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002050877A (ja) | 2002-02-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3878795B2 (ja) | 多層配線基板 | |
| JP3796104B2 (ja) | 多層配線基板 | |
| JP3798978B2 (ja) | 多層配線基板 | |
| JP3792472B2 (ja) | 多層配線基板 | |
| JP3935638B2 (ja) | 多層配線基板 | |
| JP3798919B2 (ja) | 多層配線基板 | |
| JP3754863B2 (ja) | 多層配線基板 | |
| JP3754865B2 (ja) | 多層配線基板 | |
| JP3670515B2 (ja) | 多層配線基板 | |
| JP3754864B2 (ja) | 多層配線基板 | |
| JP3784244B2 (ja) | 多層配線基板 | |
| JP3792483B2 (ja) | 多層配線基板 | |
| JP2001217345A (ja) | 多層配線基板 | |
| JP3754866B2 (ja) | 多層配線基板 | |
| JP2002043762A (ja) | 多層配線基板 | |
| JP3792482B2 (ja) | 多層配線基板 | |
| JP3940537B2 (ja) | 多層配線基板 | |
| JP2001217348A (ja) | 多層配線基板 | |
| JP3752409B2 (ja) | 多層配線基板 | |
| JP2002016362A (ja) | 多層配線基板 | |
| JP2001077541A (ja) | 多層配線基板 | |
| JP2002057461A (ja) | 多層配線基板 | |
| JP2001085848A (ja) | 多層配線基板 | |
| JP2001077542A (ja) | 多層配線基板 | |
| JP2001007525A (ja) | 多層配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060411 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060414 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090421 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100421 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110421 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110421 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120421 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120421 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130421 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140421 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |