JP2002016362A - 多層配線基板 - Google Patents

多層配線基板

Info

Publication number
JP2002016362A
JP2002016362A JP2000192744A JP2000192744A JP2002016362A JP 2002016362 A JP2002016362 A JP 2002016362A JP 2000192744 A JP2000192744 A JP 2000192744A JP 2000192744 A JP2000192744 A JP 2000192744A JP 2002016362 A JP2002016362 A JP 2002016362A
Authority
JP
Japan
Prior art keywords
wiring
layer
signal
conductor
parallel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000192744A
Other languages
English (en)
Inventor
Yoshihiro Nabe
義博 鍋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2000192744A priority Critical patent/JP2002016362A/ja
Publication of JP2002016362A publication Critical patent/JP2002016362A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【課題】 直交させた平行配線群を有する多層配線基板
において、信号配線と貫通導体との接続部から放射され
る電磁波ノイズを低減する。 【解決手段】 第1の平行配線群L1を有する第1の絶
縁層I1上に、第1の平行配線群L1と直交する第2の
平行配線群L2を有する第2の絶縁層I2を積層し、第
1および第2の平行配線群L1・L2を貫通導体群で電
気的に接続して成る積層配線体を具備して成り、第1お
よび第2の平行配線群L1・L2はそれぞれ信号配線S
1・S2を有するとともに、信号配線S1・S2の貫通
導体が接続される位置にその信号配線S1・S2の特性
インピーダンスと整合させた抵抗値を有する抵抗体層R
を設けた多層配線基板である。信号配線S1・S2と貫
通導体との接続部におけるインピーダンスの不連続をな
くし、不要な電磁波ノイズの放射を低減させることがで
きる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体素子を始めと
する電子部品等を収納するための電子部品収納用パッケ
ージや電子部品が搭載される電子回路基板等に使用され
る多層配線基板に関し、より詳細には高速動作および高
密度実装に対応すると同時に優れたノイズ抑制効果を持
つ配線構造を有する多層配線基板に関するものである。
【0002】
【従来の技術】従来、電子部品収納用パッケージや電子
回路基板等に使用される多層配線基板においては、内部
配線用の配線導体の形成にあたって、アルミナ等のセラ
ミックスからなる絶縁層とタングステン(W)等の高融
点金属からなる配線導体とを交互に積層して多層配線基
板を形成していた。
【0003】従来の多層配線基板においては、内部配線
用配線導体のうち信号配線は通常、ストリップ配線構造
とされており、信号配線として形成された配線導体の上
下に絶縁層を介していわゆるベタパターン形状の広面積
の接地(グランド)層または電源層が形成されていた。
【0004】また、多層配線基板が取り扱う電気信号の
高速化に伴い、絶縁層を比誘電率が10程度であるアルミ
ナセラミックスに代えて比誘電率が3.5〜5と比較的小
さいポリイミド樹脂やエポキシ樹脂を用いて形成し、こ
の絶縁層上に蒸着法やスパッタリング法等の気相成長法
による薄膜形成技術を用いて銅(Cu)からなる内部配
線用導体層を形成し、フォトリソグラフィ法により微細
なパターンの配線導体を形成して、この絶縁層と配線導
体とを多層化することにより高密度・高機能でかつ半導
体素子の高速作動が可能となる多層配線基板を得ること
も行なわれていた。
【0005】一方、多層配線基板の内部配線の配線構造
として、配線のインピーダンスの整合によるリンギング
ノイズの低減や信号配線間のクロストークの低減等を図
り、しかも高密度配線を実現するために、各絶縁層の上
面に平行配線群を形成し、これを多層化して各層の配線
群のうち所定の配線同士をビア導体やスルーホール導体
等の貫通導体を介して電気的に接続する構造が提案され
ている。
【0006】このような平行配線群を有する多層配線基
板においては、この多層配線基板に搭載される半導体素
子等の電子部品とこの多層配線基板が実装される実装ボ
ードとを電気的に接続するために、多層配線基板内で各
平行配線群のうちから適当な配線を選択し、異なる配線
層間における配線同士の接続はビア導体等の貫通導体を
介して行なわれる。
【0007】そして、このような多層配線基板によれ
ば、信号線をストリップ線路で構成する場合に比べて配
線層の層数を削減できるとともに、平行配線群内および
平行配線群間において、信号配線間のクロストークを低
減することができるものである。
【0008】
【発明が解決しようとする課題】近年の電子部品の高速
化・高密度化に伴い、多層配線基板の内部に発生するノ
イズが電子部品や周囲の電子機器の動作に悪影響を及ぼ
すことが大きな問題となってきている。
【0009】この多層配線基板の内部で発生するノイズ
には、例えばインピーダンスの不整合に起因するリンギ
ングノイズや隣接の信号配線との電磁気的な結合で生じ
るクロストークノイズ、多層配線基板に搭載される電子
部品のスイッチング時に発生するパワー/グランドノイ
ズ、多層配線基板の内部の配線や電源/グランド配線あ
るいは電源/グランド面から放射されるEMI(Electr
o-Magnetic Interference:電磁的干渉)ノイズが挙げ
られる。
【0010】このような各種のノイズの発生や影響の抑
制を低減させるべく、前記の平行配線群を有する多層配
線基板においても種々の改善の提案がなされている。し
かしながら、GHz帯以上の周波数帯を考慮した場合に
は、信号配線とこれに接続されるビア導体等の貫通導体
との接続部において、この接続部がインピーダンス不連
続部となっており、ここでは高周波信号の電磁波の進行
方向が横方向から縦方向へと変化して伝搬モードが変化
するため、ここから電磁波ノイズが放射されることがあ
った。そして、このノイズが充分に低減できていなかっ
たことから、多層配線基板に搭載される電子部品や周囲
の電子機器の動作に悪影響を与えることがあるという問
題点があった。
【0011】本発明は上記従来技術の問題点に鑑み案出
されたものであり、その目的は、多層配線基板の内部か
ら放射されるノイズ量を低減させると同時に、信号配線
と貫通導体との接続部におけるインピーダンス不連続部
の発生を抑制でき、GHz帯以上の周波数帯の高周波信
号にも対応可能な多層配線基板を提供することにある。
【0012】また、本発明の目的は、信号配線と貫通導
体との接続部におけるインピーダンスの不連続部から発
生するノイズに対して、その高周波成分を除去すること
によって悪影響を抑制することができ、それによって搭
載される電子部品を正常かつ安定に作動させることがで
きる多層配線基板を提供することにある。
【0013】
【課題を解決するための手段】本発明の多層配線基板
は、第1の平行配線群を有する第1の絶縁層上に、前記
第1の平行配線群と直交する第2の平行配線群を有する
第2の絶縁層を積層し、前記第1および第2の平行配線
群を貫通導体群で電気的に接続して成る積層配線体を具
備して成り、前記第1および第2の平行配線群はそれぞ
れ信号配線を有するとともに、この信号配線の貫通導体
が接続される位置にその信号配線の特性インピーダンス
と整合させた抵抗値を有する抵抗体層を設けたことを特
徴とするものである。
【0014】また、本発明の多層配線基板は、上記構成
において、前記抵抗体層に磁性体材料を含有させたこと
を特徴とするものである。
【0015】また、本発明の多層配線基板は、上記各構
成において、前記抵抗体層の大きさは、前記信号配線の
配線幅以上で、この信号配線の両側に隣接した配線間の
間隔よりも小さいことを特徴とするものである。
【0016】また、本発明の多層配線基板は、上記各構
成において、前記第lおよび第2の平行配線群は、それ
ぞれ複数の信号配線と、各信号配線に隣接する電源配線
または接地配線とを有することを特徴とするものであ
る。
【0017】本発明の多層配線基板によれば、平行配線
群同士を互いに直交配置して貫通導体群で接続して成る
積層配線体において、平行配線群の信号配線の貫通導体
が接続される位置に、その信号配線の特性インピーダン
スと整合させた抵抗値を有する抵抗体層を設けたことか
ら、信号配線と貫通導体との接続部におけるインピーダ
ンスの不連続をなくすことができるとともに、インピー
ダンスが不連続なためにこの接続部から放射される電磁
波ノイズをほとんどなくすことができ、多層配線基板の
内部から放射されるノイズ量を低減させることができ
る。
【0018】
【発明の実施の形態】以下、本発明の多層配線基板につ
いて添付図面に示す実施例に基づき詳細に説明する。
【0019】図1は本発明の多層配線基板に係る積層配
線体の実施の形態の一例を示す分解平面図であり、同図
(a)は第1の絶縁層の、(b)は第2の絶縁層の平面
図をそれぞれ示している。また、図2はこれらを積層し
て成る積層配線体を示す要部平面図、図3は図2のA−
A’線における要部断面図である。
【0020】これらの図において、I1〜I3はそれぞ
れ第1〜第3の絶縁層であり、L1およびL2はそれぞ
れ第1および第2の絶縁層I1・I2の上面に略平行に
配設された第1および第2の平行配線群、S1およびS
2はそれぞれ第1および第2の平行配線群L1・L2中
の信号配線、G1およびG2はそれぞれ第1および第2
の平行配線群L1・L2中の接地配線、P1およびP2
はそれぞれ第1および第2の平行配線群L1・L2中の
電源配線、Tは第1の平行配線群L1と第2の平行配線
群L2とを所定の箇所で電気的に接続する貫通導体群で
ある。これらにより本発明の多層配線基板に係る積層配
線体が構成されている。なお、図1および図2において
は貫通導体群Tの図示を省略してある。
【0021】ここで、同じ平面に配設された複数の信号
配線S1・S2はそれぞれ異なる信号を伝送するものと
してもよく、同じ平面に配設された複数の電源配線P1
・P2はそれぞれ異なる電源を供給するものとしてもよ
い。
【0022】このような積層配線体を具備する本発明の
多層配線基板には、例えばその表面にMPU(Micro Pr
ocessing Unit)・ASIC(Application Specific In
tegrated Circuit)・DSP(Digital Signal Process
or)のような半導体素子等の電子部品が搭載される。そ
して、半導体素子収納用パッケージ等の電子部品収納用
パッケージや電子部品搭載用基板、多数の半導体集積回
路素子が搭載されるいわゆるマルチチップモジュールや
マルチチップパッケージ、あるいはマザーボード等とし
て使用される。これらの電子部品は、例えばいわゆるバ
ンプ電極によりこの多層配線基板の表面に実装されて、
あるいは接着剤・ろう材等により搭載部に取着されると
ともにボンディングワイヤ等を介して、貫通導体等によ
り例えば第2の平行配線群L2と電気的に接続される。
なお、外部電気回路との接続部ならびに搭載される半導
体素子等の電子部品との接続部は図示していない。
【0023】貫通導体群Tは、ここでは絶縁層I2を貫
通して上下の配線同士を、あるいは配線と半導体素子ま
たは多層配線基板の表面に形成される外部接続端子等と
を電気的に接続するものであり、通常はスルーホール導
体やビア導体等が用いられ、接続に必要な箇所に形成さ
れる。
【0024】本発明の多層配線基板の積層配線体におい
ては、信号配線S1および接地配線G1を含む第1の平
行配線群L1は第1の方向に略平行に配線され、この上
に積層される同じく信号配線S2および接地配線G2を
含む第2の平行配線群L2は第1の方向と直交する第2
の方向に略平行に配設されており、これらの各配線が第
2の絶縁層I2を貫通する貫通導体群Tで電気的に接続
されて、積層配線体を構成している。
【0025】このような積層配線体によれば、第1の平
行配線群L1と第2の平行配線群L2とが直交するよう
に積層されていることから、それら平行配線群L1・L
2の配線間におけるクロストークノイズを減少させて最
小とすることができる。
【0026】そして、本発明の多層配線基板の積層配線
体においては、第1および第2の平行配線群L1・L2
の信号配線S1・S2に対して、これらが交差して貫通
導体群Tの貫通導体により接続される位置に、その信号
配線S1・S2の特性インピーダンスと整合させた抵抗
値を有する抵抗体層Rを設けており、これら抵抗体層R
同士が第2の絶縁層I2を挟んで対向して貫通導体によ
り電気的に接続されている。
【0027】このように信号配線S1・S2が交差して
対向し、貫通導体により電気的に接続される位置に、そ
の信号配線S1・S2の特性インピーダンスと整合させ
た抵抗値を有する抵抗体層Rを設けたことにより、信号
配線S1・S2と貫通導体との接続部におけるインピー
ダンスの不連続をなくすことができるとともに、インピ
ーダンスが不連続なためにこの接続部から放射される電
磁波ノイズをほとんどなくすことができ、多層配線基板
の内部から放射されるノイズ量を低減させることができ
る。
【0028】このような抵抗体層Rは貫通導体に対する
いわゆる受けランドとして信号配線S1・S2のそれぞ
れに一体的に設ければよい。このような抵抗体層Rを設
けるには、周知の配線形成法により信号配線S1・S2
を形成する際にその交差点における配線幅を所定の長さ
分大きくしたようなパッド状の抵抗体層パターンを形成
し、信号配線S1・S2および貫通導体群T等と例えば
同時焼成することにより所望の大きさおよび抵抗値のも
のとして形成すればよい。
【0029】なお、抵抗体層Rは信号配線S1・S2が
貫通導体により接続されるすべての位置に必ず設けなけ
ればならないものではなく、この抵抗体層Rによりその
配線と貫通導体について特性インピーダンスの整合を図
り、それによって不要な電磁波の放射を抑制したい部分
に適用すればよい。
【0030】この抵抗体層Rの抵抗値は、これが設けら
れる信号配線S1・S2の特性インピーダンスに整合さ
せた値とすることが望ましく、所望の周波数帯域で信号
配線S1・S2のインピーダンスにマッチングさせるこ
とができ、さらに所定の高周波帯域ではインピーダンス
が上昇して高周波電流が抑止できる値となるような周波
数特性を持つようなものとすることが望ましい。このよ
うな特性の抵抗体層Rを形成するには、その抵抗体材料
中に高周波帯域でインピーダンスが上昇するような特性
を有する磁性体材料もしくは磁性体と抵抗体との混合材
料を用いればよい。このような磁性体材料としては、例
えばセンダストやフェライト等を用いればよい。また、
抵抗体材料としては、多層配線基板の構成材料や作製条
件に対して使用可能な各種の材料を使用すればよく、例
えば二酸化ルテニウムやランタンボライト・酸化スズ・
ニクロム・銀パラジウム抵抗体等を用いればよい。
【0031】信号配線S1・S2の特性インピーダンス
は通常は50Ωに設定されるので、抵抗体層Rの抵抗値も
通常は50Ωに整合させればよいが、信号配線S1・S2
の特性インピーダンスが50Ωとは異なる場合には、その
値に整合させればよい。
【0032】またこれにより、信号配線S1・S2によ
り伝送される高周波信号の電磁波の進行方向が横方向
(信号配線S1・S2)から縦方向(貫通導体)へと伝
搬モードが変化することに起因する余分な電磁波の漏れ
を抵抗体層Rにおいて効率よく吸収させることができ、
搭載される電子部品を安定かつ正常に動作させることが
できる。
【0033】抵抗体層Rの大きさは、信号配線S1・S
2の配線幅よりも大きく、この抵抗体層Rを設ける配線
の両側に隣接した配線間の間隔、例えば信号配線S1の
両側に接地配線G1および電源配線P1が隣接している
場合であればその接地配線G1・電源配線P1間の間隔
よりも小さいものとすればよく、多層配線基板の配線幅
や配線間隔・貫通導体の大きさ等の仕様に応じ、また必
要とする抵抗値の大きさに応じて適宜設定すればよい。
これにより、信号配線S1・S2と貫通導体との接続部
に必要十分な大きさの抵抗値を確保しつつ、多層配線基
板の不必要な大型化を防止して高集積化・高密度化にも
対応することができるものとなる。
【0034】また、このような抵抗体層Rは、電源配線
P1・P2ならびに接地配線G1・G2についても、そ
れぞれ貫通導体群Tが接続される位置に同じくその配線
導体の特性インピーダンスに整合させた抵抗値を有する
ものとして設けてもよい。このように電源配線P1・P
2ならびに接地配線G1・G2についても抵抗体層Rを
設けることによって、電源配線および接地配線と貫通導
体との接続部でのインピーダンスの不連続をなくし、電
源・グランド(接地)の電位を安定させ、PWR/GN
D(電源/接地)ノイズや電源・グランドからの電磁放
射を抑制することができる。
【0035】図1〜図3に示す例では、積層配線体を構
成する第1および第2の平行配線群L1・L2は信号配
線S1・S2に電源配線P1・P2または接地配線G1
・G2をそれぞれ隣接するように配設している。これに
より、同じ絶縁層I1・I2上の信号配線S1・S2間
を電磁的に遮断して、同じ平面上の左右の信号配線S1
・S2間のクロストークノイズを良好に低減することが
できる。
【0036】さらに、信号配線S1・S2に必ず電源配
線P1・P2または接地配線G1・G2を隣接させるこ
とで、同じ平面上の電源配線P1・P2と信号配線S1
・S2および接地配線G1・G2と信号配線S1・S2
との相互作用が最大となり、電源配線P1・P2および
接地配線G1・G2のインダクタンスを減少させること
ができる。このインダクタンスの減少により、電源ノイ
ズおよび接地ノイズを効果的に低減することができる。
【0037】なお、このことは、第1の平行配線群L1
の下方または第2の平行配線群L2の上方の配線層とし
て同様に直交する平行配線群を用いた場合には、これら
についても同様に該当するものである。
【0038】また、本発明の多層配線基板においては、
積層配線体の上下には種々の配線構造の多層配線部を積
層して多層配線基板を構成することができる。例えば、
積層配線体と同様に平行配線群を直交させて積層した構
成の配線構造、あるいはストリップ線路構造の配線構
造、その他、マイクロストリップ線路構造・コプレーナ
線路構造等を多層配線基板に要求される仕様等に応じて
適宜選択して用いることができる。
【0039】また、例えば、ポリイミド絶縁層と銅蒸着
による導体層といったものを積層して、電子回路を構成
してもよい。また、チップ抵抗・薄膜抵抗・コイルイン
ダクタ・クロスコンデンサ・チップコンデンサ・電解コ
ンデンサといったものを取着して半導体素子収納用パッ
ケージを構成してもよい。
【0040】また、第1および第2の絶縁層I1・I2
を始めとする各絶縁層の形状は、図示したような略正方
形状のものに限られるものではなく、長方形状や菱形状
・多角形状等の形状であってもよい。
【0041】なお、第1および第2の平行配線群L1・
L2は、第1および第2の絶縁層I1・I2の表面に形
成するものに限られず、それぞれの絶縁層I1・I2の
内部に形成したものであってもよい。
【0042】また、図3に示す例に対して、第2の平行
配線群L2を第2の絶縁層I2の内部に形成した場合に
は、第2の平行配線群L2は表面に露出しないため、第
3の絶縁層I3は必ずしも必要ではない。
【0043】本発明の多層配線基板において、第1およ
び第2の絶縁層I1・I2を始めとする各絶縁層は、例
えばセラミックグリーンシート積層法によって、酸化ア
ルミニウム質焼結体や窒化アルミニウム質焼結体・炭化
珪素質焼結体・窒化珪素質焼結体・ムライト質焼結体・
ガラスセラミックス等の無機絶縁材料を使用して、ある
いはポリイミド・エポキシ樹脂・フッ素樹脂・ポリノル
ボルネン・ベンゾシクロブテン等の有機絶縁材料を使用
して、あるいはセラミックス粉末等の無機絶縁物粉末を
エポキシ系樹脂等の熱硬化性樹脂で結合して成る複合絶
縁材料等の電気絶縁材料を使用して形成される。
【0044】これら絶縁層は、それぞれの絶縁層の特性
に応じて、グリーンシート積層法やビルドアップ法等の
方法により所望の多層配線基板を構成するように形成す
ればよい。これら絶縁層の厚みとしては、使用する材料
の特性に応じて、また要求される仕様に対応する機械的
強度や電気的特性・貫通導体群の形成の容易さ等の条件
を満たすように適宜設定される。
【0045】第1および第2の平行配線群L1・L2や
その他の配線層ならびに貫通導体群T等は、例えばタン
グステンやモリブデン・モリブデン−マンガン・銅・銀
・銀−パラジウム等の金属粉末メタライズ、あるいは銅
・銀・ニッケル・クロム・チタン・金・ニオブやそれら
の合金等の金属材料の薄膜等から成る。
【0046】これら配線導体および貫通導体は、それぞ
れの材料の特性や絶縁層への形成方法に従って、例えば
厚膜印刷法により、あるいはスパッタリング法・真空蒸
着法またはメッキ法により金属層を形成した後フォトリ
ソグラフィ法により、所定のパターン形状・大きさに設
定されて形成され、各絶縁層に配設される。
【0047】第1および第2の平行配線群L1・L2の
各配線の幅および配線間の間隔は、使用する材料の特性
に応じて、要求される仕様に対応する電気的特性や絶縁
層I1・I2への配設の容易さ等の条件を満たすように
適宜設定される。
【0048】なお、各平行配線群L1・L2の厚みは1
〜20μm程度とすることが好ましい。この厚みが1μm
未満となると配線の抵抗が大きくなるため、配線群によ
る半導体素子への良好な電源供給や安定したグランドの
確保・良好な信号の伝搬が困難となる傾向が見られる。
他方、20μmを超えるとその上に積層される絶縁層によ
る被覆が不十分となって絶縁不良となる場合がある。
【0049】貫通導体群Tの各貫通導体は、横断面形状
が円形のものの他にも楕円形や正方形・長方形等の矩
形、その他の異形状のものを用いてもよい。その位置や
大きさは、使用する材料の特性に応じて、要求される仕
様に対応する電気的特性や絶縁層への形成・配設の容易
さ等の条件を満たすように適宜設定される。
【0050】例えば、絶縁層にガラスセラミックスを用
い、平行配線群に銅(Cu)を主成分とする導体材料を
用いた場合であれば、絶縁層の厚みを100μmとし、配
線の線幅を100μm、配線間の間隔を100μm、貫通導体
の径を100μmとすることによって、信号配線のインピ
ーダンスを50Ωとし、上下の平行配線群間を高周波信号
の反射を抑えつつ電気的に接続することができる。
【0051】次に、本発明の多層配線基板の実施の形態
の他の例を図面を参照しつつ説明する。
【0052】図4〜図9はそれぞれ本発明の多層配線基
板の実施の形態の他の例を示す各絶縁層毎の平面図であ
り、図4は多層配線基板の最上面に位置する、MPU等
の半導体素子をフリップチップ実装により搭載するため
のフリップチップパッド配設層が形成された第1層目の
絶縁層の上面図、図5はその下に位置する広面積の接地
導体層が形成された第2層目の絶縁層の上面図、図6は
その下に位置する信号配線展開部としてのストリップ線
路部の上部導体層を兼ねた広面積の電源導体層が形成さ
れた第3層目の絶縁層の上面図、図7はその下に位置す
る、中央部に配置された信号配線展開部としてのストリ
ップ線路部を構成する多数の線路導体と、その周囲に配
置された平行配線部を構成する所定の区分領域にそれぞ
れ中央部から周辺へ向かう多数の平行配線群とから成る
第1の配線層とが形成された第4層目の絶縁層の上面
図、図8はその下に位置する、中央部に配置された信号
配線展開部としてのストリップ線路部を構成する電源ま
たは接地導体層としての下部導体層と、その周囲に配置
された平行配線部を構成する前記所定の区分領域でそれ
ぞれ第1の配線層の平行配線群と直交するように配設さ
れた平行配線群とから成る第2の配線層とが形成された
第5層目の絶縁層の上面図、図9は多層配線基板の最下
面に位置し、この多層配線基板を外部電気回路基板に搭
載実装するためのLGAパッド配設層が形成された第5
層目の絶縁層の下面図を示している。
【0053】これらの図において、I11〜I15はそれぞ
れ第1層目〜第5層目の絶縁層であり、この例では、第
1層目の絶縁層I11は多層配線基板の最上面を構成する
最上層となり、第5層目の絶縁層I15は最下面を構成す
る最下層となっている。また、集積回路素子等の半導体
素子(図示せず)が、第1層目の絶縁層I11の上面、す
なわちこの多層配線基板の上面側の表面の中央部に設け
られた、フリップチップパッドFP等の接続パッドが配
設された搭載領域Mに搭載される。
【0054】GLは搭載領域Mの下部で第2層目の絶縁
層I12の上面に配設された接地導体層、PLは同じく第
3層目の絶縁層I13の上面に配設された上側導体層とし
ての電源導体層、CLは第4層目の絶縁層I14の上面に
配設された複数の線路導体Cから成る線路配線層、GL
2は第5層目の絶縁層I15の上面に配設された下側導体
層としての接地導体層であり、これら電源導体層PL・
線路配線層CL・接地導体層GL2により信号配線展開
部が形成されている。
【0055】また、複数の線路導体Cはそれぞれ第1の
貫通導体群T11を介して多層配線基板表面の搭載領域M
に導出されてそれぞれ対応するフリップチップパッドF
Pに電気的に接続され、これを介して、搭載される半導
体素子の各端子電極に電気的に接続される。なお、図4
〜図9中において、第1の貫通導体群T11および後述す
る第2の貫通導体群T12・第3の貫通導体群T13のうち
の主な貫通導体については、いずれも丸印で示してい
る。
【0056】GLは第2の絶縁層I12の表面に形成され
た接地導体層である。この接地導体層GLは、半導体素
子を第1の平行配線群L11に線路導体Cを介して効率良
く電気的に接続するための再配列を可能にするととも
に、搭載されるデバイスの周波数に応じた接地導体層の
面積を最適化し、デバイスへの電位の供給を安定化させ
ることにより電磁ノイズに対するシールド効果を有する
ものである。この接地導体層GLは、多層配線基板にお
いて第2層目の導体層I12の上面に、下方に形成される
各線路導体Cおよび各平行配線群L11・L12の仕様に応
じて適宜形成される。このような接地導体層GLを形成
することにより、半導体素子と第1の平行配線群L11と
の間で接地配線を効率的に接続できるように再配列させ
ることができ、また電磁ノイズに対して良好なシールド
効果を有する多層配線基板を得ることができる。
【0057】PLは第3の絶縁層I13の表面に形成され
た電源導体層である。この電源導体層PLは、複数の線
路導体Cから成る線路配線層CLおよび接地導体層GL
2とともに信号配線展開部を構成して、半導体素子を後
述する第1の配線層L11の平行配線群に効率よく電気的
に接続するための再配列を可能にするとともに、電磁気
ノイズに対するシールド効果をも有するものである。こ
のような電源導体層PLは、多層配線基板において、例
えば第1層目の接地導体層GLとともに、第2層目の導
体層として、下方に形成される信号配線展開部および平
行配線部の各導体層・各配線層のほぼ全領域を覆うよう
に、多層配線基板の仕様に応じて適宜形成される。この
ような電源導体層PLを形成することにより、半導体素
子と第1の配線層L11との間で接地配線を効率的に接続
できるように再配列させることができ、また電磁気ノイ
ズに対して良好なシールド効果を有する多層配線基板を
得ることができる。
【0058】CLは搭載領域Mの下部で電源導体層PL
の下方に形成された、複数の線路導体Cから成る線路配
線層である。この線路配線層CLは、電源導体層PLお
よび接地導体層GL2とともに信号配線展開部を構成し
て、半導体素子を後述する第1の配線層L11の平行配線
群に効率よく電気的に接続するための再配列を可能にす
るものである。この線路配線層CLの各線路導体Cは、
前述のように、接地導体層GLおよび電源導体層PLと
は電気的に絶縁されてこれらの層を貫通している第1の
貫通導体群T11を介して、搭載領域Mに搭載される半導
体素子の対応する各電極と電気的に接続される。
【0059】GL2は搭載領域Mの下部で線路配線層C
の下方に位置するように形成された、第5の絶縁層I15
の表面に形成された接地導体層である。この接地導体層
GL2は、電源導体層PLおよび複数の線路導体Cから
成る線路配線層CLとともに信号配線展開部を構成し
て、半導体素子を後述する第1の配線層L11の平行配線
群に効率よく電気的に接続するための再配列を可能にす
るものである。このような接地導体層GL2は、多層配
線基板の信号配線展開部の各線路導体Cが配設されるほ
ぼ全領域を覆うように、多層配線基板の仕様に応じて適
宜形成される。
【0060】次に、L11およびL12は、それぞれ第4お
よび第5の絶縁層I14・I15の上面に形成された第1お
よび第2の配線層である。また、P11およびP12はそれ
ぞれ第1および第2の配線層L11・L12中の電源配線、
G11およびG12はそれぞれ第1および第2配線層L11・
L12中の接地配線、S11およびS12はそれぞれ第1およ
び第2の配線層L11・L12中の信号配線を示している。
【0061】ここで、同じ平面に配設された複数の信号
配線S11・S12は、それぞれ異なる信号を伝送するもの
としてもよく、同じ平面に配設された複数の電源配線P
11・P12はそれぞれ異なる電源を供給するものとしても
よい。
【0062】第4の絶縁層I14上の第1の配線層L11
は、絶縁層I14の中央部に対応する搭載領域M内に交点
を有する、図7中に一点鎖線で示した2本の直線で中心
角が略等しくなるように区分された各区分領域におい
て、それぞれ交点側すなわち絶縁層I14の中央部の搭載
領域M側に向かう平行配線群で構成されている。ここで
は、略正方形状の絶縁層I14の対角線に沿った、交点が
搭載領域M内に位置する2本の直線で中心角が約90度に
なるように区分された4つの区分領域を設定した場合の
例を示している。
【0063】また、第5の絶縁層I15上の第2の配線層
L12は、この各区分領域(図8中にも同じく一点鎖線で
示す)においてそれぞれ第1の配線層L11の平行配線群
と直交する平行配線群で構成されている。そして、ここ
では、第2の配線層L12のうち各区分領域の平行配線群
の電源配線P12および接地配線G12が接続されて、略正
方形状の第5の絶縁層I15の各辺に平行な配線を有する
略正方形状の環状配線を形成している場合の例を示して
いる。
【0064】本発明の多層配線基板によれば、このよう
に区分領域を設定し、各区分領域においてそれぞれ互い
に直交する平行配線群が形成された積層配線体を具備し
たことにより、第2の配線層L12を構成する平行配線群
の接地配線G12および電源配線P12は第5の絶縁層I15
の中央部を取り囲むようにほぼ環状の配線構造をとるこ
ととなり、これら接地配線G12および電源配線P12を最
適化することにより、外部からの電磁気ノイズの侵入や
外部への不要な電磁波ノイズの放射をシールドする効果
を有するものとなり、配線間のクロストークノイズを低
減させることができるとともに、EMI対策としても効
果を有するものとなる。
【0065】さらに、この第2の配線層L12は、その配
線層中の最外周側の環状配線が接地配線G12である場合
には、この環状の接地配線G12により非常に効果的に電
磁気ノイズに対してシールド効果を有するものとなり、
さらに有効なEMI対策を施すことができる。
【0066】本発明の多層配線基板においては、平行配
線部を構成する各区分領域の設定として、上述の例の他
にも、第4の絶縁層I14の中央部に対応する搭載領域M
内に交点を有する、略正方形状の第4の絶縁層I14の辺
のほぼ中央を通る辺に平行な直線に沿った2本の直線で
中心角が約90度になるように区分された4つの区分領域
を設定してもよく、3本の直線で中心角が約60度と略等
しくなるように区分された6つの区分領域を設定しても
よく、さらに、4本の直線で中心角が約45度と略等しく
なるように区分された8つの区分領域を設定してもよ
い。
【0067】これらいずれの場合であっても、上述の例
と同様に、同じ平面上の左右の信号配線S11・S12間の
クロストークノイズを良好に低減することができ、電源
配線P11・P12および接地配線G11・G12のインダクタ
ンスを減少させることができて、電源ノイズおよび接地
ノイズを効果的に低減することができる。また、第2の
配線層L12を構成する平行配線群の配線がそれらが形成
された絶縁層の中央部を取り囲むように環状の配線構造
をとっており、これにより、外部からの電磁気ノイズの
侵入や外部への不要な電磁波ノイズの放射をシールドす
る効果を有し、配線間のクロストークノイズを低減させ
ることができるとともに、EMI対策としても効果を有
する。また、第2の配線層L12を各区分領域の平行配線
群の配線を接続して形成した環状配線を有するものとし
たときには、その環状配線によってその内側の領域につ
いてEMI対策の効果を高めることができ、より有効な
EMI対策を施すことができる。この第2の配線層L12
の最外周側の環状配線を接地配線G12としたときには、
この環状の接地配線G12により非常に効果的に電磁気ノ
イズに対してシールド効果を有するものとなり、さらに
有効なEMI対策を施すことができる。
【0068】そして、これら第1の配線層L11の平行配
線群と第2の配線層L12の平行配線群とは、第4の絶縁
層I14に形成された第2の貫通導体群T12により対応す
る配線同士が適当な箇所において電気的に接続されてお
り、これにより各区分領域毎に直交する平行配線群が形
成された積層配線体である平行配線部を構成している。
【0069】このような平行配線部における第1の配線
層L11は第4の絶縁層I14上に、すなわちストリップ線
路部の複数の線路導体Cから成る線路配線層CLとそれ
ぞれ同一面内に形成されており、例えばそのうちの信号
配線S11が信号配線である複数の線路導体Cのそれぞれ
とその面内で搭載領域Mの周辺において接続されてい
る。また、第2の配線層L12は第5の絶縁層I15上に、
すなわち信号配線展開部の接地導体層GL2と同一面内
に形成されており、第1の配線層L11とは第2の貫通導
体群T12で電気的に接続されている。これにより、搭載
領域Mに搭載される半導体素子の各端子電極と平行配線
部の第1または第2の配線層L11・L12とが、信号配線
展開部の線路導体Cを介して電気的に接続されている。
【0070】このような配線構造とした本発明の多層配
線基板によれば、狭ピッチで極めて高密度に配設された
半導体素子の入出力電極に接続された配線を信号配線展
開部において線路導体Cの配線ピッチ(配線間隔)を拡
げ、また信号配線・電源配線・接地配線を再配列して、
平行配線部に適した広ピッチの配線に展開し再配列して
接続することができるので、平行配線部が有する優れた
電気的特性を活かしつつ高密度化された入出力電極を有
する半導体素子と効率よく電気的接続を行なうことがで
きる。しかも、このような信号配線展開部の線路配線層
CLを信号配線がすべて展開されるまで複数積層して設
け、それぞれに対応した平行配線部を併設することによ
り、半導体素子からの信号配線・電源配線・接地配線を
効率よく再配列してその周囲の平行配線部との接続に最
適な配線に設定して平行配線部に展開することができる
ので、半導体素子の高密度化に対応して多層化を図る場
合にも、配線設計を最適化してその積層数を低減させる
ことが可能となる。
【0071】また、この例では第1および第2の配線層
L11・L12は、信号配線S11・S12に電源配線P11・P
12または接地配線G11・G12がそれぞれ隣接するように
配設されている。これにより、同じ絶縁層上の信号配線
S11・S12間を電磁気的に遮断して、同じ平面上の左右
の信号配線S11・S12間のクロストークノイズを良好に
低減することができる。さらに、信号配線S11・S12に
必ず電源配線P11・P12または接地配線G11・G12を隣
接させることで、同じ平面上の電源配線P11・P12と信
号配線S11・S12および接地配線G11・G12と信号配線
S11・S12との相互結合が最大となり、信号配線S11・
S12の電流経路を最短にすることができる。このため、
信号配線S11・S12から電源配線P11・P12および接地
配線G11・G12のインダクタンス値を減少させることが
できる。このインダクタンス値の減少により、電源ノイ
ズおよび接地ノイズを効果的に低減することができる。
【0072】以上のような多層配線基板と外部電気回路
との接続は、第2の配線層L12または第1の配線層L11
の各配線から第3の貫通導体群T13を介してそれぞれ電
気的に接続された、第5の絶縁層I15の下面に配設され
たLGAパッドLP等の接続ランドに、それぞれ半田バ
ンプ等の接続導体を取着し、これらを外部電気回路の接
続電極に電気的に接続することによって行なわれる。な
お、これら多数のLGAパッドLPのうちLPPは電源
配線P11またはP12が接続された電源用接続ランドを、
LPGは接地配線G11またはG12が接続された接地用接
続ランドを、LPSは信号配線S11またはS12が接続さ
れた信号用接続ランドを示している。また、LGAパッ
ドLPには、必要に応じて接地導体層GL・電源導体層
PL・線路導体C・接地導体層GL2・フリップチップ
パッドFP等がそれぞれ貫通導体を介して電気的に接続
されることもある。
【0073】そして、本発明の多層配線基板において
は、第1の平行配線群L11の信号配線S11および第2の
平行配線群L12の信号配線S12の第2の貫通導体群T12
の貫通導体が接続される位置に、その信号配線S11・S
12の特性インピーダンスと整合させた抵抗値を有する抵
抗体層Rを設けている。このように信号配線S11・S12
と貫通導体との接続部に抵抗体層Rを設けたことによ
り、信号配線S11・S12と貫通導体との接続部における
インピーダンスの不連続をなくすことができるととも
に、インピーダンスが不連続なためにこの接続部から放
射される電磁波ノイズをほとんどなくすことができ、多
層配線基板の内部から放射されるノイズ量を低減させる
ことができる。
【0074】なお、この抵抗体層Rも、信号配線S11・
S12が貫通導体により接続されるすべての位置に必ず設
けなければならないものではなく、この抵抗体層Rによ
りその配線と貫通導体について特性インピーダンスの整
合を図り、それによって不要な電磁波の放射を抑制した
い部分に適用すればよい。また、電源配線P11・P12な
らびに接地配線G11・G12についても、それぞれ第2の
貫通導体群T12が接続される位置に同じくその配線導体
の特性インピーダンスに整合させた抵抗値を有するもの
として設けてもよい。
【0075】なお、本発明は以上の実施の形態の例に限
定されるものではなく、本発明の要旨を逸脱しない範囲
で種々の変更を加えることは何ら差し支えない。例え
ば、絶縁層を、放熱を考慮した窒化アルミニウム質焼結
体・炭化珪素質焼結体や、低誘電率を考慮したガラスセ
ラミックス質焼結体を用いたものとしてもよい。
【0076】
【発明の効果】本発明の多層配線基板によれば、第1お
よび第2の平行配線群を互いに直交配置して上下に積層
し、貫通導体群で電気的に接続して成る積層配線体にお
いて、平行配線群の信号配線の貫通導体が接続される位
置に、その信号配線の特性インピーダンスと整合させた
抵抗値を有する抵抗体層を設けたことから、信号配線と
貫通導体との接続部におけるインピーダンスの不連続を
なくすことができるとともに、インピーダンスが不連続
なためにこの接続部から放射される電磁波ノイズをほと
んどなくすことができ、多層配線基板の内部から放射さ
れるノイズ量を低減させることができる。
【0077】以上により、本発明によれば、多層配線基
板の内部から放射されるノイズ量を低減させると同時
に、信号配線と貫通導体との接続部におけるインピーダ
ンス不連続部の発生を抑制でき、GHz帯以上の周波数
帯の高周波信号にも対応可能な多層配線基板を提供する
ことができた。また、信号配線と貫通導体との接続部に
おけるインピーダンスの不連続部から発生するノイズに
対して、その高周波成分を除去することによって悪影響
を抑制することができ、それによって搭載される電子部
品を正常かつ安定に作動させることができる多層配線基
板を提供することができた。
【図面の簡単な説明】
【図1】(a)および(b)は、それぞれ本発明の多層
配線基板に係る積層配線体の実施の形態の一例を示す第
1の絶縁層および第2の絶縁層の平面図である。
【図2】図1に示す各絶縁層を積層して成る積層配線体
を示す要部平面図である。
【図3】図2のA−A’線における要部断面図である。
【図4】本発明の多層配線基板の実施の形態の一例を示
す、第1層目の絶縁層の上面図である。
【図5】本発明の多層配線基板の実施の形態の一例を示
す、第2層目の絶縁層の上面図である。
【図6】本発明の多層配線基板の実施の形態の一例を示
す、第3層目の絶縁層の上面図である。
【図7】本発明の多層配線基板の実施の形態の一例を示
す、第4層目の絶縁層の上面図である。
【図8】本発明の多層配線基板の実施の形態の一例を示
す、第5層目の絶縁層の上面図である。
【図9】本発明の多層配線基板の実施の形態の一例を示
す、第5層目の絶縁層の下面図である。
【符号の説明】
I1、I2、I14、I15・・・・絶縁層 L1、L2、L11、L12・・・・平行配線群 P1、P2、P11、P12・・・・電源配線 G1、G2、G11、G12・・・・接地配線 S1、S2、S11、S12・・・・信号配線 T、T12・・・・・・・・・・・貫通導体群 R・・・・・・・・・・・・・・抵抗体層

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 第1の平行配線群を有する第1の絶縁層
    上に、前記第1の平行配線群と直交する第2の平行配線
    群を有する第2の絶縁層を積層し、前記第1および第2
    の平行配線群を貫通導体群で電気的に接続して成る積層
    配線体を具備して成り、前記第1および第2の平行配線
    群はそれぞれ信号配線を有するとともに、該信号配線の
    貫通導体が接続される位置にその信号配線の特性インピ
    ーダンスと整合させた抵抗値を有する抵抗体層を設けた
    ことを特徴とする多層配線基板。
  2. 【請求項2】 前記抵抗体層に磁性体材料を含有させた
    ことを特徴とする請求項1記載の多層配線基板。
  3. 【請求項3】 前記抵抗体層の大きさは、前記信号配線
    の配線幅以上で、該信号配線の両側に隣接した配線間の
    間隔よりも小さいことを特徴とする請求項1または請求
    項2記載の多層配線基板。
  4. 【請求項4】 前記第lおよび第2の平行配線群は、そ
    れぞれ複数の信号配線と、各信号配線に隣接する電源配
    線または接地配線とを有することを特徴とする請求項1
    乃至請求項3のいずれかに記載の多層配線基板。
JP2000192744A 2000-06-27 2000-06-27 多層配線基板 Pending JP2002016362A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000192744A JP2002016362A (ja) 2000-06-27 2000-06-27 多層配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000192744A JP2002016362A (ja) 2000-06-27 2000-06-27 多層配線基板

Publications (1)

Publication Number Publication Date
JP2002016362A true JP2002016362A (ja) 2002-01-18

Family

ID=18691832

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000192744A Pending JP2002016362A (ja) 2000-06-27 2000-06-27 多層配線基板

Country Status (1)

Country Link
JP (1) JP2002016362A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019102594A (ja) * 2017-11-30 2019-06-24 Necプラットフォームズ株式会社 プリント配線基板、電子部品付きプリント配線基板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019102594A (ja) * 2017-11-30 2019-06-24 Necプラットフォームズ株式会社 プリント配線基板、電子部品付きプリント配線基板

Similar Documents

Publication Publication Date Title
JP2002329976A (ja) 多層配線基板
JP3878795B2 (ja) 多層配線基板
JP3798978B2 (ja) 多層配線基板
JP3796104B2 (ja) 多層配線基板
JP3935638B2 (ja) 多層配線基板
JP3792472B2 (ja) 多層配線基板
JP2002016362A (ja) 多層配線基板
JP2001217345A (ja) 多層配線基板
JP3754863B2 (ja) 多層配線基板
JP3784244B2 (ja) 多層配線基板
JP3754865B2 (ja) 多層配線基板
JP3692254B2 (ja) 多層配線基板
JP2001217348A (ja) 多層配線基板
JP2001339169A (ja) 多層配線基板
JP2002043762A (ja) 多層配線基板
JP3754866B2 (ja) 多層配線基板
JP2000277928A (ja) 多層配線基板
JP3940537B2 (ja) 多層配線基板
JP3754864B2 (ja) 多層配線基板
JP2000323600A (ja) 多層配線基板
JP3792482B2 (ja) 多層配線基板
JP3752409B2 (ja) 多層配線基板
JP2001007518A (ja) 多層配線基板
JP2001217347A (ja) 多層配線基板
JP2001077541A (ja) 多層配線基板

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060411

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060607

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061219

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070508