JP2019102594A - プリント配線基板、電子部品付きプリント配線基板 - Google Patents

プリント配線基板、電子部品付きプリント配線基板 Download PDF

Info

Publication number
JP2019102594A
JP2019102594A JP2017230415A JP2017230415A JP2019102594A JP 2019102594 A JP2019102594 A JP 2019102594A JP 2017230415 A JP2017230415 A JP 2017230415A JP 2017230415 A JP2017230415 A JP 2017230415A JP 2019102594 A JP2019102594 A JP 2019102594A
Authority
JP
Japan
Prior art keywords
impedance
wiring
wiring board
electronic component
printed wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017230415A
Other languages
English (en)
Other versions
JP6733911B2 (ja
Inventor
平川 靖
Yasushi Hirakawa
靖 平川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Platforms Ltd
Original Assignee
NEC Platforms Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Platforms Ltd filed Critical NEC Platforms Ltd
Priority to JP2017230415A priority Critical patent/JP6733911B2/ja
Publication of JP2019102594A publication Critical patent/JP2019102594A/ja
Application granted granted Critical
Publication of JP6733911B2 publication Critical patent/JP6733911B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】電子部品を実装した際の、電子部品におけるインピーダンス低下を抑制することが可能なプリント配線基板を提供すること。【解決手段】本発明に係るプリント配線基板1は、基板10と、基板10の第1の配線層11に設けられた第1の配線14と、第1の配線14に接続されたパッド17と、第1の配線層11と異なる第2の配線層12に設けられた第2の配線15と、第1の配線14と第2の配線15とを接続するビアホール16と、を備える。ビアホール16は、第2の配線15におけるインピーダンスを基準インピーダンスとした場合、基準インピーダンスに対するパッド17に実装された電子部品18におけるインピーダンスの減少幅w2が所定の基準幅以下になるように、パッド17におけるインピーダンスが上昇するように形成されている。【選択図】図1

Description

本発明はプリント配線基板に関し、特に高周波回路に用いるプリント配線基板に関する。
近年、電子機器における情報処理の高度化に伴い、大容量のデータを高速に伝送する技術が求められている。このため、電子機器に搭載される配線基板は、高周波の信号を高速に伝送できるように設計される。例えば、特許文献1及び2には、差動伝送回路における配線の電気的対称性を保持することで、配線長のずれから生じる信号品質の低下を抑制する構成が開示されている。
特開平11−186674号公報 特開2003−249760号公報
高周波回路では、寄生容量の大きな電子部品を伝送線路内に実装する場合、その電子部品の近傍で局所的にインピーダンスが大きく低下してしまうことがある。そのため、ノイズ発生や信号伝送の品質低下等を招くおそれがある。
本発明は、このような問題を解決するためになされたものであり、電子部品を実装した際の、電子部品におけるインピーダンス低下を抑制することが可能なプリント配線基板を提供するものである。
本発明に係るプリント配線基板は、基板と、前記基板の第1の配線層に設けられた第1の配線と、前記第1の配線に接続されたパッドと、前記第1の配線層と異なる第2の配線層に設けられた第2の配線と、前記第1の配線と前記第2の配線とを接続するビアホールと、を備え、前記ビアホールは、前記第2の配線におけるインピーダンスを基準インピーダンスとした場合、前記基準インピーダンスに対する前記パッドに実装された電子部品におけるインピーダンスの減少幅が所定の基準幅以下になるように、前記パッドにおけるインピーダンスが上昇するように形成されている。
本発明により、電子部品を実装した際の、電子部品におけるインピーダンス低下を抑制することが可能なプリント配線基板を提供することができる。
(a)は第1の実施形態に係るプリント配線基板を上から見たときの模式図であり、(b)は(a)で示した伝送線路のインピーダンス変化を表すグラフである。 図1に示すプリント配線基板の、切断線II−IIにおける断面図である。 (a)は第1の関連技術に係るプリント配線基板を上から見たときの模式図であり、(b)は(a)で示した伝送線路のインピーダンス変化を表すグラフである。 (a)は第2の関連技術に係るプリント配線基板を上から見たときの模式図であり、(b)は(a)で示した伝送線路のインピーダンス変化を表すグラフである。 第3の実施形態に係るプリント配線基板の断面図である。 第4の実施形態に係るプリント配線基板を上から見たときの模式図である。 第5の実施形態に係るプリント配線基板を上から見たときの模式図である。 第6の実施形態に係るプリント配線基板を上から見たときの模式図である。
以下では、具体的な実施形態について、図面を参照しながら詳細に説明する。各図面において、同一又は対応する要素には同一の符号が付されており、説明の明確化のため、必要に応じて重複説明は省略される。
以下に説明される複数の実施形態は、独立に実施されることもできるし、適宜組み合わせて実施されることもできる。これら複数の実施形態は、互いに異なる新規な特徴を有している。したがって、これら複数の実施形態は、互いに異なる目的又は課題を解決することに寄与し、互いに異なる効果を奏することに寄与する。
[第1の実施形態]
次に、本発明の第1の実施形態について、図1及び図2を用いて説明する。
図1(a)は、本実施形態に係るプリント配線基板1を上から見たときの模式図であり、図1(b)は、プリント配線基板1に電子部品18を実装した際の、伝送線路19の各位置におけるインピーダンス変化を表すグラフである。また、図2は、図1(a)の切断線II−IIで切断したときの、プリント配線基板1の断面図である。
なお、右手系xyz座標は構成要素の位置関係を説明するための便宜的なものであり、各図面で共通である。本明細書中において、x軸方向は伝送線路と略平行な方向を表し、z軸正方向は鉛直上向きを表す。
図2に示すように、第1の実施形態に係るプリント配線基板1の基板10は、表面に設けられた第1の配線層11と、第2の配線層12と、絶縁層13と、を備える。第1の配線層11には第1の配線14が、第2の配線層12には第2の配線15が、それぞれ設けられている。第1の配線14と第2の配線15とは、ビアホール16によって接続されており、第1の配線14は、電子部品18を実装するためのパッド17と接続されている。電子部品18は、寄生容量の大きな電子部品である。電子機器内においては、プリント配線基板1に電子部品18が実装された状態、すなわち電子部品付きプリント配線基板の状態で使用される。
なお、図2の例では、第2の配線層12は基板10の表面に設けられているが、第2の配線層12は基板10の内部、すなわち絶縁層13の内部に設けられていてもよい。また、以下においては第1の配線14と第2の配線15は同じ材質、同じ厚さ、同じ線幅であるものとして説明するが、第1の配線14と第2の配線15は異なる材質、異なる厚さ、異なる線幅であってもよい。
図1(a)に示すように、第1の配線14、第2の配線15、ビアホール16、パッド17、及び電子部品18はそれぞれ電気的に接続され、伝送線路19を形成する。伝送線路19におけるインピーダンスは、各位置における線幅や寄生容量などによって変化し、TDR(Time Domain Reflectometry:時間領域反射)測定若しくはTDRシミュレーション等によって求めることができる。
以下、伝送線路19内のインピーダンス変化について、図1(a)及び図1(b)を用いて説明する。なお、本明細書中において、第2の配線15におけるインピーダンスを基準インピーダンスと定義する。第1の配線14と第2の配線15が同じ材質、同じ厚さ、同じ線幅を有している場合は、第1の配線14のインピーダンスは、第2の配線15のインピーダンスと等しくなる。以下の例において、基準インピーダンスは100Ωであるとし、伝送線路19のインピーダンス規格は80Ω以上120Ω以下であるとする。
〔0≦x<1におけるインピーダンス〕
図1(a)に示す通り、0≦x<1における領域は第2の配線15に対応する。この領域において、第2の配線15の周囲にはインピーダンスを変化させる要因となる部品がないため、位置xが0≦x<1の領域におけるインピーダンスは第2の配線15におけるインピーダンスと同じ値になる。すなわち、図1(b)に示す通り、位置xが0≦x<1の領域においてインピーダンスは100Ωである。
〔1≦x<2におけるインピーダンス〕
図1(a)に示す通り、1≦x<2における領域は第2の配線15に対応する。この領域においては、第2の配線15の近く(x=2)にビアホール16が存在する。このため、xが大きくなるにつれてビアホール16の影響を受けてインピーダンスが変化する。後述するように、ビアホール16のインピーダンスは基準インピーダンスよりも高くなるように設けられている。このため、位置xが1≦x<2の領域では、図1(b)に示す通り、xが大きくなるにつれてインピーダンスは徐々に高くなる。
〔x=2におけるインピーダンス〕
図1(a)に示す通り、x=2における箇所はビアホール16に対応する。本実施形態においては、ビアホール16のインピーダンスは基準インピーダンスよりも高くなるように設けられている。このため、図1(b)に示す通り、x=2におけるインピーダンスは基準インピーダンスよりも増加幅wだけ大きい値を示し、極大値となる。
〔2<x<3におけるインピーダンス〕
図1(a)に示す通り、2<x<3における領域は第1の配線14に対応する。この領域においては、第1の配線14の近く(x=2)にビアホール16が存在する。また、第1の配線14の近く(x=3)にパッド17が存在する。このため、xが大きくなるにつれて、ビアホール16の影響を受けなくなるとともにパッド17の影響を受け、インピーダンスが変化する。後述するように、パッド17におけるインピーダンスは第1の配線14よりも低くなるように設けられている。このため、位置xが2<x<3の領域では、図1(b)に示す通り、xが大きくなるにつれてインピーダンスは徐々に低くなる。
〔3≦x<5におけるインピーダンス〕
図1(a)に示す通り、3≦x<5における領域はパッド17及び電子部品18の一部に対応する。パッド17は電子部品18をはんだ等で接続するための部品であり、第1の配線14よりも幅が広いため、第1の配線14よりも低いインピーダンスを有する。さらに、電子部品18は寄生容量が大きいため、パッド17よりもさらに低いインピーダンスを有する。このため、位置xが3≦x<5の領域では、図1(b)に示す通り、xが大きくなるにつれてインピーダンスは徐々に低くなる。
〔x=5におけるインピーダンス〕
図1(a)に示す通り、x=5における箇所は電子部品18の中心に対応する。前述した通り、電子部品18のインピーダンスはパッド17のインピーダンスよりも低いため、図1(b)に示す通り、x=5におけるインピーダンスは基準インピーダンスよりも減少幅wだけ小さい値を示し、極小値となる。
〔5<x≦10におけるインピーダンス〕
図1(a)に示す通り、伝送線路19はx=5を中心に対称な構造を取っている。このため、図1(b)に示す通り、5<x≦10の領域におけるインピーダンス変化は、x=5を中心に対称となるように、0≦x<5のインピーダンス変化を折り返した形になる。
本実施形態においては、電子部品18におけるインピーダンスがインピーダンス規格内に収まるように、パッド17におけるインピーダンスを上昇させるようにビアホール16を形成している。換言すると、基準インピーダンスに対する電子部品18のインピーダンスの減少幅wが所定の基準幅以下になるように、パッド17におけるインピーダンスを上昇させるようにビアホール16を形成している。
このため、図1(b)に示すように、電子部品18におけるインピーダンス低下を抑制し、伝送線路19のインピーダンスをインピーダンス規格内に収めることができる。
パッド17におけるインピーダンスを上昇させるためには、ビアホール16のインピーダンスを高くするとよい。具体的には、図2で示すビアホール16のランド径Rや穴径rを小さくするとよい。ランド径Rや穴径rを小さくすることで、信号の伝送される線幅が狭くなり、ビアホール16におけるインピーダンスを上昇させることができる。
または、ビアホール16の長さLを大きくしてもよい。長さLを大きくすることで、電送長が長くなり、ビアホール16におけるインピーダンスを上昇させることができる。
さらに、図2で示すビアホール16とパッド17との距離dを小さくしてもよい。距離dを小さくすることで、第1の配線14におけるインピーダンスの低下を抑制できるため、パッド17におけるインピーダンスを、より上昇させることができる。
本実施形態では、基準インピーダンスに対するビアホール16のインピーダンスの増加幅wは、基準インピーダンスに対する電子部品18におけるインピーダンスの減少幅w以上となるように設計してもよい。このような構成をとることで、電子部品18におけるインピーダンス低下をより確実に抑制することができる。
このとき、ビアホール16のインピーダンスは、伝送線路19のインピーダンス規格内に収まる範囲内に設計することが好ましい。換言すると、基準インピーダンスに対するビアホール16のインピーダンスの増加幅wが所定の基準幅以下になるようにビアホール16を形成するとよい。
ところで、一般的な高周波信号の伝送線路として、本実施形態に係る伝送線路19からビアホール16を取り除いた構成も考えられる。しかしながら、ビアホール16を含まない構成においては、電子部品18におけるインピーダンス低下を抑制するのが困難である。ビアホール16を含まない構成について、以下に関連技術として説明する。
はじめに、第1の関連技術に係るプリント配線基板101について、図3を用いて説明する。図3(a)は、第1の関連技術に係るプリント配線基板101を上から見たときの模式図であり、図3(b)は、(a)で示したプリント配線基板101に電子部品118を実装した際の、伝送線路119の各位置におけるインピーダンス変化を表すグラフである。
図3(a)に示すように、第1の関連技術に係るプリント配線基板101においては、第1の配線114と、パッド117と、電子部品118とが電気的に接続され、伝送線路119を形成している。第1の配線114は、基板110の第1の配線層111に備えられている。このような構成においては、図1に示した、伝送線路19のビアホール16に対応するような、インピーダンスを上昇させる構成要素がない。
このため、図3(b)に示すように、伝送線路119の0≦x≦5におけるインピーダンスは単調に減少する。従って、電子部品118のインピーダンス低下を抑制することができず、インピーダンス規格を満たさなくなってしまう。
次に、第2の関連技術に係るプリント配線基板102について、図4を用いて説明する。図4(a)は、第2の関連技術に係るプリント配線基板102を上から見たときの模式図であり、図4(b)は、(a)で示したプリント配線基板102に電子部品128を実装した際の、伝送線路129の各位置におけるインピーダンス変化を表すグラフである。
図4(a)に示すように、第2の関連技術に係るプリント配線基板102においては、第1の配線124と、中継ライン126と、パッド127と、電子部品128とが電気的に接続され、伝送線路129を形成している。第1の配線124は、基板120の第1の配線層121に備えられている。また、中継ライン126は、第1の配線124よりも線幅が細くなるように設けられている。
中継ライン126は、第1の配線124よりも線幅が細いため、第1の配線124よりも高いインピーダンスを有する。従って、図4(b)に示すように、中継ライン126に対応する位置(1≦x<3)では、第1の配線124よりもインピーダンスが高くなる。
しかし、実際のプリント配線基板においては、信号強度の確保や断線防止等の観点から、中継ライン126を一定幅よりも細くすることは難しい。このため、中継ライン126のインピーダンスが一定値以上になるように設計するのは困難である。従って、図4(b)に示すように、電子部品128のインピーダンス低下に対応できず、インピーダンス規格を満たさなくなってしまう場合がある。
これに対し、本実施形態においては、中継ライン126よりもインピーダンスが大きなビアホール16(図1、図2参照)を用いているため、電子部品18におけるインピーダンス低下を抑制することができる。また、ビアホール16のランド径R、穴径r、長さL、及びパッド17との距離dを調節することによってもインピーダンスを調節することができるため、電子部品18のインピーダンスに応じてビアホール16を適宜設計することができる。
[第2の実施形態]
次に、本発明の第2の実施形態について説明する。
第2の実施形態に係る構成においては、ビアホール26の第1の配線層11側におけるインピーダンスが、第2の配線層12側におけるインピーダンスよりも大きくなるように形成されている。これによって、第1の配線層11側におけるインピーダンスと第2の配線層12側におけるインピーダンスが等しいビアホールを用いた場合に比べて、パッド17におけるインピーダンスをより大きくすることができる。
例えば、ビアホール26の第1の配線層11側の電気伝導率が、第2の配線層12側の電気伝導率よりも小さくなるようにビアホール26を形成する。このような構成にすることで、第1の配線層11側におけるインピーダンスを、第2の配線層12側におけるインピーダンスよりも大きくすることができる。
[第3の実施形態]
次に、本発明の第3の実施形態について、図5を用いて説明する。
図5は、第3の実施形態に係るプリント配線基板3の断面図である。第3の実施形態では、第1の実施形態に係る基板10の代わりに、第1の配線層11及び第2の配線層12とは異なる層にグランド層31及び電源層32をさらに備える基板30が用いられている。
さらに、図5に示すように、第1の配線層11とグランド層31との距離は、第2の配線層12とグランド層31との距離よりも大きくなるように形成されている。一般に、回路のインピーダンスは、グランドからの距離が大きいほど大きくなるため、このような構成をとることで、第1の配線層11側のインピーダンスをより高くすることができる。
なお、図5の例では、第1の配線層11側にグランド層31を備え、第2の配線層12側に電源層32を備える構成を示したが、第2の配線層12側にグランド層31を備え、第1の配線層11側に電源層32を備える構成をとってもよい。このような構成をとることで、より第1の配線層11とグランド層31との距離を広くすることができ、第1の配線層11側のインピーダンスをより高くすることができる。
なお、図5の例では、基板30が第1の配線層11、第2の配線層12、グランド層31、及び電源層32から成る構成を示したが、これらの他にも層を備えた多層構造になっていてもよい。例えば、グランド層31と電源層32の間に、第1の配線層11及び第2の配線層12とは異なる他の配線層を備えていてもよい。
[第4の実施形態]
次に、本発明の第4の実施形態について、図6を用いて説明する。
図6は、第4の実施形態に係るプリント配線基板4を上から見たときの模式図である。第4の実施形態では、パッド17に接続された2本の第1の配線14のうち、1本のみがビアホール16と接続されている。
このような構成においては、ビアホール16を2つ用いる場合に比べるとパッド17のインピーダンスの増加量は小さくなるが、信号が通過するビアホール16の数を減らすことができる。従って、ビアホール16を通過する際に生じる信号波形の乱れを抑制することができる。
[第5の実施形態]
次に、本発明の第5の実施形態について、図7を用いて説明する。
図7は、第5の実施形態に係るプリント配線基板5を上から見たときの模式図である。第5の実施形態では、第1の配線14がビアホール16を介して第2の配線15と接続された後、再びビアホール16を介して第1の配線14と接続されている。このような構成においては、接続するビアホール16の数が増えるため、パッド17のインピーダンスをより高くすることができる。
[第6の実施形態]
次に、本発明の第6の実施形態について、図8を用いて説明する。
図8は、第6の実施形態に係るプリント配線基板6を上から見たときの模式図である。第6の実施形態では、第1の配線14及び第2の配線15がそれぞれ対になって設けられている。このような構成においては、対になった配線に、差動信号を伝送することができる。
なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。
1、3〜6 プリント配線基板
10、30 基板
11 第1の配線層
12 第2の配線層
13 絶縁層
14 第1の配線
15 第2の配線
16 ビアホール
17 パッド
18 電子部品
19 伝送線路
31 グランド層
32 電源層
126 中継ライン
d 距離
R ランド径
r 穴径
増加幅
減少幅

Claims (6)

  1. 基板と、
    前記基板の第1の配線層に設けられた第1の配線と、
    前記第1の配線に接続されたパッドと、
    前記第1の配線層と異なる第2の配線層に設けられた第2の配線と、
    前記第1の配線と前記第2の配線とを接続するビアホールと、を備え、
    前記ビアホールは、前記第2の配線におけるインピーダンスを基準インピーダンスとした場合、前記基準インピーダンスに対する前記パッドに実装された電子部品におけるインピーダンスの減少幅が所定の基準幅以下になるように、前記パッドにおけるインピーダンスが上昇するように形成されている、プリント配線基板。
  2. 前記基準インピーダンスに対する前記ビアホールのインピーダンスの増加幅が、前記基準インピーダンスに対する前記電子部品におけるインピーダンスの減少幅以上である、請求項1に記載のプリント配線基板。
  3. 前記ビアホールは、前記第1の配線層側におけるインピーダンスが、前記第2の配線層側におけるインピーダンスよりも大きくなるように形成されている、請求項1又は2に記載のプリント配線基板。
  4. 前記ビアホールは、前記第1の配線層側の電気伝導率が、前記第2の配線層側の電気伝導率よりも小さくなるように形成されている、請求項3に記載のプリント配線基板。
  5. 前記基板は、前記第1の配線層及び前記第2の配線層とは異なる層にグランド層をさらに備え、
    前記第1の配線層と前記グランド層との距離は、前記第2の配線層と前記グランド層との距離よりも大きい、請求項1から4のいずれか1項に記載のプリント配線基板。
  6. 請求項1から5のいずれか1項に記載のプリント配線基板の前記パッドに、前記電子部品が電気的に接続された、電子部品付きプリント配線基板。
JP2017230415A 2017-11-30 2017-11-30 プリント配線基板、電子部品付きプリント配線基板 Active JP6733911B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017230415A JP6733911B2 (ja) 2017-11-30 2017-11-30 プリント配線基板、電子部品付きプリント配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017230415A JP6733911B2 (ja) 2017-11-30 2017-11-30 プリント配線基板、電子部品付きプリント配線基板

Publications (2)

Publication Number Publication Date
JP2019102594A true JP2019102594A (ja) 2019-06-24
JP6733911B2 JP6733911B2 (ja) 2020-08-05

Family

ID=66974160

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017230415A Active JP6733911B2 (ja) 2017-11-30 2017-11-30 プリント配線基板、電子部品付きプリント配線基板

Country Status (1)

Country Link
JP (1) JP6733911B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111315124A (zh) * 2020-02-27 2020-06-19 歌尔股份有限公司 电路板组件和电子设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002016362A (ja) * 2000-06-27 2002-01-18 Kyocera Corp 多層配線基板
JP2005079762A (ja) * 2003-08-29 2005-03-24 Fujitsu Ltd 高周波回路モジュール及び高周波回路基板
JP2008251784A (ja) * 2007-03-30 2008-10-16 Kyocera Corp 配線基板および電子装置
JP2014204057A (ja) * 2013-04-09 2014-10-27 ルネサスエレクトロニクス株式会社 半導体装置及び配線基板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002016362A (ja) * 2000-06-27 2002-01-18 Kyocera Corp 多層配線基板
JP2005079762A (ja) * 2003-08-29 2005-03-24 Fujitsu Ltd 高周波回路モジュール及び高周波回路基板
JP2008251784A (ja) * 2007-03-30 2008-10-16 Kyocera Corp 配線基板および電子装置
JP2014204057A (ja) * 2013-04-09 2014-10-27 ルネサスエレクトロニクス株式会社 半導体装置及び配線基板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111315124A (zh) * 2020-02-27 2020-06-19 歌尔股份有限公司 电路板组件和电子设备
CN111315124B (zh) * 2020-02-27 2021-06-18 歌尔光学科技有限公司 电路板组件和电子设备

Also Published As

Publication number Publication date
JP6733911B2 (ja) 2020-08-05

Similar Documents

Publication Publication Date Title
JP5194440B2 (ja) プリント配線基板
US7277298B2 (en) Multi-terminal device and printed wiring board
JP4942811B2 (ja) 配線基板、電気信号伝送システムおよび電子機器
US8822831B2 (en) Circuit board
JP2006245291A (ja) 伝送線路及び配線形成方法
JP4848490B2 (ja) 伝送線路及びこれを有する配線基板並びに半導体装置
US9560758B2 (en) Uniform impedance circuit board
JP6388667B2 (ja) 差動データ信号を送信するための装置及び方法
KR20100125436A (ko) 전송 라인 시스템들 및 장치들
JP6281151B2 (ja) 高速データ伝送用の電気リード線を接続するための電気接続インタフェース
TW201528884A (zh) 線路板及電子總成
JPWO2015045309A1 (ja) プリント基板及びプリント基板への実装方法
JP4659087B2 (ja) 差動平衡信号伝送基板
JP5686630B2 (ja) プリント配線板、光通信モジュール、光通信装置、モジュール装置および演算処理装置
JP2019102594A (ja) プリント配線基板、電子部品付きプリント配線基板
JP2010093018A (ja) 配線基板
US20230369257A1 (en) Semiconductor device
JP2011034317A (ja) ストレージ装置
WO2021078016A1 (zh) 柔性线路板及包括该柔性线路板的电子设备
JP2015035468A (ja) プリント回路基板
CN110933835B (zh) 印刷电路板
JP6080729B2 (ja) 多層基板、プリント回路基板、半導体パッケージ基板、半導体パッケージ、半導体チップ、半導体デバイス、情報処理装置および通信装置
JP6441850B2 (ja) 多層プリント配線板
JP2017050429A (ja) 信号配線基板
CN113678574A (zh) 一种共模抑制的封装装置和印制电路板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190306

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200107

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200609

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200702

R150 Certificate of patent or registration of utility model

Ref document number: 6733911

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150