CN111315124B - 电路板组件和电子设备 - Google Patents
电路板组件和电子设备 Download PDFInfo
- Publication number
- CN111315124B CN111315124B CN202010127007.5A CN202010127007A CN111315124B CN 111315124 B CN111315124 B CN 111315124B CN 202010127007 A CN202010127007 A CN 202010127007A CN 111315124 B CN111315124 B CN 111315124B
- Authority
- CN
- China
- Prior art keywords
- signal line
- pad
- circuit board
- board assembly
- bonding pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
- H05K1/113—Via provided in pad; Pad over filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09727—Varying width along a single conductor; Conductors or pads having different widths
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
Abstract
本发明公开一种电路板组件和电子设备,电路板组件包括:基板,基板的表面设置有第一焊盘,定义基板包括相互垂直的第一方向和第二方向,第一焊盘在第二方向的宽度为W1,基板还设置有过孔,过孔的一端贯穿所基板设置有第一焊盘的表面,并连接基板的内层电路;第一信号线,第一信号线的一端沿第一方向搭接设置于第一焊盘,另一端电性连接于过孔,第一信号线在第二方向的宽度为W2,W2与W1的关系为:0.5≤W2/W1;以及封装覆盖层,封装覆盖层设于基板的表面,并覆盖于第一信号线沿第一方向伸出于第一焊盘的部分。本发明技术方案旨在减少焊盘被拔掉的风险,降低生产风险和调试难度,保证检测效率。
Description
技术领域
本发明涉及电路板技术领域,特别涉及一种电路板组件和电子设备。
背景技术
随着经济社会的高速发展,互联网+时代的来临伴随着服务器产业的迅速崛起,高传输速度电子零件的广泛运用,致使印刷电路板(PCB)的设计布局必须跟上时代的脚步与之相适应。
PCB(印刷电路板)在生产调试时会经常用到接插件与电路板连接进而进行测试,诸如软件烧录调试等解析时经常需要在测试点通过焊盘引线出来调试,如果使用不慎,经常会遇到焊盘的整个铜皮被拔掉的情况,或者出现焊盘被拔掉的风险,如果焊盘是由芯片源端引出的话基本上整个电路板就会被报废,风险较高且浪费资源,增加生产调试难度,不利于保证检测效率。
以上仅用于辅助理解本申请的技术方案,并不代表承认为现有技术。
发明内容
本发明的主要目的是提供一种电路板组件和电子设备,旨在减少焊盘被拔掉的风险,降低生产风险和调试难度,保证检测效率。
为实现上述目的,本发明提供一种电路板组件,所述电路板组件包括:
基板,所述基板的表面设置有第一焊盘,定义所述基板包括相互垂直的第一方向和第二方向,所述第一焊盘在所述第二方向的宽度为W1,所述基板还设置有过孔,所述过孔的一端贯穿所基板设置有所述第一焊盘的表面,并连接所述基板的内层电路;
第一信号线,所述第一信号线的一端沿所述第一方向搭接设置于所述第一焊盘,另一端电性连接于所述过孔,所述第一信号线在所述第二方向的宽度为W2,所述W2与所述W1的关系为:0.5≤W2/W1;以及
封装覆盖层,所述封装覆盖层设于所述基板的表面,并覆盖于所述第一信号线沿第一方向伸出于所述第一焊盘的部分。
在本发明的一些实施例中,所述内层线路的线宽小于所述第一信号线在所述第二方向的宽度;
且/或,所述第一焊盘在所述第二方向的宽度W1,与所述第一信号线在所述第二方向的宽度W2关系为:W2/W1≤1。
在本发明的一些实施例中,所述焊盘的外轮廓为矩形,所述第一信号线搭接于所述焊盘的部分之外轮廓为矩形。
在本发明的一些实施例中,所述第一信号线沿第一方向伸出于所述第一焊盘的长度为d,d的取值范围为0.1mm≤d≤1mm。
在本发明的一些实施例中,所述第一焊盘、所述第一信号线和所述过孔的数量均为多个,一所述第一信号线连接一所述过孔和一所述第一焊盘,多个所述第一焊盘相互间隔设置。
在本发明的一些实施例中,所述电路板组件还包括多个第二信号线,所述第二信号线在所述第二方向的宽度为W3,所述W3与所述W1的关系为:0.5≤W3/W1≤1,一所述第二信号线连接一所述过孔和一所述第一焊盘,所述第一信号线与所述第二信号线在所述第二方向交替设置,所述第二信号线伸出于所述第一焊盘的长度大于所述第一信号线伸出于所述第一焊盘的长度。
在本发明的一些实施例中,所述电路板组件包括至少两个第二焊盘,所述第二焊盘沿第二方向间隔设置,所述第一焊盘设置于两所述第二焊盘之间,所述电路板组件还包括至少两导电测试区域,一所述导电测试区域与一所述第二焊盘电性连接,所述封装覆盖层覆盖至少部分所述导电测试区域。
在本发明的一些实施例中,所述导电测试区域在第一方向的长度不小于与所述第二焊盘在第一方向的长度。
在本发明的一些实施例中,在所述第一信号线和所述过孔的数量为多个时,位于第二方向端部的所述第一信号线将一所述第二焊盘和一所述过孔电性连接。
在本发明的一些实施例中,所述第二焊盘、搭接于所述第二焊盘的第一信号线、以及连接所述信号线的过孔投影于所述基板形成投影区域,所述投影区域在第一方向上具有长度d1,与所述导电测试区域在第一方向的长度d2的关系为:d1≤d2,所述封装覆盖层覆盖至少部分所述导电测试区域。
本发明还提出一种电子设备,所述电子设备包括电路板组件,所述电路板组件包括基板,所述基板的表面设置有第一焊盘,定义所述基板包括相互垂直的第一方向和第二方向,所述第一焊盘在所述第二方向的宽度为W1,所述基板还设置有过孔,所述过孔的一端贯穿所基板设置有所述第一焊盘的表面,并连接所述基板的内层电路;
第一信号线,所述第一信号线的一端沿所述第一方向搭接设置于所述第一焊盘,另一端电性连接于所述过孔,所述第一信号线在所述第二方向的宽度为W2,所述W2与所述W1的关系为:0.5≤W2/W1;以及
封装覆盖层,所述封装覆盖层设于所述基板的表面,并覆盖于所述第一信号线沿第一方向伸出于所述第一焊盘的部分。
本发明的技术方案通过在基板的表面设置第一焊盘,并设置用于连接基板表面的电路和内部电路的过孔,再将第一信号线搭接于第一焊盘,使得焊盘处与基板的内部电路电性连接。其中,定义所述基板包括相互垂直的第一方向和第二方向,所述第一焊盘在所述第二方向的宽度为W1,所述第一信号线在所述第二方向的宽度为W2,所述W2与所述W1的关系为:0.5≤W2/W1。进一步通过设置封装覆盖层,使得覆盖于所述第一信号线沿第一方向伸出于所述第一焊盘的部分和基板。由于0.5≤W2/W1,从而使得第一信号线搭接于焊盘的部分占第一焊盘较大的宽度(提高了搭接的面积),进而提高第一信号线对焊盘的固定效果,并且使得第一信号线沿第一方向伸出于所述第一焊盘的部分具有较大的面积,以使封装覆盖层对第一信号线进行覆盖的覆盖面积增加,提高了第一信号线与基板的结合力,进一步保证了第一信号线对第一焊盘的结合力,提高第一焊盘与基板的结合力。当第一焊盘受到向上拔的外力时,增大的搭接面积分散了单位面积的受力,使得第一焊盘不会轻易被拔掉,另外一方面,通过在设置封装覆盖层,在基板形成整面的封装覆盖层,使得封装覆盖层对第一信号线具有压紧力,可以进一步增加了第一焊盘被拔掉的难度,在操作过程中更加不易脱落。如此,本发明的技术方案可以减少焊盘被拔掉的风险,降低生产风险和调试难度,保证检测效率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图示出的结构获得其他的附图。
图1为本发明电路板组件一实施例的结构示意图;
图2为本发明电路板组件另一实施例的结构示意图。
附图标号说明:
标号 | 名称 | 标号 | 名称 |
100 | 电路板组件 | 30 | 封装覆盖层 |
10 | 基板 | 40 | 第二信号线 |
11 | 第一焊盘 | 50 | 第二焊盘 |
12 | 过孔 | 60 | 导电测试区 |
20 | 第一信号线 | 70 | 第三焊盘 |
本发明目的实现、功能特点及优点将结合实施例,参照附图做进一步说明。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明的一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
需要说明,本发明实施例中所有方向性指示(诸如上、下、左、右、前、后……)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等,如果该特定姿态发生改变时,则该方向性指示也相应地随之改变。
另外,在本发明中涉及“第一”、“第二”等的描述仅用于描述目的,而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外,各个实施例之间的技术方案可以相互结合,但是必须是以本领域普通技术人员能够实现为基础,当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在,也不在本发明要求的保护范围之内。
本申请提出一种电路板组件100100,旨在减少焊盘被拔掉的风险,降低生产风险和调试难度,保证检测效率。该电路板组件100100可应用在电子设备之中,可以理解地,该电子设备可以是但并不限于手机、平板电脑、个人数字助理(Personal DigitalAssistant,PDA)、电子书阅读器、MP3(动态影像专家压缩标准音频层面3,Moving PictureExperts Group Audio Layer III)播放器、MP4(动态影像专家压缩标准音频层面4,MovingPicture Experts Group Audio Layer IV)播放器、笔记本电脑、车载电脑、机顶盒、智能电视机、可穿戴设备、导航仪、掌上游戏机等。
下面将对本申请电路板组件100100的具体结构进行介绍:
参照图1至图2,本发明电路板组件100100一些实施例中,所述电路板组件100包括:
基板10,所述基板10的表面设置有第一焊盘11,定义所述基板10包括相互垂直的第一方向和第二方向,所述第一焊盘11在所述第二方向的宽度为W1,所述基板10还设置有过孔12,所述过孔12的一端贯穿所基板10设置有所述第一焊盘11的表面,并连接所述基板10的内层电路;
第一信号线20,所述第一信号线20的一端沿所述第一方向搭接设置于所述第一焊盘11,另一端电性连接于所述过孔12,所述第一信号线20在所述第二方向的宽度为W2,所述W2与所述W1的关系为:0.5≤W2/W1;以及
封装覆盖层30,所述封装覆盖层30设于所述基板10的表面,并覆盖于所述第一信号线20沿第一方向伸出于所述第一焊盘11的部分。
本实施例中的基板10的材质可以为FR4环氧树脂板,其电路层数可以为单层、双层或多层。需要说明的是,参照图,在本实施例中,该第一方向即为第一焊盘11的长度方向(竖直方向),该第二方向即为第一焊盘11的宽度方向(水平方向),该第一焊盘11主要用于在电路板组件100与接插件的连接,在接插件连接于电路板时,接插件的引脚(焊盘)抵接安装于第一焊盘11,从而再通过锡膏使得二者固定连接。以及,过孔12也称金属化孔,即为在双面板和多层板中,为连通各层之间的印制导线,在各层需要连通的导线的交汇处钻通的公共孔。
封装覆盖层30即为绿油层,绿油即液态光致阻焊剂,是一种丙烯酸低聚物,作为一种保护层,涂覆在印刷电路板不需焊接的线路和基材上,或用作阻焊剂,并且在其凝固时具有防止导体电路的物理性断线的效果;并且在焊接工艺中,可以防止因桥连产生的短路;以及凝固时对第一信号线20与基板10的连接具有压紧的效果,进而提高第一焊盘11与基板10的固定效果。
本发明的技术方案通过在基板10的表面设置第一焊盘11,并设置用于连接基板10表面的电路和内部电路的过孔12,再将第一信号线20搭接于第一焊盘11,使得焊盘处与基板10的内部电路电性连接。其中,定义所述基板10包括相互垂直的第一方向和第二方向,所述第一焊盘11在所述第二方向的宽度为W1,所述第一信号线20在所述第二方向的宽度为W2,所述W2与所述W1的关系为:0.5≤W2/W1。进一步通过设置封装覆盖层30,使得覆盖于所述第一信号线20沿第一方向伸出于所述第一焊盘11的部分和基板10。由于0.5≤W2/W1,从而使得第一信号线20搭接于焊盘的部分占第一焊盘11较大的宽度(提高了搭接的面积),进而提高第一信号线20对焊盘的固定效果,并且使得第一信号线20沿第一方向伸出于所述第一焊盘11的部分具有较大的面积,以使封装覆盖层30对第一信号线20进行覆盖的覆盖面积增加,提高了第一信号线20与基板10的结合力,进一步保证了第一信号线20对第一焊盘11的结合力,提高第一焊盘11与基板10的结合力。当第一焊盘11受到向上拔的外力时,增大的搭接面积分散了单位面积的受力,使得第一焊盘11不会轻易被拔掉,另外一方面,通过在设置封装覆盖层30,在基板10形成整面的封装覆盖层30,使得封装覆盖层30对第一信号线20具有压紧力,可以进一步增加了第一焊盘11被拔掉的难度,在操作过程中更加不易脱落。如此,本发明的技术方案可以减少焊盘被拔掉的风险,降低生产风险和调试难度,保证检测效率。
参照图,在本发明的一些实施例中,所述内层线路的线宽小于所述第一信号线20在所述第二方向的宽度;由于增大了第一信号线20的宽度,以使封装覆盖层30对第一信号线20进行覆盖的覆盖面积增加,提高了第一信号线20与基板10的结合力,进一步保证了第一信号线20对第一焊盘11的结合力,提高第一焊盘11与基板10的结合力。此时第一信号线20的由于宽度大于平时的宽度,因此阻抗或载流量会受到一定的影响,通过将内层电路的线宽减小(可以理解为与原先的宽度相等),从而使得内层电路的阻抗或载流量不变,保证信号的正常传输。
参照图1、图2,在本发明的一些实施例中,所述第一焊盘11在所述第二方向的宽度W1,与所述第一信号线20在所述第二方向的宽度W2关系为:W2/W1≤1。本实施例中,第一信号线20的宽度不大于第一焊盘11的宽度,如此设置,考虑到电路板组件100上的电子元器件的排布较为紧凑,如果第一信号线20的宽度大于第一焊盘11的宽度,可能会使第一信号线20伸入其他电子元器件(或者在第一信号线20的数量为多个时,容易伸入相邻的第一信号线20处),从而导致第一信号线20短路,影响电路板组件100的正常工作。可以理解的是,当W2/W1的比值为0.5、0.6、0.7、0.75、0.8、0.85、0.9、0.95、1等,或者前述任意二者之间的数值时,一方面可以使封装覆盖层30对第一信号线20进行覆盖的覆盖面积增加,提高了第一信号线20与基板10的结合力,进一步保证了第一信号线20对第一焊盘11的结合力,提高第一焊盘11与基板10的结合力,另一方面可以避免第一信号线20伸入其他电子元器件(或者在第一信号线20的数量为多个时,容易伸入相邻的第一信号线20处),从而导致第一信号线20短路,保证电路板组件100的正常工作。
参照图1、图2,在本发明的一些实施例中,所述焊盘的外轮廓为矩形,所述第一信号线20搭接于所述焊盘的部分之外轮廓为矩形。如此设置,其结构简单、易于制造,并且能使第一焊盘11具有较大的被搭接面积,以及使得第一信号线20的搭接部分和被封装覆盖层30覆盖的部分面积均比较大,提高了封装覆盖层30对第一信号线20的固定效果,进而提高了第一焊盘11与基板10的紧固力。
参照图1、图2,在本发明的一些实施例中,所述第一信号线20沿第一方向伸出于所述第一焊盘11的长度为d,d的取值范围为0.1mm≤d≤1mm。当第一信号线20沿第一方向伸出第一焊盘11的长度小于0.1mm时,容易导致封装覆盖层30的覆盖面积较小,从而第一信号线20与基板10的紧固力不足,进而导致第一信号线20对第一焊盘11的紧固力不足,影响焊盘固定的稳定性。并且,由于在铺设封装覆盖层30时,铺设的机器具有铺设公差,过小的伸出长度容易使得封装覆盖层30覆盖于第一焊盘11,影响第一焊盘11与接插件的连接效果,进而影响检测效率。当第一信号线20沿第一方向伸出第一焊盘11的长度大于1mm时,由于第一信号线20沿第一方向伸出第一焊盘11的长度会影响第一信号线20的阻抗和载流量,影响第一信号线20的信号传输效果。当d的取值范围为0.1mm≤d≤1mm时,一方面可以保证封装覆盖层30的覆盖面积较大,从而第一信号线20与基板10的紧固力较强,进而第一信号线20对第一焊盘11的紧固力较强,保证焊盘固定的稳定性。并且,由于在铺设封装覆盖层30时,铺设的机器具有铺设公差,合适的伸出长度使得封装覆盖层30良好覆盖于第一信号线20,进一步保证第一焊盘11与接插件的连接效果,进而保证检测效率。另一方面使得第一信号线20的阻抗和载流量不会具有较大变化,保证第一信号线20的信号传输效果。可以理解的是,d的取值还可以为0.2mm、0.35mm、0.3mm、0.4mm、0.45mm、0.5mm、0.6mm、0.7mm、0.8mm、0.9mm等,或者为前述任意二者之间的数值,均可以一方面可以保证封装覆盖层30的覆盖面积较大,从而第一信号线20与基板10的紧固力较强,进而第一信号线20对第一焊盘11的紧固力较强,保证焊盘固定的稳定性。并且,由于在铺设封装覆盖层30时,铺设的机器具有铺设公差,合适的伸出长度使得封装覆盖层30良好覆盖于第一信号线20,进一步保证第一焊盘11与接插件的连接效果,进而保证检测效率。另一方面使得第一信号线20的阻抗和载流量不会具有较大变化,保证第一信号线20的信号传输效果。
参照图1、图2,在本发明的一些实施例中,所述第一焊盘11、所述第一信号线20和所述过孔12的数量均为多个,一所述第一信号线20连接一所述过孔12和一所述第一焊盘11,多个所述第一焊盘11相互间隔设置。本实施例中可以将第一焊盘11沿第二方向并排设置成两排,从而便于接插件的接插,该过孔12和第一信号线20的布设位置可以大致呈围绕第一焊盘11设置,只要便于布线且便于连接接插件即可。需要说明的是,由于第一信号线20采用了保证阻抗的设计,第一信号线20主要用于传递有阻抗要求或者过电流的信号,从而使电路板组件100的信号传递效果较好。
参照图2,在本发明的一些实施例中,所述电路板组件100还包括多个第二信号线40,所述第二信号线40在所述第二方向的宽度为W3,所述W3与所述W1的关系为:0.5≤W3/W1≤1,一所述第二信号线40连接一所述过孔12和一所述第一焊盘11,所述第一信号线20与所述第二信号线40在所述第二方向交替设置,所述第二信号线40伸出于所述第一焊盘11的长度大于所述第一信号线20伸出于所述第一焊盘11的长度。W3与W1的关系为0.5≤W3/W1≤1,由于0.5≤W3/W1,从而使得第二信号线40搭接于焊盘的部分占第一焊盘11较大的宽度(提高了搭接的面积),进而提高第二信号线40对焊盘的固定效果,并且使得第二信号线40沿第一方向伸出于所述第一焊盘11的部分具有较大的面积,以使封装覆盖层30对第二信号线40进行覆盖的覆盖面积增加,提高了第二信号线40与基板10的结合力,进一步保证了第二信号线40对第一焊盘11的结合力,提高第一焊盘11与基板10的结合力。当第一焊盘11受到向上拔的外力时,增大的搭接面积分散了单位面积的受力,使得第一焊盘11不会轻易被拔掉,另外一方面,通过在设置封装覆盖层30,在基板10形成整面的封装覆盖层30,使得封装覆盖层30对第二信号线40具有压紧力,可以进一步增加了第一焊盘11被拔掉的难度,在操作过程中更加不易脱落。以及,并且通过设置W3/W1≤1,可以避免第二信号线40伸入其他电子元器件(或者在第二信号线40的数量为多个时,容易伸入相邻的第一信号线20处),从而导致信号线短路,保证电路板组件100的正常工作。可以理解的是,W3/W1的比值为0.5、0.6、0.7、0.75、0.8、0.85、0.9、0.95、1等,或者前述任意二者之间的数值时,均可以增加第一焊盘11被拔掉的难度,在操作过程中更加不易脱落,保证电路板组件100的正常工作。将伸出第一焊盘11长度较长的第二信号线40与伸出第一焊盘11长度较短的第一信号线20交替设置,可以使电路板组件100的布线更紧凑,并且使得焊盘与内部电路的连接效果更好,电路板组件100的功能性更多,提高检测效率。
参照图1、图2,在本发明的一些实施例中,所述电路板组件100包括至少两个第二焊盘50,所述第二焊盘50沿第二方向间隔设置,所述第一焊盘11设置于两所述第二焊盘50之间,所述电路板组件100还包括至少两导电测试区60域,一所述导电测试区60域与一所述第二焊盘50电性连接,所述封装覆盖层30覆盖至少部分所述导电测试区60域。本实施例中,第二焊盘50用于连接接插件端部的固定引脚(即固定PIN脚,此时定义接插件沿第二方向的端部的引脚定义为电源或者接地点)。所述导电测试区60域上附着有导电层(具体的,该导电层为铜层),该导电层设置于基板10的表面,进而与第二焊盘50电性连接。考虑到位于边缘的第二焊盘50更容易在测试的过程中受到外部因素的干扰,设置导电测试区60域以使位于第二方向端部的第二焊盘50与接插件接插的接触面积更大,提高与接插件的连接效果。并且通过封装覆盖层30覆盖至少部分所述导电测试区60域,进一步提高第二焊盘50与基板10的紧固力,增加第二焊盘50被拔掉的难度,在操作过程中更加不易脱落,保证电路板组件100的正常工作。需要说明的是,该导电测试区60域与其所连接的第二焊盘50的属性一致,例如待处理焊盘没电性连接的话,放置的测点也不需要设置属性,如果第二焊盘50设置了属性,那么导电测试区60域的属性与第二焊盘50的属性相同(例如,二者均为时钟信号的属性,或者二者均为电源信号的属性,或者二者均为接地信号的属性)。以及,该导电测试区60域设置时,不像第一焊盘11或者第二焊盘50的设置,导电测试区60域不设置阻焊层和助焊层,从而保证其属性属于空的状态,在需要增加其属性时,再进行下一步设置。提高了第二焊盘50与导电测试区60域的适配性和连接效果,提高检测效率。
参照图1、图2,在本发明的一些实施例中,所述导电测试区60域在第一方向的长度不小于与所述第二焊盘50在第一方向的长度。如此设置,可以保证导电测试区60域与第二焊盘50的接触面积和连接效果,从而保证在接插件接插于电路板组件100时,电路板组件100与接插件的连接效果。并且,将导电测试区60域在第一方向的长度设置为不小于与所述第二焊盘50在第一方向的长度,在封装覆盖层30对导电测试区60域进行压合固定时,增加了封装覆盖层30的压合面积,进一步提高第二焊盘50与基板10的紧固力,增加第二焊盘50被拔掉的难度,在操作过程中更加不易脱落,保证电路板组件100的正常工作。导电测试区60域第二方向的宽度可以根据电路板组件100的大小进行设定,只要保证导电测试区60域具有较大的被覆盖面积即可。
参照图2,在本发明的一些实施例中,在所述第一信号线20和所述过孔12的数量为多个时,位于第二方向端部的所述第一信号线20将一所述第二焊盘50和一所述过孔12电性连接。如此设置,使得第二焊盘50与过孔12进行有效的连接,保证接插件接插于电路板组件100时,电路板组件100正常工作。
参照图,在本发明的一些实施例中,所述第二焊盘50、搭接于所述第二焊盘50的第一信号线20、以及连接所述信号线的过孔12投影于所述基板10形成投影区域,所述投影区域在第一方向上具有长度d1,与所述导电测试区60域在第一方向的长度d2的关系为:d1≤d2,所述封装覆盖层30覆盖至少部分所述导电测试区60域。如此设置,考虑到位于边缘的第二焊盘50更容易在测试的过程中受到外部因素的干扰,设置导电测试区60域以使位于第二方向端部的第二焊盘50与接插件接插的接触面积更大,提高与接插件的连接效果。并且通过封装覆盖层30覆盖至少部分所述导电测试区60域,进一步提高第二焊盘50与基板10的紧固力,增加第二焊盘50被拔掉的难度,在操作过程中更加不易脱落,保证电路板组件100的正常工作,并且可以保证导电测试区60域与第二焊盘50的接触面积和连接效果,从而保证在接插件接插于电路板组件100时,电路板组件100与接插件的连接效果。并且,与所述导电测试区60域在第一方向的长度d2的关系为:d1≤d2,使得在封装覆盖层30对导电测试区60域进行压合固定时,增加了封装覆盖层30的压合面积,进一步提高第二焊盘50与基板10的紧固力,增加第二焊盘50被拔掉的难度,在操作过程中更加不易脱落,保证电路板组件100的正常工作。导电测试区60域第二方向的宽度可以根据电路板组件100的大小进行设定,只要保证导电测试区60域具有较大的被覆盖面积即可。
参照图2,在本发明的一些实施例中,所述电路板组件100还包括第三焊盘70,在第一焊盘11沿第一方向并排间隔设置成两排时,第三焊盘70设置于并排的两第一焊盘11之间,所述第三焊盘70第一方向和第二方向的两端均设置有过孔12,所述第三焊盘70在第三方向和第四方向均通过第一信号线20与过孔12连接。如此设置,使得接插件在接插于电路板组件100时,其中部位置的引脚(或焊盘)可以与电路板组件100连接,提高接插件与电路板的接触面积,保证电路板组件100的检测效率。
本发明还提出一种电子设备(未图示),所述电子设备包括电路板组件100,所述电路板组件100包括基板10,所述基板10的表面设置有第一焊盘11,定义所述基板10包括相互垂直的第一方向和第二方向,所述第一焊盘11在所述第二方向的宽度为W1,所述基板10还设置有过孔12,所述过孔12的一端贯穿所基板10设置有所述第一焊盘11的表面,并连接所述基板10的内层电路;第一信号线20,所述第一信号线20的一端沿所述第一方向搭接设置于所述第一焊盘11,另一端电性连接于所述过孔12,所述第一信号线20在所述第二方向的宽度为W2,所述W2与所述W1的关系为:0.5≤W2/W1;以及封装覆盖层30,所述封装覆盖层30设于所述基板10的表面,并覆盖于所述第一信号线20沿第一方向伸出于所述第一焊盘11的部分。由于本电子设备采用了上述所有实施例的全部技术方案,因此至少具有上述实施例的技术方案所带来的所有有益效果,在此不再一一赘述。
以上所述仅为本发明的优选实施例,并非因此限制本发明的专利范围,凡是在本发明的发明构思下,利用本发明说明书及附图内容所作的等效结构变换,或直接/间接运用在其他相关的技术领域均包括在本发明的专利保护范围内。
Claims (11)
1.一种电路板组件,其特征在于,所述电路板组件包括:
基板,所述基板的表面设置有第一焊盘,定义所述基板包括相互垂直的第一方向和第二方向,所述第一焊盘在所述第二方向的宽度为W1,所述基板还设置有过孔,所述过孔的一端贯穿所基板设置有所述第一焊盘的表面,并连接所述基板的内层电路;
第一信号线,所述第一信号线的一端沿所述第一方向搭接设置于所述第一焊盘,另一端电性连接于所述过孔,所述第一信号线在所述第二方向的宽度为W2,所述W2与所述W1的关系为:0.5≤W2/W1;以及
封装覆盖层,所述封装覆盖层设于所述基板的表面,并覆盖于所述第一信号线沿第一方向伸出于所述第一焊盘的部分。
2.如权利要求1所述的电路板组件,其特征在于,所述内层电路的线宽小于所述第一信号线在所述第二方向的宽度;
且/或,所述第一焊盘在所述第二方向的宽度W1,与所述第一信号线在所述第二方向的宽度W2关系为:W2/W1≤1。
3.如权利要求1所述的电路板组件,其特征在于,所述第一焊盘的外轮廓为矩形,所述第一信号线搭接于所述焊盘的部分之外轮廓为矩形。
4.如权利要求1所述的电路板组件,其特征在于,所述第一信号线沿第一方向伸出于所述第一焊盘的长度为d,d的取值范围为0.1mm≤d≤1mm。
5.如权利要求1所述的电路板组件,其特征在于,所述第一焊盘、所述第一信号线和所述过孔的数量均为多个,一所述第一信号线连接一所述过孔和一所述第一焊盘,多个所述第一焊盘相互间隔设置。
6.如权利要求5所述的电路板组件,其特征在于,所述电路板组件还包括多个第二信号线,所述第二信号线在所述第二方向的宽度为W3,所述W3与所述W1的关系为:0.5≤W3/W1≤1,一所述第二信号线连接一所述过孔和一所述第一焊盘,所述第一信号线与所述第二信号线在所述第二方向交替设置,所述第二信号线伸出于所述第一焊盘的长度大于所述第一信号线伸出于所述第一焊盘的长度。
7.如权利要求1至6中任一项所述的电路板组件,其特征在于,所述电路板组件包括至少两个第二焊盘,所述第二焊盘沿第二方向间隔设置,所述第一焊盘设置于两所述第二焊盘之间,所述电路板组件还包括至少两导电测试区域,一所述导电测试区域与一所述第二焊盘电性连接,所述封装覆盖层覆盖至少部分所述导电测试区域。
8.如权利要求7所述的电路板组件,其特征在于,所述导电测试区域在第一方向的长度不小于与所述第二焊盘在第一方向的长度。
9.如权利要求7所述的电路板组件,其特征在于,在所述第一信号线和所述过孔的数量为多个时,位于第二方向端部的所述第一信号线将一所述第二焊盘和一所述过孔电性连接。
10.如权利要求9所述的电路板组件,其特征在于,所述第二焊盘、搭接于所述第二焊盘的第一信号线、以及连接所述第一信号线的过孔投影于所述基板形成投影区域,所述投影区域在第一方向上具有长度d1,与所述导电测试区域在第一方向的长度d2的关系为:d1≤d2,所述封装覆盖层覆盖至少部分所述导电测试区域。
11.一种电子设备,其特征在于,所述电子设备包括如权利要求1至10中任一项所述的电路板组件。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010127007.5A CN111315124B (zh) | 2020-02-27 | 2020-02-27 | 电路板组件和电子设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010127007.5A CN111315124B (zh) | 2020-02-27 | 2020-02-27 | 电路板组件和电子设备 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111315124A CN111315124A (zh) | 2020-06-19 |
CN111315124B true CN111315124B (zh) | 2021-06-18 |
Family
ID=71161988
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010127007.5A Active CN111315124B (zh) | 2020-02-27 | 2020-02-27 | 电路板组件和电子设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111315124B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113453423A (zh) * | 2021-07-14 | 2021-09-28 | 广东合通建业科技股份有限公司 | 一种miniLED线路板焊盘的阻焊开窗结构 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1889810A (zh) * | 2005-07-02 | 2007-01-03 | 鸿富锦精密工业(深圳)有限公司 | 具有改良过孔的印刷电路板 |
CN1980530A (zh) * | 2005-11-30 | 2007-06-13 | 全懋精密科技股份有限公司 | 电路板导电凸块结构的制法 |
CN102054061A (zh) * | 2009-11-04 | 2011-05-11 | 英业达股份有限公司 | 印刷电路板设计方法 |
CN102711384A (zh) * | 2011-03-26 | 2012-10-03 | 富士通株式会社 | 制造电路板的方法、制造电子器件的方法和电子器件 |
JP2014039072A (ja) * | 2008-11-26 | 2014-02-27 | Kyocer Slc Technologies Corp | 配線基板の製造方法 |
CN203911021U (zh) * | 2014-05-26 | 2014-10-29 | Tcl显示科技(惠州)有限公司 | 测试排线 |
CN206260134U (zh) * | 2016-11-29 | 2017-06-16 | 深圳天珑无线科技有限公司 | 电路板、电路板组件和电子设备 |
JP2019102594A (ja) * | 2017-11-30 | 2019-06-24 | Necプラットフォームズ株式会社 | プリント配線基板、電子部品付きプリント配線基板 |
-
2020
- 2020-02-27 CN CN202010127007.5A patent/CN111315124B/zh active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1889810A (zh) * | 2005-07-02 | 2007-01-03 | 鸿富锦精密工业(深圳)有限公司 | 具有改良过孔的印刷电路板 |
CN1980530A (zh) * | 2005-11-30 | 2007-06-13 | 全懋精密科技股份有限公司 | 电路板导电凸块结构的制法 |
JP2014039072A (ja) * | 2008-11-26 | 2014-02-27 | Kyocer Slc Technologies Corp | 配線基板の製造方法 |
CN102054061A (zh) * | 2009-11-04 | 2011-05-11 | 英业达股份有限公司 | 印刷电路板设计方法 |
CN102711384A (zh) * | 2011-03-26 | 2012-10-03 | 富士通株式会社 | 制造电路板的方法、制造电子器件的方法和电子器件 |
CN203911021U (zh) * | 2014-05-26 | 2014-10-29 | Tcl显示科技(惠州)有限公司 | 测试排线 |
CN206260134U (zh) * | 2016-11-29 | 2017-06-16 | 深圳天珑无线科技有限公司 | 电路板、电路板组件和电子设备 |
JP2019102594A (ja) * | 2017-11-30 | 2019-06-24 | Necプラットフォームズ株式会社 | プリント配線基板、電子部品付きプリント配線基板 |
Non-Patent Citations (2)
Title |
---|
SMT焊盘设计中的关键技术;路佳;《微电子学》;20000225(第01期);全文 * |
高速PCB过孔设计;魏丽丽等;《电子质量》;20070920(第09期);全文 * |
Also Published As
Publication number | Publication date |
---|---|
CN111315124A (zh) | 2020-06-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7842886B2 (en) | Transmission cable | |
US7277298B2 (en) | Multi-terminal device and printed wiring board | |
US6777620B1 (en) | Circuit board | |
KR101580925B1 (ko) | 칩온 보드 타입의 패키지 | |
US9313890B2 (en) | Attenuation reduction structure for high frequency signal contact pads of circuit board | |
US20080173469A1 (en) | Multilayer wiring board | |
US20110043954A1 (en) | Electrostatic discharge protection structure and electronic device using the same | |
JP5533881B2 (ja) | 電子装置及びノイズ抑制方法 | |
KR101756500B1 (ko) | 적층형 반도체 디바이스 및 인쇄 회로 기판 | |
US20120061129A1 (en) | Circuit board structure with low capacitance | |
CN111315124B (zh) | 电路板组件和电子设备 | |
JP2002150848A (ja) | シールドフラットケーブル及びその接続方法 | |
CN210328147U (zh) | 毫米波有源天线单元及pcb板间互连结构 | |
CN210328146U (zh) | 毫米波有源天线单元及pcb板间互连结构 | |
US20050017827A1 (en) | Signal transmission structure | |
CN207732124U (zh) | Fpc连接器及其与fpc线路的组合架构 | |
US20230309233A1 (en) | Electronic device | |
CN212323252U (zh) | 电子设备 | |
CN218123880U (zh) | 一种数据线连接头结构 | |
CN110418497B (zh) | Pcb板拼接结构及天线装置 | |
CN217985535U (zh) | 一种具有测试点的印制电路板以及电子设备 | |
CN112867226B (zh) | 高频传输电路板及其制作方法 | |
CN221409233U (zh) | 一种pcb板结构及pcb板 | |
CN215379336U (zh) | 电路板及终端设备 | |
JP2001156416A (ja) | フレキシブル配線基板の接続構造 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
TA01 | Transfer of patent application right |
Effective date of registration: 20201012 Address after: 261031, north of Jade East Street, Dongming Road, Weifang hi tech Zone, Shandong province (GoerTek electronic office building, Room 502) Applicant after: GoerTek Optical Technology Co.,Ltd. Address before: 261031 Dongfang Road, Weifang high tech Industrial Development Zone, Shandong, China, No. 268 Applicant before: GOERTEK Inc. |
|
TA01 | Transfer of patent application right | ||
GR01 | Patent grant | ||
GR01 | Patent grant |