JPWO2015045309A1 - プリント基板及びプリント基板への実装方法 - Google Patents

プリント基板及びプリント基板への実装方法 Download PDF

Info

Publication number
JPWO2015045309A1
JPWO2015045309A1 JP2015538876A JP2015538876A JPWO2015045309A1 JP WO2015045309 A1 JPWO2015045309 A1 JP WO2015045309A1 JP 2015538876 A JP2015538876 A JP 2015538876A JP 2015538876 A JP2015538876 A JP 2015538876A JP WO2015045309 A1 JPWO2015045309 A1 JP WO2015045309A1
Authority
JP
Japan
Prior art keywords
circuit board
printed circuit
substrate
signal pad
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015538876A
Other languages
English (en)
Other versions
JP6327254B2 (ja
Inventor
和弘 柏倉
和弘 柏倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of JPWO2015045309A1 publication Critical patent/JPWO2015045309A1/ja
Application granted granted Critical
Publication of JP6327254B2 publication Critical patent/JP6327254B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H05K1/0222Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors for shielding around a single via or around a group of vias, e.g. coaxial vias or vias surrounded by a grounded via fence
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00Coupling devices of the waveguide type
    • H01P5/08Coupling devices of the waveguide type for linking dissimilar lines or devices
    • H01P5/085Coaxial-line/strip-line transitions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00Auxiliary devices
    • H01P1/04Fixed joints
    • H01P1/045Coaxial joints
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/025Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0251Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • H05K1/112Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113Via provided in pad; Pad over filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • H05K1/116Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0044Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0047Drilling of holes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09063Holes or slots in insulating substrate not used for electrical connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09609Via grid, i.e. two-dimensional array of vias or holes in a single plane
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09809Coaxial layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Structure Of Printed Boards (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Waveguides (AREA)

Abstract

伝送特性劣化を解決するプリント基板を提供することである。本発明のプリント基板は、基板と、前記基板上に設けられた円形の信号パッドと、前記信号パッドをドーナツ状に取り囲む前記基板を挟み、さらにその外周を取り囲むドーナツ状のグラウンドパッドと、前記信号パッドをドーナツ状に取り囲む前記基板上に、一つ以上配置された凹部と、を備える。

Description

本発明は、プリント基板及びプリント基板への実装方法に関し、特に、伝送特性の劣化を低減したプリント基板及びプリント基板への実装方法に関する。
通信用機器において、10〜25Gbps程度の通信速度では、信号が入出力する同軸コネクタとプリント基板との間のインピーダンス不整合は問題にならなかった。しかし、40〜60Gbps程度の高速通信になると、同軸コネクタとプリント基板の間にあるパッド部分での微小な浮遊容量ですら機器の伝送特性を低下させる要因となる。
伝送する信号のうち、高調波ノイズを抑制する技術として、信号ビアとグラウンドビアとの間に、信号層及びグラウンド層、あるいは他の層のパターン何れにも接続されない導体ビアを備える入力信号に対して所望の周波数帯域阻止特性を有した多層プリント基板に関する技術が、特許文献1に示されている。
特開2007−158675号公報
しかし、特許文献1の技術には、同軸コネクタの端子とプリント基板のパッドとの接触によるインピーダンス低下、および、伝送特性劣化に関する解決手段は示されていない。
本発明の目的は、上述の課題である伝送特性劣化を解決するプリント基板を提供することである。
本発明のプリント基板は、基板と、前記基板上に設けられた円形の信号パッドと、前記信号パッドをドーナツ状に取り囲む前記基板を挟み、さらにその外周を取り囲むドーナツ状のグラウンドパッドと、前記信号パッドをドーナツ状に取り囲む前記基板上に、一つ以上配置された凹部と、を備える。
本発明のプリント基板への実装方法は、基板と、前記基板上に設けられた円形の信号パッドと、前記信号パッドをドーナツ状に取り囲む前記基板を挟み、さらにその外周を取り囲むドーナツ状のグラウンドパッドと、を備えるプリント基板に、前記信号パッドをドーナツ状に取り囲む前記基板上に、一つ以上配置された凹部を形成する。
本発明により、同軸コネクタとプリント基板の間の接触部分の浮遊容量によるインピーダンス不整合を抑制でき、良好な伝送特性を得られる。
本発明の第一の実施形態におけるプリント基板の上面図及び断面図である。 本発明の第一の実施形態におけるプリント基板と凹部が無い場合のプリント基板の反射量を示した図である。 本発明の第一の実施形態におけるプリント基板と凹部が無い場合のプリント基板の、反射損失特性を示した図である。 本発明の第一の実施形態におけるプリント基板と凹部が無い場合のプリント基板の、挿入損失特性を示した図である。 本発明の実施例におけるプリント基板に同軸コネクタを接続した一例の図である。 本発明の実施例におけるプリント基板に同軸コネクタを接続した一例の断面図(一部)である。 図6でのA−A‘に沿った断面図である。 図6でのB−B’に沿った断面図である。 図6でのC−C‘に沿った断面図である。 比較例としての、凹部が無い場合のプリント基板の上面図と断面図である。 本発明の第二の実施形態におけるプリント基板の断面図(一部)である。 本発明の第二の実施形態におけるプリント基板にコネクタを接続した場合を示す断面図(一部)である。 本発明のその他の実施形態におけるプリント基板の上面図と断面図を示す図である。
以下に、本発明を実施するための好ましい形態について図面を参照して詳細に説明する。ただし、以下に述べる実施形態は本発明を実施するために技術的に好ましい限定がされているが、発明の範囲を以下に限定するものではない。
(第一の実施形態)
次に、本実施形態について図面を参照して詳細に説明する。図1は本実施形態のプリント基板の上面図及び上面図におけるX−X‘に沿った断面図である。図1に示すように、本実施形態のプリント基板100は基板1、信号パッド2、GND(グラウンド)パッド3、凹部4、信号スルーホール5、GNDスルーホール6を備えている。
図1の上面図に示すように基板1はその一面(すなわち基板1上)に、円形の信号パッド2と、その周囲をドーナツ状に取り囲む基板1を挟んでさらにその外周を取り囲むドーナツ状のGNDパッド3を備えている。信号パッド2、GNDパッド3が円形であるから、信号パッド2を取り囲む基板1の形状もまた、円で構成される形状を有する。加えて、信号パッド2とGNDパッド3の間の基板1上に円形の複数の凹部4が信号パッド2に対し略同心円状に略等間隔で配置されている。
信号パッド2は、図1の上面図に示すように基板1に設けられている。加えて、図1の断面図に示すように、信号パッド2はプリント基板100の厚さ方向に形成された信号スルーホール5の端部と隣接し、かつ電気的にも接続している。
GNDパッド3は、図1の上面図に示すように信号パッド2と、信号パッド2を取り囲み、信号パッド2に対し略同心円状に設けられた複数の凹部を備える基板1を囲む形状で基板1に設けられている。加えて、図1の断面図に示すように、GNDパッド2はプリント基板100の厚み方向に形成されたGNDスルーホール6の端部と隣接し、かつ電気的にも接続している。
凹部4は、図1の上面図に示すように、信号パッド2を取り囲むように、信号パッド2の略同心円状に基板1上に複数設けられている。また、図1の断面図に示すように、信号パッド2とGNDパッド3との間、および信号スルーホール5とGNDスルーホール6との間の基板1に、プリント基板100の厚さ方向に所定の深さで設けられている。
信号スルーホール5は、プリント基板100の厚み方向に設けられている。また、信号スルーホール5はプリント基板100の一面に設けられた信号パッド2と隣接し、かつ電気的に接続している。
GNDスルーホール6は、プリント基板100の厚み方向に設けられる。また、GNDスルーホール6はプリント基板100の一面に設けられたGNDパッド3と隣接し、かつ電気的に接続している。
(作用の説明)
次に、本実施形態におけるプリント基板100の作用について、同軸コネクタとの接触を例に説明する。
本実施形態のプリント基板100を示す図1と、凹部4のないプリント基板200を示す図8を対比して説明する。図1、及び8の上面図において、信号パッド2の直径(Ds)とGNDパッド3の内径(Dg)によりプリント基板100の接続部分の特性インピーダンスZ0[Ω]は、
Z0[Ω]=60/{√εr × log(Dg/Ds)}・・・式(1)
で計算できる。この計算は、図8の凹部4のないプリント基板200においても同様である。ここでεrは基板1の比誘電率である。一般的には、接続予定の同軸コネクタの特性インピーダンスが50Ωであるため、この値と一致させる(インピーダンス整合する)ため、Z0[Ω]は50Ωとなるよう設計される。
しかし、同軸コネクタと信号パッド2との接触等により浮遊容量が発生し、εrが増加するため、Z0[Ω]が式(1)による計算値より減少する。この結果、同軸コネクタとプリント基板100との接続の際、プリント基板側の特性インピーダンスZ0[Ω]は50Ωよりも小さくなる。特性インピーダンスが同軸コネクタとプリント基板100とで一致しない(インピーダンスが整合されていない)状態を示す、信号の反射特性を図2に示す。図2は、信号としてガウシアンパルスを同軸コネクタ側から印加し、印加後の経過時間に対する反射量(%)を計算したものである。ここで計算値は、以下の寸法・材質のプリント基板での測定値から算出した値を参考として示しているが、信号の周波数に対する応答は、以下の寸法や材質に関わらず同様の挙動を示すと考えられる。測定に用いたプリント基板の同軸コネクタとの接続部分周辺の寸法は、Dsが0.6〜0.7mm、Dgが1〜2mm、凹部4の直径は0.2〜0.3mm、GNDパッドの外形は5mm、信号スルーホール及びGNDスルーホールの内径は0.3〜0.4mm、信号スルーホールとGNDスルーホールの間隔は1〜2mm程度であり、材質はεrが4程度のガラスエポキシ材である。図2中に破線で示した値は凹部4が無い場合の反射量9であり、実線は凹部4がある場合の反射量10である。図2に示すように、信号パッド2をドーナツ状に取り囲む基板1に凹部4を設けると、インピーダンスが同軸コネクタとプリント基板100とで整合され、信号の反射量が低減されることが分かる。同様に、信号パッド2をドーナツ状に取り囲む基板1に凹部4を設ける前と後の反射損失(Return Loss、リターンロス)の周波数依存性を図3に、挿入損失(Insertion Loss、インサーションロス)の周波数依存性を図4に示す。図3において、破線は凹部4が無い場合の反射損失11を示し、実線は凹部4がある場合の反射損失12を示す。また、図4において、破線は凹部4が無い場合の挿入損失13を示し、実線は凹部4がある場合の反射損失14を示す。図2〜4より、凹部4がないプリント基板に比べ、本実施形態のプリント基板100の方が反射量、挿入損失が少なく伝送特性が良好であることが分かる。
凹部4によってこのような効果が得られる理由を以下に述べる。絶縁体である基板1の比誘電率は3〜5程度であるのに対し、基板1上に凹部4が設けられていることで、基板1の凹部4の凹みの部分が、比誘電率が1の空気で置き換えられたことになる。このため、特性インピーダンスに寄与する領域の比誘電率が小さくなり(=容量性結合が抑制され)、浮遊容量によって減少した信号パッド2の特性インピーダンスが増加する。
(効果の説明)
このように、信号パッド2の周囲の基板1に凹部4を設けることにより浮遊容量によるインピーダンス不整合を抑制でき、良好な伝送特性を得られる。
(実施例)
次に、第一の実施形態における本発明を適用した実施例を示す。図5は、本実施例におけるプリント基板300と、実装される同軸コネクタ101のイメージを示している。同軸コネクタ101には同軸ケーブルを接続し、装置と測定器や装置同士などの接続を行う。ここで使用する同軸コネクタ101は、プリント基板300との接続をネジ等による圧着で行うものを想定している。
図6は、図5中の平面Sによる断面構造(同軸コネクタ101はネジ穴のある部分以外)で、特に、同軸コネクタ101とプリント基板300との接触部分を拡大したものである。さらに図6中のA−A‘、B−B’、C−C‘に沿った断面が図7A、図7B、図7Cに示されている。
図7A、図7B、図7Cに示すように、A−A’およびB−B‘に沿った断面は同軸断面構造を有している。
つまり、A−A’に沿った断面が示す同軸コネクタ101とB−B‘に沿った断面が示す信号パッド2及びGNDパッド3との間のインピーダンス整合は、特性インピーダンスの設計上は容易と言える。通常、これらの特性インピーダンスは50Ωで設計される。C−C’断面についても擬似的な同軸構造で、特性インピーダンスを50Ωで設計することは容易である。一般に、同一の特性インピーダンスの線路を接続すれば、インピーダンス整合され伝送特性に何ら影響を及ぼすことはないが、同軸コネクタ101とプリント基板300のような異種形状の線路を接続するとインピーダンス不整合が発生する。これは図6および図7に示すように、境界面では不均一な物理構造となり、図6中に例として示したように浮遊容量が付加されるためと解釈することができる。
(第二の実施形態)
図9に本発明の第二の実施形態のプリント基板400の断面図を示す。本実施形態は、基板1上の複数のランド(信号ランド15またはGNDランド16)の間の基板1に凹部4を設ける点で第一の実施形態と異なる。
複数のコネクタ端子103aを有するコネクタ103をプリント基板400に設置した状態の断面図を図10に示す。ここでコネクタ103はコネクタ端子103aとモールド103bを有する。プリント基板400の構成は、凹部4を複数のランド(信号ランド15またはGNDランド16)の間の基板1に配置する点以外は第一の実施形態と同様である。すなわち、2つの信号ランド15の間、2つのGNDランド16の間、信号ランド15とGNDランド16の間に凹部4を配置することができる。
この構成により、実施形態1における同軸コネクタ101を設置した場合と同様に浮遊容量を低減し、伝送特性を良好に保つ効果がある。より具体的な実施例としては、コネクタ103としてバックプレーンやサブボードを接続するコネクタを用いることが挙げられる。
第二の実施形態においては、複数のコネクタ端子を有するコネクタ103を設置する例を示したが、1つのコネクタ端子を有するコネクタを複数設置する場合でも、複数のランド間の基板1に凹部4を設ければ、同様の効果を得ることができる。
(その他の実施形態)
第一の実施形態において、プリント基板100は基板1、信号パッド2、GNDパッド3、凹部4、信号スルーホール5、GNDスルーホール6を備えているとしたが、図11に示すように、プリント基板100は、GND層8など、種々の部材・構造を適宜備えていてよい。プリント基板100の内部では、信号ランド7内に信号スルーホール7が設けられる。同様に、GNDスルーホール6はGND層8と物理的・電気的に接続している。
また、第一の実施形態においては信号パッド2とGNDパッド3の間の基板1に円形の複数の凹部4が信号パッド2に対し略同心円状に略等間隔で配置されている例を示した。凹部4は少なくとも1つ配置されていれば容量性結合を抑制できるため効果があるが、信号パッド2に対して略同心円状に配置すると、同軸コネクタとプリント基板100、200との接続部分の電磁界の分布を極力変化させず、伝送する信号の特性劣化を抑制して効果を得ることができ、より好ましい。略同心円状でなくても、前述の電磁界の分布の変化を抑制した配置であればよく、例えば、信号パッド2に対して略点対称、略線対称となるよう配置することができる。他にも、信号パッド2を取り囲むようにドーナツ状に凹部4を形成することができる。凹部4を配置する箇所の数や大きさは、生じている浮遊容量などに合わせて適宜変更できる。また、凹部4の深さ方向の断面で見た場合の形状は、お椀状、円柱状となるよう形成できる。また、凹部4はドリル穴であってもよい。
以上、上述した実施形態を模範的な例として本発明を説明した。しかしながら、本発明は、上述した実施形態には限定されない。即ち、本発明は、本発明のスコープ内において、当業者が理解し得る様々な態様を適用することができる。
上記の実施形態の一部または全部は、以下の付記のようにも記載されうるが、以下には限られない。
(付記1)
基板と、
前記基板上に設けられた円形の信号パッドと、
前記信号パッドをドーナツ状に取り囲む前記基板を挟み、さらにその外周を取り囲むドーナツ状のグラウンドパッドと、
前記信号パッドをドーナツ状に取り囲む前記基板上に、一つ以上配置された凹部と、を備えるプリント基板。
(付記2)
前記凹部は、前記信号パッドに対し略点対称または略線対称となるよう配置されている、付記1に記載のプリント基板。
(付記3)
前記凹部は、前記信号パッドに対し略同心円状に、かつ略等間隔に配置されている、付記1または2に記載のプリント基板。
(付記4)
前記凹部は、前記信号パッドに対し、同軸コネクタ接続時に生じる電磁界の分布を変化させないよう配置されている、付記1から3のいずれかに記載のプリント基板。
(付記5)
前記凹部は、前記基板上から基板の厚さ方向にお椀状または円柱状に形成されている凹みである、付記1から4のいずれかに記載のプリント基板。
(付記6)
前記凹部がドリル穴である、付記1から5のいずれかに記載のプリント基板。
(付記7)
前記凹部は、前記信号パッドを取り囲むドーナツ状に形成されている、付記1に記載のプリント基板。
(付記8)
基板と、
前記基板上に設けられたドーナツ形の複数のランドの間の前記基板に、一つ以上配置された凹部と、を備えるプリント基板。
(付記9)
前記複数のランドは、信号ランド、グラウンドランド、もしくはその両方である、付記8に記載のプリント基板。
(付記10)
前記凹部は、前記基板上からお椀状または円柱状に形成されている凹みである、付記8または9に記載のプリント基板。
(付記11)
基板と、
前記基板上に設けられた円形の信号パッドと、
前記信号パッドをドーナツ状に取り囲む前記基板を挟み、さらにその外周を取り囲むドーナツ状のグラウンドパッドと、を備えるプリント基板に、
前記信号パッドをドーナツ状に取り囲む前記基板上に、一つ以上配置された凹部を形成する、プリント基板への実装方法。
(付記12)
前記凹部は、前記信号パッドを取り囲むドーナツ状に形成されている、付記8または9に記載のプリント基板。
この出願は、2013年9月24日に出願された特願2013−197419を基礎とする優先権を主張し、その開示を全てここに取り込む。
1 基板
2 信号パッド
3 GNDパッド
4 凹部
5 信号スルーホール
6 GNDスルーホール
7 信号ランド
8 GND層
9 凹部が無い場合の反射量
10 凹部がある場合の反射量
11 凹部が無い場合の反射損失
12 凹部がある場合の反射損失
13 凹部が無い場合の挿入損失
14 凹部がある場合の挿入損失
15 信号ランド
16 GNDランド
100 プリント基板
101 同軸コネクタ
103 コネクタ
103a コネクタ端子
103b モールド
200 プリント基板
300 プリント基板
400 プリント基板

Claims (10)

  1. 基板と、
    前記基板上に設けられた円形の信号パッドと、
    前記信号パッドをドーナツ状に取り囲む前記基板を挟み、さらにその外周を取り囲むドーナツ状のグラウンドパッドと、
    前記信号パッドをドーナツ状に取り囲む前記基板上に、一つ以上配置された凹部と、を備えるプリント基板。
  2. 前記凹部は、前記信号パッドに対し略点対称または略線対称となるよう配置されている、請求項1に記載のプリント基板。
  3. 前記凹部は、前記信号パッドに対し略同心円状に、かつ略等間隔に配置されている、請求項1または2に記載のプリント基板。
  4. 前記凹部は、前記信号パッドに対し、同軸コネクタ接続時に生じる電磁界の分布を変化させないよう配置されている、請求項1から3のいずれかに記載のプリント基板。
  5. 前記凹部は、前記基板上から基板の厚さ方向にお椀状または円柱状に形成されている凹みである、請求項1から4のいずれかに記載のプリント基板。
  6. 前記凹部がドリル穴である、請求項1から5のいずれかに記載のプリント基板。
  7. 基板と、
    前記基板上に設けられたドーナツ形の複数のランドの間の前記基板に、一つ以上配置された凹部と、を備えるプリント基板。
  8. 前記複数のランドは、信号ランド、グラウンドランド、もしくはその両方である、請求項7に記載のプリント基板。
  9. 前記凹部は、前記基板上からお椀状または円柱状に形成されている凹みである、請求項7または8に記載のプリント基板。
  10. 基板と、
    前記基板上に設けられた円形の信号パッドと、
    前記信号パッドをドーナツ状に取り囲む前記基板を挟み、さらにその外周を取り囲むドーナツ状のグラウンドパッドと、を備えるプリント基板に、
    前記信号パッドをドーナツ状に取り囲む前記基板上に、一つ以上配置された凹部を形成する、プリント基板への実装方法。
JP2015538876A 2013-09-24 2014-09-11 プリント基板及びプリント基板への実装方法 Expired - Fee Related JP6327254B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013197419 2013-09-24
JP2013197419 2013-09-24
PCT/JP2014/004679 WO2015045309A1 (ja) 2013-09-24 2014-09-11 プリント基板及びプリント基板への実装方法

Publications (2)

Publication Number Publication Date
JPWO2015045309A1 true JPWO2015045309A1 (ja) 2017-03-09
JP6327254B2 JP6327254B2 (ja) 2018-05-23

Family

ID=52742482

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015538876A Expired - Fee Related JP6327254B2 (ja) 2013-09-24 2014-09-11 プリント基板及びプリント基板への実装方法

Country Status (4)

Country Link
US (1) US9980370B2 (ja)
JP (1) JP6327254B2 (ja)
CN (1) CN105580196A (ja)
WO (1) WO2015045309A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016213089A (ja) * 2015-05-11 2016-12-15 株式会社オートネットワーク技術研究所 熱収縮チューブ取付治具、熱収縮チューブ付電線の製造方法及び熱収縮チューブ付電線
US10276282B2 (en) * 2017-07-28 2019-04-30 Raytheon Company Coaxial transmission line structure
CN107624004A (zh) * 2017-08-22 2018-01-23 努比亚技术有限公司 一种印刷电路板的贴合方法及一种印刷电路板
EP3755126A4 (en) 2018-03-15 2021-03-03 Huawei Technologies Co., Ltd. CONNECTING BOARD, PCB ASSEMBLY AND ELECTRONIC DEVICE
JPWO2022176631A1 (ja) * 2021-02-17 2022-08-25
US11818833B2 (en) * 2021-11-15 2023-11-14 Unimicron Technology Corp. Circuit board structure

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6444703U (ja) * 1987-09-14 1989-03-17
JP2004107830A (ja) * 2002-09-19 2004-04-08 Mas Fab Rieter Ag 集束装置を備えた紡績機
WO2007046271A1 (ja) * 2005-10-18 2007-04-26 Nec Corporation 垂直信号経路、それを有するプリント基板及びそのプリント基板と半導体素子とを有する半導体パッケージ
JP2011101235A (ja) * 2009-11-06 2011-05-19 Hitachi Cable Fine Tech Ltd 電磁結合器及びそれを用いた情報通信機器

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2983884A (en) * 1957-07-01 1961-05-09 Research Corp Transmission line matching structure
US3757272A (en) * 1972-07-12 1973-09-04 Raytheon Co Strip transmission line coupler
JPS6193003A (ja) 1984-10-11 1986-05-12 キユーピー株式会社 充填密封方法
JPS6193003U (ja) * 1984-11-21 1986-06-16
JPH07102531B2 (ja) 1987-08-12 1995-11-08 株式会社ノダ 化粧板
US6388198B1 (en) 1999-03-09 2002-05-14 International Business Machines Corporation Coaxial wiring within SOI semiconductor, PCB to system for high speed operation and signal quality
US7463122B2 (en) 2003-06-02 2008-12-09 Nec Corporation Compact via transmission line for printed circuit board and its designing method
JP4535995B2 (ja) * 2005-12-05 2010-09-01 日本電気株式会社 多層プリント回路基板のビア構造、それを有する帯域阻止フィルタ
JP4325885B1 (ja) 2009-03-27 2009-09-02 株式会社アイペックス 同軸コネクタ装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6444703U (ja) * 1987-09-14 1989-03-17
JP2004107830A (ja) * 2002-09-19 2004-04-08 Mas Fab Rieter Ag 集束装置を備えた紡績機
WO2007046271A1 (ja) * 2005-10-18 2007-04-26 Nec Corporation 垂直信号経路、それを有するプリント基板及びそのプリント基板と半導体素子とを有する半導体パッケージ
JP2011101235A (ja) * 2009-11-06 2011-05-19 Hitachi Cable Fine Tech Ltd 電磁結合器及びそれを用いた情報通信機器

Also Published As

Publication number Publication date
CN105580196A (zh) 2016-05-11
US20160205768A1 (en) 2016-07-14
JP6327254B2 (ja) 2018-05-23
US9980370B2 (en) 2018-05-22
WO2015045309A1 (ja) 2015-04-02

Similar Documents

Publication Publication Date Title
JP6327254B2 (ja) プリント基板及びプリント基板への実装方法
US8309863B2 (en) Printed wiring board
JP6388667B2 (ja) 差動データ信号を送信するための装置及び方法
US9859603B2 (en) Printed wiring board, electronic device, and wiring connection method
JP2009059873A (ja) プリント配線基板
WO2006124864A1 (en) Impedance controlled via structure
JP2008130976A (ja) プリント配線基板
JP4656212B2 (ja) 接続方法
KR20160149999A (ko) 다층프린트 배선판 및 다층프린트 배선판과 커넥터와의 접속구조
US9788415B2 (en) Circuit board, electronic device, and method of manufacturing circuit board
JP2015050679A (ja) 高周波伝送線路
JP4963051B2 (ja) 信号伝送ケーブルのコネクタ
JP2015185862A (ja) 高周波フィルタ
JP2009088063A (ja) 半導体装置およびその設計方法
JP2011096954A (ja) 配線基板
JP2013041991A (ja) 多層回路基板、その製造方法及び半導体装置
US9526165B2 (en) Multilayer circuit substrate
JP6452332B2 (ja) プリント回路板
JP6346373B2 (ja) 電子機器
US20200388969A1 (en) Base board module
JP2019102594A (ja) プリント配線基板、電子部品付きプリント配線基板
US10952313B1 (en) Via impedance matching
JP2006140221A (ja) 光モジュール
JP6525917B2 (ja) 多層プリント配線板
JP2016115753A (ja) プリント基板及び電子装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161011

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170418

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170602

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20171121

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180216

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20180223

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180320

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180402

R150 Certificate of patent or registration of utility model

Ref document number: 6327254

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees