JPWO2015045309A1 - プリント基板及びプリント基板への実装方法 - Google Patents
プリント基板及びプリント基板への実装方法 Download PDFInfo
- Publication number
- JPWO2015045309A1 JPWO2015045309A1 JP2015538876A JP2015538876A JPWO2015045309A1 JP WO2015045309 A1 JPWO2015045309 A1 JP WO2015045309A1 JP 2015538876 A JP2015538876 A JP 2015538876A JP 2015538876 A JP2015538876 A JP 2015538876A JP WO2015045309 A1 JPWO2015045309 A1 JP WO2015045309A1
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- printed circuit
- substrate
- signal pad
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
- H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
- H05K1/0222—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors for shielding around a single via or around a group of vias, e.g. coaxial vias or vias surrounded by a grounded via fence
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P5/00—Coupling devices of the waveguide type
- H01P5/08—Coupling devices of the waveguide type for linking dissimilar lines or devices
- H01P5/085—Coaxial-line/strip-line transitions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P1/00—Auxiliary devices
- H01P1/04—Fixed joints
- H01P1/045—Coaxial joints
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
- H05K1/0251—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
- H05K1/113—Via provided in pad; Pad over filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
- H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
- H05K3/0047—Drilling of holes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/09063—Holes or slots in insulating substrate not used for electrical connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09609—Via grid, i.e. two-dimensional array of vias or holes in a single plane
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09809—Coaxial layout
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Structure Of Printed Boards (AREA)
- Coupling Device And Connection With Printed Circuit (AREA)
- Waveguides (AREA)
Abstract
Description
次に、本実施形態について図面を参照して詳細に説明する。図1は本実施形態のプリント基板の上面図及び上面図におけるX−X‘に沿った断面図である。図1に示すように、本実施形態のプリント基板100は基板1、信号パッド2、GND(グラウンド)パッド3、凹部4、信号スルーホール5、GNDスルーホール6を備えている。
次に、本実施形態におけるプリント基板100の作用について、同軸コネクタとの接触を例に説明する。
Z0[Ω]=60/{√εr × loge(Dg/Ds)}・・・式(1)
で計算できる。この計算は、図8の凹部4のないプリント基板200においても同様である。ここでεrは基板1の比誘電率である。一般的には、接続予定の同軸コネクタの特性インピーダンスが50Ωであるため、この値と一致させる(インピーダンス整合する)ため、Z0[Ω]は50Ωとなるよう設計される。
このように、信号パッド2の周囲の基板1に凹部4を設けることにより浮遊容量によるインピーダンス不整合を抑制でき、良好な伝送特性を得られる。
次に、第一の実施形態における本発明を適用した実施例を示す。図5は、本実施例におけるプリント基板300と、実装される同軸コネクタ101のイメージを示している。同軸コネクタ101には同軸ケーブルを接続し、装置と測定器や装置同士などの接続を行う。ここで使用する同軸コネクタ101は、プリント基板300との接続をネジ等による圧着で行うものを想定している。
図7A、図7B、図7Cに示すように、A−A’およびB−B‘に沿った断面は同軸断面構造を有している。
つまり、A−A’に沿った断面が示す同軸コネクタ101とB−B‘に沿った断面が示す信号パッド2及びGNDパッド3との間のインピーダンス整合は、特性インピーダンスの設計上は容易と言える。通常、これらの特性インピーダンスは50Ωで設計される。C−C’断面についても擬似的な同軸構造で、特性インピーダンスを50Ωで設計することは容易である。一般に、同一の特性インピーダンスの線路を接続すれば、インピーダンス整合され伝送特性に何ら影響を及ぼすことはないが、同軸コネクタ101とプリント基板300のような異種形状の線路を接続するとインピーダンス不整合が発生する。これは図6および図7に示すように、境界面では不均一な物理構造となり、図6中に例として示したように浮遊容量が付加されるためと解釈することができる。
図9に本発明の第二の実施形態のプリント基板400の断面図を示す。本実施形態は、基板1上の複数のランド(信号ランド15またはGNDランド16)の間の基板1に凹部4を設ける点で第一の実施形態と異なる。
第一の実施形態において、プリント基板100は基板1、信号パッド2、GNDパッド3、凹部4、信号スルーホール5、GNDスルーホール6を備えているとしたが、図11に示すように、プリント基板100は、GND層8など、種々の部材・構造を適宜備えていてよい。プリント基板100の内部では、信号ランド7内に信号スルーホール7が設けられる。同様に、GNDスルーホール6はGND層8と物理的・電気的に接続している。
また、第一の実施形態においては信号パッド2とGNDパッド3の間の基板1に円形の複数の凹部4が信号パッド2に対し略同心円状に略等間隔で配置されている例を示した。凹部4は少なくとも1つ配置されていれば容量性結合を抑制できるため効果があるが、信号パッド2に対して略同心円状に配置すると、同軸コネクタとプリント基板100、200との接続部分の電磁界の分布を極力変化させず、伝送する信号の特性劣化を抑制して効果を得ることができ、より好ましい。略同心円状でなくても、前述の電磁界の分布の変化を抑制した配置であればよく、例えば、信号パッド2に対して略点対称、略線対称となるよう配置することができる。他にも、信号パッド2を取り囲むようにドーナツ状に凹部4を形成することができる。凹部4を配置する箇所の数や大きさは、生じている浮遊容量などに合わせて適宜変更できる。また、凹部4の深さ方向の断面で見た場合の形状は、お椀状、円柱状となるよう形成できる。また、凹部4はドリル穴であってもよい。
基板と、
前記基板上に設けられた円形の信号パッドと、
前記信号パッドをドーナツ状に取り囲む前記基板を挟み、さらにその外周を取り囲むドーナツ状のグラウンドパッドと、
前記信号パッドをドーナツ状に取り囲む前記基板上に、一つ以上配置された凹部と、を備えるプリント基板。
前記凹部は、前記信号パッドに対し略点対称または略線対称となるよう配置されている、付記1に記載のプリント基板。
前記凹部は、前記信号パッドに対し略同心円状に、かつ略等間隔に配置されている、付記1または2に記載のプリント基板。
前記凹部は、前記信号パッドに対し、同軸コネクタ接続時に生じる電磁界の分布を変化させないよう配置されている、付記1から3のいずれかに記載のプリント基板。
前記凹部は、前記基板上から基板の厚さ方向にお椀状または円柱状に形成されている凹みである、付記1から4のいずれかに記載のプリント基板。
前記凹部がドリル穴である、付記1から5のいずれかに記載のプリント基板。
前記凹部は、前記信号パッドを取り囲むドーナツ状に形成されている、付記1に記載のプリント基板。
基板と、
前記基板上に設けられたドーナツ形の複数のランドの間の前記基板に、一つ以上配置された凹部と、を備えるプリント基板。
前記複数のランドは、信号ランド、グラウンドランド、もしくはその両方である、付記8に記載のプリント基板。
前記凹部は、前記基板上からお椀状または円柱状に形成されている凹みである、付記8または9に記載のプリント基板。
基板と、
前記基板上に設けられた円形の信号パッドと、
前記信号パッドをドーナツ状に取り囲む前記基板を挟み、さらにその外周を取り囲むドーナツ状のグラウンドパッドと、を備えるプリント基板に、
前記信号パッドをドーナツ状に取り囲む前記基板上に、一つ以上配置された凹部を形成する、プリント基板への実装方法。
前記凹部は、前記信号パッドを取り囲むドーナツ状に形成されている、付記8または9に記載のプリント基板。
2 信号パッド
3 GNDパッド
4 凹部
5 信号スルーホール
6 GNDスルーホール
7 信号ランド
8 GND層
9 凹部が無い場合の反射量
10 凹部がある場合の反射量
11 凹部が無い場合の反射損失
12 凹部がある場合の反射損失
13 凹部が無い場合の挿入損失
14 凹部がある場合の挿入損失
15 信号ランド
16 GNDランド
100 プリント基板
101 同軸コネクタ
103 コネクタ
103a コネクタ端子
103b モールド
200 プリント基板
300 プリント基板
400 プリント基板
Claims (10)
- 基板と、
前記基板上に設けられた円形の信号パッドと、
前記信号パッドをドーナツ状に取り囲む前記基板を挟み、さらにその外周を取り囲むドーナツ状のグラウンドパッドと、
前記信号パッドをドーナツ状に取り囲む前記基板上に、一つ以上配置された凹部と、を備えるプリント基板。 - 前記凹部は、前記信号パッドに対し略点対称または略線対称となるよう配置されている、請求項1に記載のプリント基板。
- 前記凹部は、前記信号パッドに対し略同心円状に、かつ略等間隔に配置されている、請求項1または2に記載のプリント基板。
- 前記凹部は、前記信号パッドに対し、同軸コネクタ接続時に生じる電磁界の分布を変化させないよう配置されている、請求項1から3のいずれかに記載のプリント基板。
- 前記凹部は、前記基板上から基板の厚さ方向にお椀状または円柱状に形成されている凹みである、請求項1から4のいずれかに記載のプリント基板。
- 前記凹部がドリル穴である、請求項1から5のいずれかに記載のプリント基板。
- 基板と、
前記基板上に設けられたドーナツ形の複数のランドの間の前記基板に、一つ以上配置された凹部と、を備えるプリント基板。 - 前記複数のランドは、信号ランド、グラウンドランド、もしくはその両方である、請求項7に記載のプリント基板。
- 前記凹部は、前記基板上からお椀状または円柱状に形成されている凹みである、請求項7または8に記載のプリント基板。
- 基板と、
前記基板上に設けられた円形の信号パッドと、
前記信号パッドをドーナツ状に取り囲む前記基板を挟み、さらにその外周を取り囲むドーナツ状のグラウンドパッドと、を備えるプリント基板に、
前記信号パッドをドーナツ状に取り囲む前記基板上に、一つ以上配置された凹部を形成する、プリント基板への実装方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013197419 | 2013-09-24 | ||
JP2013197419 | 2013-09-24 | ||
PCT/JP2014/004679 WO2015045309A1 (ja) | 2013-09-24 | 2014-09-11 | プリント基板及びプリント基板への実装方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2015045309A1 true JPWO2015045309A1 (ja) | 2017-03-09 |
JP6327254B2 JP6327254B2 (ja) | 2018-05-23 |
Family
ID=52742482
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015538876A Expired - Fee Related JP6327254B2 (ja) | 2013-09-24 | 2014-09-11 | プリント基板及びプリント基板への実装方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9980370B2 (ja) |
JP (1) | JP6327254B2 (ja) |
CN (1) | CN105580196A (ja) |
WO (1) | WO2015045309A1 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016213089A (ja) * | 2015-05-11 | 2016-12-15 | 株式会社オートネットワーク技術研究所 | 熱収縮チューブ取付治具、熱収縮チューブ付電線の製造方法及び熱収縮チューブ付電線 |
US10276282B2 (en) * | 2017-07-28 | 2019-04-30 | Raytheon Company | Coaxial transmission line structure |
CN107624004A (zh) * | 2017-08-22 | 2018-01-23 | 努比亚技术有限公司 | 一种印刷电路板的贴合方法及一种印刷电路板 |
EP3755126A4 (en) | 2018-03-15 | 2021-03-03 | Huawei Technologies Co., Ltd. | CONNECTING BOARD, PCB ASSEMBLY AND ELECTRONIC DEVICE |
JPWO2022176631A1 (ja) * | 2021-02-17 | 2022-08-25 | ||
US11818833B2 (en) * | 2021-11-15 | 2023-11-14 | Unimicron Technology Corp. | Circuit board structure |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6444703U (ja) * | 1987-09-14 | 1989-03-17 | ||
JP2004107830A (ja) * | 2002-09-19 | 2004-04-08 | Mas Fab Rieter Ag | 集束装置を備えた紡績機 |
WO2007046271A1 (ja) * | 2005-10-18 | 2007-04-26 | Nec Corporation | 垂直信号経路、それを有するプリント基板及びそのプリント基板と半導体素子とを有する半導体パッケージ |
JP2011101235A (ja) * | 2009-11-06 | 2011-05-19 | Hitachi Cable Fine Tech Ltd | 電磁結合器及びそれを用いた情報通信機器 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2983884A (en) * | 1957-07-01 | 1961-05-09 | Research Corp | Transmission line matching structure |
US3757272A (en) * | 1972-07-12 | 1973-09-04 | Raytheon Co | Strip transmission line coupler |
JPS6193003A (ja) | 1984-10-11 | 1986-05-12 | キユーピー株式会社 | 充填密封方法 |
JPS6193003U (ja) * | 1984-11-21 | 1986-06-16 | ||
JPH07102531B2 (ja) | 1987-08-12 | 1995-11-08 | 株式会社ノダ | 化粧板 |
US6388198B1 (en) | 1999-03-09 | 2002-05-14 | International Business Machines Corporation | Coaxial wiring within SOI semiconductor, PCB to system for high speed operation and signal quality |
US7463122B2 (en) | 2003-06-02 | 2008-12-09 | Nec Corporation | Compact via transmission line for printed circuit board and its designing method |
JP4535995B2 (ja) * | 2005-12-05 | 2010-09-01 | 日本電気株式会社 | 多層プリント回路基板のビア構造、それを有する帯域阻止フィルタ |
JP4325885B1 (ja) | 2009-03-27 | 2009-09-02 | 株式会社アイペックス | 同軸コネクタ装置 |
-
2014
- 2014-09-11 CN CN201480052769.6A patent/CN105580196A/zh active Pending
- 2014-09-11 WO PCT/JP2014/004679 patent/WO2015045309A1/ja active Application Filing
- 2014-09-11 JP JP2015538876A patent/JP6327254B2/ja not_active Expired - Fee Related
- 2014-09-11 US US14/912,677 patent/US9980370B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6444703U (ja) * | 1987-09-14 | 1989-03-17 | ||
JP2004107830A (ja) * | 2002-09-19 | 2004-04-08 | Mas Fab Rieter Ag | 集束装置を備えた紡績機 |
WO2007046271A1 (ja) * | 2005-10-18 | 2007-04-26 | Nec Corporation | 垂直信号経路、それを有するプリント基板及びそのプリント基板と半導体素子とを有する半導体パッケージ |
JP2011101235A (ja) * | 2009-11-06 | 2011-05-19 | Hitachi Cable Fine Tech Ltd | 電磁結合器及びそれを用いた情報通信機器 |
Also Published As
Publication number | Publication date |
---|---|
CN105580196A (zh) | 2016-05-11 |
US20160205768A1 (en) | 2016-07-14 |
JP6327254B2 (ja) | 2018-05-23 |
US9980370B2 (en) | 2018-05-22 |
WO2015045309A1 (ja) | 2015-04-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6327254B2 (ja) | プリント基板及びプリント基板への実装方法 | |
US8309863B2 (en) | Printed wiring board | |
JP6388667B2 (ja) | 差動データ信号を送信するための装置及び方法 | |
US9859603B2 (en) | Printed wiring board, electronic device, and wiring connection method | |
JP2009059873A (ja) | プリント配線基板 | |
WO2006124864A1 (en) | Impedance controlled via structure | |
JP2008130976A (ja) | プリント配線基板 | |
JP4656212B2 (ja) | 接続方法 | |
KR20160149999A (ko) | 다층프린트 배선판 및 다층프린트 배선판과 커넥터와의 접속구조 | |
US9788415B2 (en) | Circuit board, electronic device, and method of manufacturing circuit board | |
JP2015050679A (ja) | 高周波伝送線路 | |
JP4963051B2 (ja) | 信号伝送ケーブルのコネクタ | |
JP2015185862A (ja) | 高周波フィルタ | |
JP2009088063A (ja) | 半導体装置およびその設計方法 | |
JP2011096954A (ja) | 配線基板 | |
JP2013041991A (ja) | 多層回路基板、その製造方法及び半導体装置 | |
US9526165B2 (en) | Multilayer circuit substrate | |
JP6452332B2 (ja) | プリント回路板 | |
JP6346373B2 (ja) | 電子機器 | |
US20200388969A1 (en) | Base board module | |
JP2019102594A (ja) | プリント配線基板、電子部品付きプリント配線基板 | |
US10952313B1 (en) | Via impedance matching | |
JP2006140221A (ja) | 光モジュール | |
JP6525917B2 (ja) | 多層プリント配線板 | |
JP2016115753A (ja) | プリント基板及び電子装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161011 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161207 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170418 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170602 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20171121 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180216 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20180223 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180320 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180402 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6327254 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |