JP2009088063A - 半導体装置およびその設計方法 - Google Patents

半導体装置およびその設計方法 Download PDF

Info

Publication number
JP2009088063A
JP2009088063A JP2007253155A JP2007253155A JP2009088063A JP 2009088063 A JP2009088063 A JP 2009088063A JP 2007253155 A JP2007253155 A JP 2007253155A JP 2007253155 A JP2007253155 A JP 2007253155A JP 2009088063 A JP2009088063 A JP 2009088063A
Authority
JP
Japan
Prior art keywords
region
wiring
semiconductor device
interposer
characteristic impedance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007253155A
Other languages
English (en)
Other versions
JP5051836B2 (ja
Inventor
Tatsuaki Tsukuda
龍明 佃
Masayoshi Hirata
昌義 平田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2007253155A priority Critical patent/JP5051836B2/ja
Priority to US12/232,889 priority patent/US8089004B2/en
Publication of JP2009088063A publication Critical patent/JP2009088063A/ja
Application granted granted Critical
Publication of JP5051836B2 publication Critical patent/JP5051836B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0228—Compensation of cross-talk by a mutually correlated lay-out of printed circuit traces, e.g. for compensation of cross-talk in mounted connectors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】インターポーザ内部の配線全体に渡りインピーダンス整合がとれた、良好な伝送特性を有する半導体装置およびその設計方法を提供する。
【解決手段】インターポーザ１０２と、インターポーザ１０２に搭載された半導体素子１０８と、を有する半導体装置１００であって、平面視で、インターポーザ１０２は、半導体素子１０８と重なる第１の領域１５０と、第１の領域１５０を除く第２の領域１６０とからなる。インターポーザ１０２は、第１の領域１５０および第２の領域１６０に跨って形成された少なくともひとつの配線１１０を有し、配線１１０の断面形状が、第１の領域１５０と第２の領域１６０において異なっている。
【選択図】図１

Description

本発明は、半導体装置およびその設計方法に関する。
インターポーザ上に半導体素子が搭載された半導体装置の従来の例として、例えば図１７、図１８に示すような構成がある。図１７は従来の半導体装置の平面図であり、図１８は断面図である。
図１７、図１８に示したように、半導体装置８００は、インターポーザ８０２、半導体チップ８０８を備えている。インターポーザ８０２上には、半導体チップ８０８が、その回路形成面を上にして、マウント材８１２によって実装されている。半導体チップ８０８はモールド樹脂８２０で封止されている。
インターポーザは、配線８１０を含む絶縁層８０４と、その表面を覆うソルダーレジスト８０６からなる。ソルダーレジスト８０６に設けられた開口８１２の底部において、配線８１０が露出しており、配線８１０の露出部と、半導体チップ８０８上の回路（不図示）が、ワイヤー８１４によって電気的に接続されている。
配線８１０の幅および厚みは、インターポーザ８０２の中で一定である。なお、簡略化のため図１７では配線８１０が一本だけ示されているが、実際の半導体装置では、通常、複数の配線を備えている。
インターポーザ８０２の裏面には、外部接続端子として半田ボール８１８が設けられている。半田ボール８１８と配線８１０は、貫通電極８１６を介して電気的に接続されている。
配線８１０に電気信号を通す場合、配線全体に渡りインピーダンス整合がとれている必要がある。インピーダンス整合がとれていないと、信号の反射や波形の歪みが生じ、伝送特性が劣化してしまう。インピーダンス不整合の影響は、特に高速信号を伝送する場合には大きい。
上述の従来の半導体装置の構成は、例えば特許文献１に示されている。
また、特許文献２には、ストリップ線路構造またはマイクロストリップ線路構造を有する薄膜多層基板において、信号線の幅、厚さ、材質を変化させることで、信号線とデバイスの間のインピーダンスを整合させる技術が開示されている。
特開２０００−１７４１６８号公報 特開平７−１０６７５９号公報
しかしながら、上述の半導体装置８００において、高速の信号を配線８１０に通して伝送すると、信号の反射や波形の歪が生じてしまい、伝送特性が劣化するという問題がある。
本願の発明者らが鋭意検討した結果、かかる問題点の発生原因を見出した。配線８１０は、固定電位を有する導電体との間でキャパシタンスを有する。さらに、配線８１０は、固定電位を有する導電体との相互作用により、インダクタンスの値が変化する。そこで従来は、半導体装置８００が実装されるプリント配線基板（不図示）内の電源層や接地層を導電体基準面として、配線８１０の全体に渡り、キャパシタンスやインダクタンスの値を計算することで、配線８１０の特性インピーダンスを見積もられていた。しかしながら、実際の半導体装置８００においては、半導体チップ８０８が配線８１０に対して導電体基準面として作用し、半導体チップ８０８の下方領域における配線８１０のキャパシタやインダクタンスが変化させるため、該領域の配線の特性インピーダンスが変化してしまう。この結果、配線８１０の途中での特性インピーダンスの不整合が生じ、信号の反射、波形の歪みが起こり、伝送特性が劣化する。
かかる問題は、高速ディジタル信号等、信号波の立ち上がり、立ち下がりが急峻な場合に特に顕著となる。したがって、近年の半導体素子の高速化が進展に伴い、ますます深刻化してきている。
特許文献２の手段によれば、半導体素子と信号線の間のインピーダンスを整合せさているが、半導体素子の影響を全く考慮していない。
かかる特性インピーダンス変化の影響を低減するため、従来は一般に、チップ容量やチップ抵抗をインターポーザ内に追加して、特性インピーダンスの整合をさせていた。このため、追加部材や製造工程の増加を招き、製造コストの上昇の原因になっていた。
本発明による半導体装置は、インターポーザと、前記インターポーザに搭載された半導体素子と、を有する半導体装置において、平面視で、前記インターポーザは、前記半導体素子と重なる第１の領域と、前記第１の領域を除く第２の領域とからなり、前記インターポーザは、その内部に前記第１の領域および第２の領域に跨って形成された少なくともひとつの配線を有し、前記インターポーザの中の前記配線の断面形状が、前記第1の領域と前記第２の領域において異なることを特徴とする。
本発明の半導体装置において、前記配線の前記第1の領域における特性インピーダンスは、前記配線の前記第２の領域における特性インピーダンスと実質的に等しくしてもよい。こうすることにより、前記配線の中を伝送する信号波形の歪みや反射を低減することができる。
本発明の半導体装置において、前記配線の前記第1の領域における幅は、前記配線の前記第２の領域における幅よりも狭くしてもよい。
前記配線の前記第1の領域における厚みは、前記配線の前記第２の領域における厚みよりも薄くしてもよい。また、前記配線の下面は、前記第１の領域と第２の領域で、同一平面上にあってもよい。
本発明の半導体装置において、前記インターポーザは複数の配線層を含み、前記配線は、前記第１の領域と前記第２の領域で、異なる配線層に設けられていてもよい。
また、本発明による半導体装置の設計方法は、半導体素子を搭載したインターポーザと、前記インターポーザを実装したプリント配線基板からなる半導体装置の設計方法であって、平面視で、前記インターポーザは、前記半導体素子と重なる第１の領域と、前記第１の領域を除く第２の領域とからなり、前記インターポーザは、その内部に前記第１の領域および第２の領域に跨って形成された少なくともひとつの配線を有し、前記第２の領域において、前記プリント基板または前記インターポーザの内部の配線層を導電体基準面とした前記配線のキャパシタンスおよびインダクタンスを求めることにより、前記配線の第２の領域における特性インピーダンスを計算し、前記第１の領域において、前記プリント基板または前記インターポーザの内部の配線層を導電体基準面とした前記配線のキャパシタンスおよびインダクタンス、ならびに前記半導体素子の前記インターポーザと向かい合う面を導電体基準面とした前記配線のキャパシタンスおよびインダクタンスを求めることにより、前記配線の第１の領域における特性インピーダンスを計算し、前記第２の領域における前記インターポーザの中の前記配線の断面形状と、前記第1の領域における前記インターポーザの中の前記配線の断面形状が異なることにより、前記第１の領域における特性インピーダンスと前記第２の領域における特性インピーダンスを実質的に等しくすることを特徴とする。
ここで、「導電体基準面」とは、固定電位を有する導電体のことをいい、例えばプリント基板内部の電源層や接地層としてもよい。また、本発明では半導体素子も導電体基準面として考慮する。
本発明によれば、チップ容量やチップ抵抗などの受動部品を追加することなく、インターポーザ内部の配線全体に渡りインピーダンス整合がとれた、良好な伝送特性を有する半導体装置およびその設計方法を提供することができる。
以下、図面を参照しつつ、本発明の好適な実施形態について詳細に説明する。なお、図面の説明においては、同一要素には同一符号を付し、重複する説明を省略する。
（第１実施形態）
図１は、本実施形態の半導体装置の構成を示す平面図である。また、図２（ａ）は、図１に示した半導体装置１００のＡ１−Ａ１‘に沿った断面図である。図２（ｂ）は、図１に示した半導体装置１００のＡ２−Ａ２’に沿った断面における配線付近の拡大図である。図２（ｃ）は、図１に示した半導体装置１００のＡ３−Ａ３’に沿った断面における配線付近の拡大図である。なお、図１では、モールド樹脂１２０を不図示とした。
半導体装置１００は、インターポーザ１０２、半導体素子１０８を備えている。インターポーザ１０２上には、半導体素子１０８が、その回路形成面を上にして、マウント材１１２によって実装されている。
半導体素子１０８は、例えば、ロジック回路機能を有するＬＳＩ、汎用メモリ回路機能を有するＬＳＩ、ロジック混載ＤＲＡＭ回路機能を有するＬＳＩとすることができる。本実施形態では、半導体素子１０８はロジック回路機能を有するＬＳＩである。
インターポーザ１０２は、多層配線を含む絶縁層１０４と、表面を保護するソルダーレジスト１０６からなる。なお、図２ではインターポーザ１０２内部の配線層は一層のみを示している。ソルダーレジスト１０６には設けられた開口１２２が設けられ、開口底部において、配線１１０が露出しており、配線１１０の露出部と、半導体素子１０８上のパッド（不図示）が、ワイヤー１１４によって電気的に接続されている。
インターポーザ１０２は、その内部に少なくともひとつの配線１１０を備えている。配線１１０は信号線である。図１に示すように、インターポーザ１０２は、平面視で半導体素子１０８と重なる第１の領域１５０と、それ以外の領域である第２の領域１６０とからなる。なお、簡略化のため図１では配線１１０が一本だけ示されているが、実際の半導体装置では、複数の配線を備えている。
配線１１０は、図２（ａ）に示すように、平面視で第１の領域１５０と第２の領域１６０に跨って形成されている。また、図２（ｂ）および（ｃ）に示したように、インターポーザ１０２の中の配線１１０の断面形状は、第１の領域１５０と第２の領域１６０で異なっている。具体的には、本実施例では、第１の領域１５０における配線幅が、第２の領域１６０の配線幅よりも狭い。
インターポーザ１０２に設けられた貫通電極１１６は、配線１１０とインターポーザ裏面に設けられた半田ボールを電気的に接続している。
次に、本発明の半導体装置の設計方法を説明する。本発明の半導体装置の設計方法では、配線の特性インピーダンスの計算が主たるステップに含まれる。このため、まず特性インピーダンスの計算に必要な式を説明する。
配線の特性インピーダンスＺ０は、単位長さあたりのインダクタンスをＬ０、導電体基準面および配線間の単位長さあたりのキャパシタンスをＣ０として、次式で与えられる。
〔数１〕
Ｚ０＝√（Ｌ０／Ｃ０） ［Ω］
ここで、「導電体基準面」とは、固定電位を有する導電体を意味する。
導電体基準面および配線間のキャパシタンスＣは、真空の誘電率をε０、配線と導電体基準面との間にある絶縁体の比誘電率をεｒ、導電体基準面と配線間の距離をｄ、導電体基準面と配線の対向面積をＳとすると、よく知られた次、
〔数２〕
Ｃ＝ε０εｒＳ／ｄ ［Ｆ］
で与えられる。
特性インピーダンスの算出においては、単位長さあたりのキャパシタンスが必要である。配線幅をｗ［ｍｍ］、配線と導電体基準面との距離をｈ［ｍｍ］とすると、配線長さ１ｃｍあたりのキャパシタンスＣ０は、
〔数３〕
Ｃ０＝１０−２×ε０εｒｗ／ｈ ［Ｆ］
で得られる。
また、配線長さ１ｃｍあたりのインダクタンスは、次式で与えられる。
〔数４〕
Ｌ０＝１．９７×１０−９×ｌｎ（２πｈ／ｗ） ［Ｈ］
以上より、配線の特性インピーダンスＺ０は、（数２）、（数３）の計算結果を（数４）に代入することにより、求められる。
従来の半導体装置の設計においては、プリント配線基板またはインターポーザの内部に設けられた電源層または接地層を導電体基準面として、特性インピーダンスが計算されていた。このため、インターポーザの内部において、配線の幅や厚みをいった断面形状は一定に設計されていた。
しかしながら、実際の半導体装置においては、インターポーザ上に半導体素子が搭載され、しかも半導体素子はプリント基板の内部の電源層や接地層よりも配線に近い。このため、平面視でインターポーザと半導体素子が重なる領域（第1の領域）において、半導体素子も配線に対して導電体基準面として作用するため、配線のキャパシタンスおよびインダクタンスに影響を与える。つまり、平面視でインターポーザと半導体素子が重なる領域（第1の領域）において、配線の特性インピーダンスが変化してしまう。本発明では、平面視でインターポーザと半導体素子が重なる領域（第1の領域）において、半導体素子も配線に対する導電体基準面として考慮して設計を行う。
図３および図４は、本発明の半導体装置１００の設計方法を説明する図である。半導体装置１００が、プリント基板１２４上に実装されている。
平面視で、インターポーザ１０２は、半導体素子１０８と重なる第１の領域１５０と、第１の領域１５０を除く第２の領域１６０とからなる。インターポーザ１０２は、第１の領域１５０と第２の領域を跨って形成された少なくともひとつの配線１１０を備える。
本発明の設計方法においては、図４に示すように、第２の領域１６０においては、プリント基板１２４の内部の配線層１２６を導電体基準面として、配線のキャパシタンスおよびインダクタンスを求め、その結果から第２の領域１６０における特性インピーダンスを計算する。一方、第１の領域１５０においては、プリント基板１２４の内部の配線層１２６を導電体基準面とした配線のキャパシタンスおよびインダクタンス、ならびに半導体素子１０８を導電体基準面とした配線のキャパシタンスおよびインダクタンスを求め、その結果から第１の領域１５０における特性インピーダンスを計算する。さらに、上述の特性インピーダンスの計算において、第２の領域１６０におけるインターポーザ１０２の中の配線１１０の断面形状と、第１の領域１５０におけるインターポーザ１０２の中の配線１１０の断面形状が異なることにより、第１の領域１５０における特性インピーダンスと第２の領域１６０における特性インピーダンスを実質的に等しくする。
図５は、半導体装置１００の設計方法を示すフロー図である。最初に、半導体装置の構造情報、半導体装置を構成する材料の物性値を取得する（Ｓ１０１）。具体的には、半導体装置の構造情報としては、層毎の厚さ、マウント材の厚さ、半田ボール高さ、プリント基板内部の電源／グランド層の位置等である。また、半導体装置を構成する材料物性値としては、各材料の比誘電率の値である。
次に、第２の領域１６０において、配線の幅や厚みといった断面形状を変えて、前記プリント基板の内部の配線層を導電体基準面として、配線のキャパシタンスおよびインダクタンスを求める。キャパシタンスおよびインダクタンスの算出にあたっては、（数２）、（数３）を用いる。その結果を用いて、配線のそれぞれの断面形状に対し、（数４）を用いて、第２の領域における特性インピーダンスを何通りか計算する（Ｓ１０２）。
続いて、第２の領域１６０における特性インピーダンスが所望の値になるよう、ステップＳ１０２の計算結果から、第２の領域における配線の断面形状を選択する（Ｓ１０３）。所望の値とは、例えば、半導体素子１０８の入力／出力インピーダンスに実質的に等しい値とすることができる。
次に、第１の領域１５０において、配線の幅や厚みといった断面形状を変えて、プリント基板の内部の配線層を導電体基準面として、配線のキャパシタンスおよびインダクタンスを求める。キャパシタンスおよびインダクタンスの算出にあたっては、（数２）、（数３）を用いる。その結果を用いて、配線のそれぞれの断面形状に対し、（数４）を用いて、第１の領域における特性インピーダンスを何通りか計算する（Ｓ１０４）。
続いて、第１の領域１５０における特性インピーダンスが所望の値になるよう、ステップＳ１０４の計算結果から、第１の領域における配線の断面形状を選択する（Ｓ１０５）。所望の値とは、ステップＳ１０３で選択した値と実質的に等しい値とすることができる。つまり、第１の領域における配線の特性インピーダンスと第２の領域における配線の特性インピーダンスを実質的に等しくすることができる。
本明細書において、「特性インピーダンスが実質的に等しい」とは±１０％以内、より好ましくは±５％以内で等しいことを意味する。特性インピーダンスの違いが、この範囲内であれば、信号の波形歪みや反射の影響を十分になくすことができる。また、製造プロセスのばらつきも、この範囲内での製造管理が可能である。
上述の設計フローを用いた半導体装置１００の設計結果の一例を表１に示す。計算においては、ｈ１＝２４０μｍ、ｈ２＝７０μｍ、インターポーザおよびプリント基板を構成する絶縁体の比誘電率を４．７、マウント材およびソルダーレジストの比誘電率を３．０とした。
Figure 2009088063
比較例１では、第１の領域と第２の領域で、配線の幅、厚みとも等しい。この場合、特性インピーダンスは、配線の上部に半導体素子がない第２の領域で５６Ωであるのに対し、配線上部に半導体素子を有する第１の領域では３５Ωと４割近く低くなっている。比較例２も比較例１と同様に、第１の領域と第２の領域で、配線の幅、厚みとも等しい構成であるが、配線の幅を第１の領域と第２の領域とも４０μｍと狭くした。この場合、特性インピーダンスは、配線の上部に半導体素子がない第２の領域で９８Ωであるのに対し、配線上部に半導体素子を有する第１の領域では８４Ωと約１５％低くなっている。これに対し、比較例３では、第２の領域の配線の幅２７０μｍに対し、第１の領域の配線の幅を８０μｍと狭くすることで、特性インピーダンスは第１の領域、第２の領域とも約６０Ω程度となり、実質的に等しくすることができる。
次に、本実施形態の効果を説明する。本実施形態においては、インターポーザ１０２の中の配線１１０の断面形状が、第１の領域１５０と第２の領域１６０で異なる。具体的には、第１の領域における配線１１０の幅が、第２の領域における配線１１０の幅よりも狭い。これにより、第１の領域における特性インピーダンスと、第２の領域における特性インピーダンスを実質的に等しくしている。したがって、配線１１０を通る信号波形の歪や反射を低減することができる。さらに、信号の反射やノイズの低減により、半導体素子１０８に安定した所望の信号が入力可能である。
本実施形態において、半導体素子１０８は、ロジック回路の機能を有するＬＳＩとしている。ロジック回路の機能を有するＬＳＩは、高速動作が要求されるため、特性インピーダンスの違いによる信号の反射の影響が特に大きい。したがって、配線全体に渡り特性インピーダンスの整合をとることができる本発明の半導体装置は、ロジック回路機能を有するＬＳＩを搭載した場合には、特に優れた効果を奏する。
本実施形態においては、チップ容量やチップ抵抗などの受動部品を追加することなく、インターポーザ内部の配線全体に渡りインピーダンス整合をとることができる。したがって、インターポーザ１０２の構造が従来よりも単純化され、インターポーザ１０２の大型化、複雑化を抑えることができる。さらに、受動部品を搭載するための新規設備投資が不要となり、既存の設備での製造が可能であるため、製造コストの低減をすることができる。
さらに、本実施形態においては、インターポーザ１０２の第１の領域における配線幅を細くできることに伴い、様々な効果を奏する。第一に、該領域における隣接配線とのクロストークノイズを低減することができる。
第二に、インターポーザ１０２の半導体素子が搭載される側の面の中央部の配線収容力が向上する。つまり、従来はインターポーザの内部に配置されていた配線をインターポーザ１０２の最表面の層に配置することが可能となる。その結果、インターポーザ内部の電源層や接地層を配線層全面に形成することができるため、半導体装置１００の安定動作が可能となる。
第三に、インターポーザ１０２の半導体素子が搭載される側の面の中央部の配線収容力が向上し、インターポーザの内部に配置されていた配線をインターポーザ１０２の最表面の層に配置することが可能となる。その結果、インターポーザ１０２の最表面の層における配線の粗密をなくし、配線密度が均一にすることができる。これにより、インターポーザ製造時の平坦化工程において、エロージョンやディッシング等による表面の凹凸の発生を抑制することができる。
言うまでもなく、上述した配線幅を従来に比べ細くできることに伴う効果は、半導体素子の面積が大きい場合に特に顕著である。
（第２実施形態）
図６は、第２実施形態の半導体装置２００の構成を示す平面図である。また、図７（ａ）は、図６に示した半導体装置２００のＢ１−Ｂ１‘に沿った断面図である。図７（ｂ）は、図６に示した半導体装置２００のＢ２−Ｂ２’に沿った断面における配線付近の拡大図である。図７（ｃ）は、図６に示した半導体装置２００のＢ３−Ｂ３’に沿った断面における配線付近の拡大図である。なお、図６では、モールド樹脂１２０を不図示とした。半導体装置２００においては、配線１１０と隣接する配線２１０を配置し、差動信号を伝送している点で半導体装置１００と異なる。
差動信号を用いた半導体装置２００の設計例を表２に示す。比較例４では、第１の領域と第２の領域で、配線の幅、厚みとも等しくなっている。この場合、特性インピーダンスは第２の領域で１０７Ωであるのに対し、第１の領域では９４Ωと１０％以上低くなっている。これに対して比較例５では、第１の領域の配線の幅を８０μｍから５０μｍに狭くしている。その結果、特性インピーダンスは第２の領域の１０７Ωに対し、第１の領域では１１３Ωとなり、実質的に等しくすることができる。このように、本発明の半導体装置および設計方法は、作動信号を扱う配線を用いる場合にも有効である。
Figure 2009088063
 （第３実施形態）
第１実施形態に記載の半導体装置１００において、配線１１０は第１の領域１５０と第２の領域１６０で同じ層に設けられていたが、インターポーザ内部の第１の領域の配線は第２の領域の配線と異なる層に設けられていてもよい。図８は、本発明による半導体装置３００の第３実施形態を示す断面図である。本実施形態における平面図は、第１の実施形態と同様でなので、図１で代用する。図８（ａ）は、図１のＡ１−Ａ１‘に沿った断面図である。図８（ｂ）は、図１のＡ２−Ａ２’に沿った断面における配線付近の拡大図である。図８（ｃ）は、図１のＡ３−Ａ３’に沿った断面における配線付近の拡大図である。
本実施形態では、インターポーザ１０２は４層の配線層を有し、インターポーザ１０２の半導体素子１０８が搭載されている側の面から各配線層をＬ１、Ｌ２、Ｌ３、Ｌ４とする。第２の領域１６０においては、配線１１０は配線層Ｌ１に設けられている。一方、第１の領域１５０においては、配線１１０は配線層Ｌ２に設けられている。つまり、第１の領域１５０における半導体素子１０８と配線１１０の距離が、第１実施形態よりも大きい。さらに、第１の領域１５０における配線１１０の幅も狭くなっている。これにより、第１の領域１５０における半導体素子１０８の配線への影響が低減されるため、配線１１０の幅を第１実施形態の半導体装置よりも広くすることができる。したがって、配線の幅が狭くなることによる配線の電気抵抗の上昇を抑えつつ、第１の領域と第２の領域の特性インピーダンスの整合をとることができる。
表３に本実施形態の半導体装置３００の設計結果の一例を示す。計算では、第１の領域においてｈ１＝１８５μｍ、ｈ２＝１２５μｍ、第２の領域においては、第１実施形態と同様にｈ１＝２４０μｍ、ｈ２＝７０μｍとした。それ以外は、第１実施形態と同様とした。
比較例８において、第１の領域における配線の幅が８５μｍと、比較例３よりも広い配線の幅であっても、特性インピーダンスを実質的に等しくなっている。
Figure 2009088063
 （第４実施形態）
第１実施形態に記載の半導体装置において、配線１１０の断面形状は配線の幅により変えたが、断面形状は配線の厚みにより変えてもよい。図９は、第４実施形態の半導体装置の構成を示す平面図である。また、図１０（ａ）は、図９に示した半導体装置のＣ１−Ｃ１‘に沿った断面図である。図１０（ｂ）は、図９に示した半導体装置のＣ２−Ｃ２’に沿った断面における配線付近の拡大図である。図１０（ｃ）は、図９に示した半導体装置のＣ３−Ｃ３’に沿った断面における配線付近の拡大図である。なお、図９では、モールド樹脂１２０を不図示とした。
本実施形態の半導体装置では、配線の幅は第１の領域と第２の領域で同じであるが、第１の領域において配線の厚みを薄くすることにより配線の断面形状を変えている。さらに、配線の下面は、前記第１の領域と第２の領域で、同一平面上にある。これにより、第１の領域において半導体素子１０８と配線１１０の距離が大きくなっているため、半導体素子１０８の配線１１０への影響を低減することができる。したがって、第１の領域と第２の領域で配線の特性インピーダンスを実質的に等しくすることができる。
本発明による半導体装置は、上記実施形態に限定されるものではなく、様々な変形が可能である。例えば、上記実施形態ではインターポーザ１０２上にひとつの半導体素子が搭載された例を示したが、複数の半導体素子が搭載されていてもよい。
図１１は、半導体素子が複数搭載された場合の半導体装置の構成を示す平面図である。また、図１２は、図１２に示した半導体装置のＤ１−Ｄ１‘に沿った断面図である。なお、配線の延在方向と垂直な方向の断面図は、実施形態１と同様であるため、図示を省略した。半導体装置５００は半導体素子１０８と半導体素子５０８をインターポーザ１０２上に搭載している。本実施形態において、半導体素子１０８はロジック回路の機能を有するＬＳＩであり、半導体素子５０８は汎用メモリ回路の機能を有するＬＳＩである。また、本実施形態では、平面視で、半導体装置１０８および半導体装置５０８と重なる領域が第1の領域１５０となり、それ以外の領域が第２の領域となる。第1の領域１５０において配線１１０の断面形状が、第２の領域１６０と異なっている。具体的には、第1の領域１５０における配線幅が、第2の領域１６０における配線幅よりも狭い。
図１１および図１２の半導体装置５００は、ＳｉＰ（Ｓｙｓｔｅｍ ｉｎ Ｐａｃｋａｇｅ）構造を持つ。半導体ＳｉＰ構造の場合、半導体素子の下部を配線領域として使用することが多いため、本発明の半導体装置および設計方法は有効な手段となる。同様に、半導体素子の下部を配線領域として使用することが多いＥＭＣ（Ｅｌｅｃｔｒｏ−Ｍａｇｎｅｔｉｃ Ｃｏｏｍｐａｔｉｂｉｌｉｔｙ）を考慮した設計においても、本発明は有効な手段である。
また、上述の実施形態では、配線１１０が平面視で半導体素子１０８を横切っている例を示したが、配線１１０は平面視で半導体素子１０８の途中まで延在していてもよい。図１３は、配線１１０が平面視で半導体素子１０８の途中まで延在している半導体装置６００の例である。また、図１４（ａ）は、図１３に示した半導体装置６００のＥ１−Ｅ１‘に沿った断面図である。図１４（ｂ）は、図１３に示した半導体装置６００のＥ２−Ｅ２’に沿った断面における配線付近の拡大図である。図１４（ｃ）は、図１３に示した半導体装置６００のＥ３−Ｅ３’に沿った断面における配線付近の拡大図である。なお、図１３では、モールド樹脂１２０を不図示とした。
半導体装置６００では、配線１１０は第１の領域１５０の途中まで延在し、貫通電極６１６によって、下層の配線６１０に接続される。配線６１０は配線１１０の直下に配置されており、第２の領域１６０まで延在して半田ボールに接続される。このような配線レイアウトの場合でも、第１の領域１５０における配線１１０および配線６１０の幅を狭くすることで、配線の全体に渡り、特性インピーダンスを整合させることができる。
また、配線１１０の断面形状のみで特性インピーダンスの整合が困難な場合には、半導体素子１０８をインターポーザ上に搭載するマウント材１１２の厚みを変えることにより、半導体素子１０８と配線１１０との距離を変えて、特性インピーダンスを整合させてもよい。この構成は、第１の領域における配線１１０の幅を狭くしすぎると、配線の電気抵抗の上昇が問題となる場合に有効である。つまり、第１の領域１５０における配線１１０の幅は電気抵抗の上昇が問題にならない程度に狭くしておき、マウント材１１２の厚みを厚くすることで、半導体素子１０８と配線１１０との距離を大きくして、配線１１０の全体に渡り、特性インピーダンスを整合させることができる。
また、上記の実施形態では、マウント材１１２は絶縁性材料としたが、Ａｇペーストのような導電性材料を用いてもよい。この場合には、マウント材が導電体基準面として作用する。
さらに、上記実施形態においては、半導体素子１０８がマウント材１１２を介してインターポーザ１０２上に搭載された半導体装置を例示したが、半導体素子１０８はインターポーザ１０２上にフリップチップ接続されていてもよい。図１５は、半導体素子がフリップチップ接続された場合の半導体装置８００の構成を示す平面図である。また、図１６は、図１６に示した半導体装置のＦ１−Ｆ１‘に沿った断面図である。なお、配線の延在方向と垂直な方向の断面図は、実施形態３と同様であるため、図示を省略した。半導体装置７００においては、半導体素子１０８が半田バンプ７１０を介してフリップチップ接続されている。半導体装置７００においても、第１の領域１５０における配線１１０の幅を狭くすることで、配線１１０の全体に渡り、特性インピーダンスを整合させることができる。
また、上記実施形態の半導体装置において、半導体素子１０８はインターポーザ１０２上に搭載された例を示したが、半導体素子１０８はインターポーザ１０２の内部に埋め込まれていてもよい。この場合、インターポーザ１０２の中の配線１１０と半導体素子１０８の距離が近くなるため、本発明の半導体装置および設計方法は極めて有効である。
また、上記実施形態の半導体装置においては、配線１１０の幅または厚みの一方のみを変えることで、配線１１０の断面形状を変えた例を示したが、配線の１１０の幅および厚みの両方を同時に変えてもよい。
さらに、上記実施形態の半導体装置の設計方法においては、プリント基板１２４の内部の接地層を導電体基準面とした例を示したが、導電体基準面は固定電位を有する導電体であればよいため、プリント基板の内部の電源層を導電体基準面としてもよい。また、インターポーザ１０２の内部に固定電位を有する配線層、すなわち接地層または電源層を有する場合には、インターポーザ１０２の内部の配線層を導電体基準面としてもよい。
本発明による半導体装置の第１実施形態を示す平面図である。 本発明による半導体装置の第１実施形態を示す断面図である。 本発明による半導体装置の第１実施形態の設計方法を説明する図である。 本発明による半導体装置の第１実施形態の設計方法を説明する図である。 本発明による半導体装置の第１実施形態の設計方法を示すフロー図である。 本発明による半導体装置の第２実施形態を示す平面図である。 本発明による半導体装置の第２実施形態を示す平面図である。 本発明による半導体装置の第３実施形態を示す断面図である。 本発明による半導体装置の第４実施形態を示す平面図である。 本発明による半導体装置の第４実施形態を示す断面図である。 実施形態の変形例を示す断面図である。 実施形態の変形例を示す平面図である。 実施形態の変形例を示す断面図である。 実施形態の変形例を示す平面図である。 実施形態の変形例を示す断面図である。 実施形態の変形例を示す平面図である。 従来の半導体装置の平面図である。 従来の半導体装置の断面図である。
符号の説明
１００ 半導体装置
１０２ インターポーザ
１０４ 絶縁層
１０６ ソルダーレジスト
１０８ 半導体素子
１１０ 配線
１１２ マウント材
１１４ ワイヤー
１１６ 貫通電極
１１８ 半田ボール
１２０ 樹脂
１２２ 開口
１２４ プリント基板
１５０ 第１の領域
１６０ 第２の領域

Claims (12)

  1. インターポーザと、前記インターポーザに搭載された半導体素子と、を有する半導体装置において、
    平面視で、前記インターポーザは、前記半導体素子と重なる第１の領域と、前記第１の領域を除く第２の領域とからなり、前記インターポーザは、その内部に前記第１の領域および第２の領域に跨って形成された少なくともひとつの配線を有し、
    前記インターポーザの中の前記配線の断面形状が、前記第1の領域と前記第２の領域において異なることを特徴とする半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記配線の前記第1の領域における特性インピーダンスは、前記配線の前記第２の領域における特性インピーダンスと実質的に等しいことを特徴とする半導体装置。
  3. 請求項１または２に記載の半導体装置において、
    前記配線の前記第1の領域における幅は、前記配線の前記第２の領域における幅よりも狭いことを特徴とする半導体装置。
  4. 請求項１乃至３いずれかに記載の半導体装置において、
    前記配線の前記第1の領域における厚みは、前記配線の前記第２の領域における厚みよりも薄いことを特徴とする半導体装置。
  5. 請求項４に記載の半導体装置において、
    前記配線の下面は、前記第１の領域と第２の領域で、同一平面上にある半導体装置。
  6. 請求項１乃至５いずれかに記載の半導体装置において、
    前記インターポーザは複数の配線層を含み、
    前記配線は、前記第１の領域と前記第２の領域で、異なる配線層に設けられている半導体装置。
  7. 請求項１乃至６いずれかに記載の半導体装置において、
    前記半導体素子は前記インターポーザに、ソルダーレジストおよびマウント材を介して搭載されている半導体装置。
  8. 請求項１乃至８いずれかに記載の半導体装置において、前記インターポーザが実装されたプリント基板をさらに備える半導体装置。
  9. 請求項１乃至８いずれか記載の半導体装置において、
    前記半導体素子は、ロジック回路の機能を含むＬＳＩである半導体装置。
  10. 半導体素子を搭載したインターポーザと、前記インターポーザを実装したプリント配線基板からなる半導体装置の設計方法であって、
    平面視で、前記インターポーザは、前記半導体素子と重なる第１の領域と、前記第１の領域を除く第２の領域とからなり、前記インターポーザは、その内部に前記第１の領域および第２の領域に跨って形成された少なくともひとつの配線を有し、
    前記第２の領域において、前記プリント基板または前記インターポーザの内部の配線層を導電体基準面とした前記配線のキャパシタンスおよびインダクタンスを求めることにより、前記配線の第２の領域における特性インピーダンスを計算し、
    前記第１の領域において、前記プリント基板または前記インターポーザの内部の配線層を導電体基準面とした前記配線のキャパシタンスおよびインダクタンス、ならびに前記半導体素子の前記インターポーザと向かい合う面を導電体基準面とした前記配線のキャパシタンスおよびインダクタンスを求めることにより、前記配線の第１の領域における特性インピーダンスを計算し、
    前記第２の領域における前記インターポーザの中の前記配線の断面形状と、前記第1の領域における前記インターポーザの中の前記配線の断面形状が異なることにより、前記第１の領域における特性インピーダンスと前記第２の領域における特性インピーダンスを実質的に等しくすることを特徴とする半導体装置の設計方法。
  11. 請求項１０に記載の半導体装置の設計方法であって、
    前記プリント基板または前記インターポーザの内部の配線層は、接地層である半導体装置の設計方法。
  12. 請求項１０に記載の半導体装置の設計方法であって、
    前記プリント基板または前記インターポーザの内部の配線層は、電源層である半導体装置の設計方法。
JP2007253155A 2007-09-28 2007-09-28 半導体装置およびその設計方法 Expired - Fee Related JP5051836B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007253155A JP5051836B2 (ja) 2007-09-28 2007-09-28 半導体装置およびその設計方法
US12/232,889 US8089004B2 (en) 2007-09-28 2008-09-25 Semiconductor device including wiring excellent in impedance matching, and method for designing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007253155A JP5051836B2 (ja) 2007-09-28 2007-09-28 半導体装置およびその設計方法

Publications (2)

Publication Number Publication Date
JP2009088063A true JP2009088063A (ja) 2009-04-23
JP5051836B2 JP5051836B2 (ja) 2012-10-17

Family

ID=40506901

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007253155A Expired - Fee Related JP5051836B2 (ja) 2007-09-28 2007-09-28 半導体装置およびその設計方法

Country Status (2)

Country Link
US (1) US8089004B2 (ja)
JP (1) JP5051836B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009246317A (ja) * 2008-04-01 2009-10-22 Nec Electronics Corp 半導体装置および配線基板
US8453095B2 (en) * 2011-07-06 2013-05-28 Taiwan Semiconductor Manufacturing Co., Ltd. Systems and methods for creating frequency-dependent netlist
US8745559B2 (en) 2011-07-06 2014-06-03 Taiwan Semiconductor Manufacturing Co., Ltd. Systems and methods for creating frequency-dependent netlist
KR20130064477A (ko) * 2011-12-08 2013-06-18 삼성전자주식회사 단층 배선 패턴을 포함하는 인쇄회로기판
JP2021182567A (ja) * 2018-08-09 2021-11-25 ソニーセミコンダクタソリューションズ株式会社 半導体集積回路および電子機器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10242716A (ja) * 1997-02-27 1998-09-11 Kyocera Corp 高周波用入出力端子ならびにそれを用いた高周波用半導体素子収納用パッケージ
JP2001127192A (ja) * 1999-10-27 2001-05-11 Kyocera Corp 半導体素子搭載用基板
JP2001203300A (ja) * 2000-01-18 2001-07-27 Matsushita Electric Ind Co Ltd 配線用基板と半導体装置および配線用基板の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07106759A (ja) 1993-09-30 1995-04-21 Sony Corp 薄膜多層基板
JP3548022B2 (ja) 1998-12-03 2004-07-28 三洋電機株式会社 半導体装置
US6366467B1 (en) * 2000-03-31 2002-04-02 Intel Corporation Dual-socket interposer and method of fabrication therefor
US7110263B2 (en) * 2004-03-09 2006-09-19 Intel Corporation Reference slots for signal traces
US7750434B2 (en) * 2005-01-31 2010-07-06 Sanyo Electric Co., Ltd. Circuit substrate structure and circuit apparatus
JP2007335607A (ja) * 2006-06-14 2007-12-27 Sharp Corp Ｉｃチップ実装パッケージ、及びこれを用いた画像表示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10242716A (ja) * 1997-02-27 1998-09-11 Kyocera Corp 高周波用入出力端子ならびにそれを用いた高周波用半導体素子収納用パッケージ
JP2001127192A (ja) * 1999-10-27 2001-05-11 Kyocera Corp 半導体素子搭載用基板
JP2001203300A (ja) * 2000-01-18 2001-07-27 Matsushita Electric Ind Co Ltd 配線用基板と半導体装置および配線用基板の製造方法

Also Published As

Publication number Publication date
JP5051836B2 (ja) 2012-10-17
US20090084592A1 (en) 2009-04-02
US8089004B2 (en) 2012-01-03

Similar Documents

Publication Publication Date Title
JP6000317B2 (ja) 半導体装置
US7531751B2 (en) Method and system for an improved package substrate for use with a semiconductor package
JP4848490B2 (ja) 伝送線路及びこれを有する配線基板並びに半導体装置
JP5172341B2 (ja) 基板アッセンブリ、多層回路板アッセンブリ、ボール・グリッド・アレーパッケージ、電子アッセンブリ、基板アッセンブリ内の寄生容量を最小にする方法および基板アッセンブリを製造する方法
US20070158797A1 (en) Circuit board and electronic assembly
JP5891585B2 (ja) 半導体装置及び配線基板
JP3368870B2 (ja) パッケージ基板及びこれを備えた半導体装置
JP5051836B2 (ja) 半導体装置およびその設計方法
US8547681B2 (en) Decoupling capacitor
US20070194434A1 (en) Differential signal transmission structure, wiring board, and chip package
JP4659087B2 (ja) 差動平衡信号伝送基板
US20090128993A1 (en) Multi-tier capacitor structure, fabrication method thereof and semiconductor substrate employing the same
US20080283286A1 (en) Printed circuit board
JP4927993B2 (ja) 複合配線基板
JP2001203300A (ja) 配線用基板と半導体装置および配線用基板の製造方法
US8728874B2 (en) Method and apparatus for low inductive design pattern
CN107360663B (zh) 可选择对应接地层的电路板结构
WO2015040727A1 (ja) 半導体集積回路装置
US8049340B2 (en) Device for avoiding parasitic capacitance in an integrated circuit package
JP2005327903A (ja) 半導体装置
US6969912B2 (en) Embedded microelectronic capacitor incorporating ground shielding layers and method for fabrication
JP5739363B2 (ja) 配線基板
JP2009246317A (ja) 半導体装置および配線基板
JP2007129122A (ja) 半導体装置
KR100601484B1 (ko) 하이브리드 플립칩 패키지 기판 및 그 제조방법

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20100426

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100517

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120529

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120629

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120718

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120720

R150 Certificate of patent or registration of utility model

Ref document number: 5051836

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150803

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees