CN107360663B - 可选择对应接地层的电路板结构 - Google Patents
可选择对应接地层的电路板结构 Download PDFInfo
- Publication number
- CN107360663B CN107360663B CN201610769356.0A CN201610769356A CN107360663B CN 107360663 B CN107360663 B CN 107360663B CN 201610769356 A CN201610769356 A CN 201610769356A CN 107360663 B CN107360663 B CN 107360663B
- Authority
- CN
- China
- Prior art keywords
- conductive lines
- group
- layer
- circuit board
- ground
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000463 material Substances 0.000 claims description 18
- 239000000758 substrate Substances 0.000 claims description 15
- 239000000945 filler Substances 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 7
- 239000004642 Polyimide Substances 0.000 claims description 5
- 229920000139 polyethylene terephthalate Polymers 0.000 claims description 5
- 239000005020 polyethylene terephthalate Substances 0.000 claims description 5
- 229920001721 polyimide Polymers 0.000 claims description 5
- 239000003365 glass fiber Substances 0.000 claims description 3
- -1 polyethylene terephthalate Polymers 0.000 claims description 3
- 239000003822 epoxy resin Substances 0.000 claims description 2
- 229920000647 polyepoxide Polymers 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 79
- 238000004519 manufacturing process Methods 0.000 description 6
- 230000008054 signal transmission Effects 0.000 description 6
- 239000004020 conductor Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/0245—Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
- H05K1/0253—Impedance adaptations of transmission lines by special lay-out of power planes, e.g. providing openings
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0313—Organic insulating material
- H05K1/032—Organic insulating material consisting of one material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
- H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
- H05K1/0224—Patterned shielding planes, ground planes or power planes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/024—Dielectric details, e.g. changing the dielectric material around a transmission line
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/0929—Conductive planes
- H05K2201/093—Layout of power planes, ground planes or power supply conductors, e.g. having special clearance holes therein
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/0929—Conductive planes
- H05K2201/09336—Signal conductors in same plane as power plane
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Structure Of Printed Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
一种可选择对应接地层的电路板结构,包括一第一接地层与至少一第二接地层,一介电层介于该第一接地层与该第二接地层之间,使该第一接地层与该第二接地层之间维持一接地层高度差h。该第一接地层在沿着该第二类群导线的该布线路径形成一镂空区。该电路板所布设的多条导线选择性地区分为一第一类群导线与一第二类群导线,其中该第一类群导线对应耦合至该第一接地层,而该第二类群导线通过该镂空区对应耦合至该第二接地层。
Description
技术领域
本发明关于一种电路板结构的设计,特别是指一种可选择对应接地层的电路板结构。
背景技术
在现今使用的各种电子装置中,由于信号线传输数据量越来越大,因此所需要的信号传输线数量不但越来越多,传输信号的频率也越来越高。
在高频信号传输的技术中,主要是以两条成对的高频信号线组成一差模信号对,传送振幅相等、相位相反的信号。虽然高频信号传输的技术可以大大地改善信号传送可能发生的问题,但若设计不良,则在实际应用时,往往会有信号反射、电磁波发散、信号传送接收漏失、信号波形变形等问题。
特别是在软性电路板的基板厚度薄的状况下,这些信号传送的问题会较为严重。会造成这些问题的原因例如包括:高频信号线在长度延伸方向的特性阻抗匹配不良、高频信号线与地线层多余的杂散电容效应控制不良、连接垫布设区段与地线层多余的杂散电容效应控制不良、高频信号线与连接垫布设区段的特性阻抗不匹配…等。这些问题的发生,往往是因为电路板上所布设的导线在对应耦合于接地层方面的设计不良所造成。
再者,现今使用的电路板为了要因应轻薄短小的电子产品需求,故在电路板的导线布线的线宽尺寸、布线空间方面受到很大的限制。在有限的电路板空间中如何布设精细的导线并解决导线传送信号的品质,即为此业者有待克服的课题。
发明内容
缘此,为了解决上述问题,本发明的一目的即是提供一种可选择对应接地层的电路板结构,本发明将电路板所布设的多条导线选择性地区分为不同类群导线,并对应耦合至不同的接地层,以期提高信号传送的品质,并同时兼顾电路板布线的线宽尺寸、布线空间需求。
本发明为达到上述目的所采用的技术手段是在一电路板结构中包括一第一接地层与至少一第二接地层,一介电层介于该第一接地层与该第二接地层之间,使该第一接地层与该第二接地层之间维持一接地层高度差h。该第一接地层在沿着该第二类群导线的该布线路径形成一镂空区。该电路板所布设的多条导线选择性地区分为一第一类群导线与一第二类群导线,其中该第一类群导线对应耦合至该第一接地层,而该第二类群导线通过该镂空区对应耦合至该第二接地层。
其中,该多条导线中包括差模信号导线、共模信号导线之一。
其中,该第一接地层的该镂空区以一填实层予以填平,该填实层选自于低介电系数材料、高介电系数材料之一。
其中,该基板为聚对苯二甲酸乙二酯(PET)、聚酰亚胺(PI)、玻璃纤维强化环氧树脂(FR4)的材料之一所制成。
其中,该多条导线依据线宽尺寸、布线空间限制而选择性地区分为该第一类群导线与该第二类群导线。
其中,该多条导线依据载送信号的频率及阻抗高低、信号衰减容许度、布线空间而选择性地区分为该第一类群导线与该第二类群导线。
其中,更包括一绝缘层,覆盖在该基板的该线路布设面上及该多条导线;一金属层,形成在该绝缘层上。
其中,该第一接地层更形成有彼此间隔一间距分别以该布线路径延伸的一第三类群导线及一第四类群导线。
在效果方面,本发明可以依据电路板的导线所载送的不同信号(例如频率及阻抗高低、信号衰减容许度、布线空间)而选择性地区分为不同类群导线对应耦合至不同的接地层。
再者,填实层可选自于低介电系数材料、高介电系数材料之一。通过该填实层的适合材料选用,而改变第二类群导线在对应耦合至该第二接地层时的电路特性。
而在结构特性方面,当在设计电路板的布线时,设计者可依据电路板的线宽尺寸、布线空间限制而对应至不同的接地层,可增加电路板的导线布线密度,有效提高空间的利用率。
本发明所采用的具体实施例,将通过以下的实施例及附呈图式作进一步的说明。
附图说明
图1显示本发明第一实施例电路板结构的平面示意图。
图2显示图1中2-2断面的剖视图。
图3显示本发明第二实施例电路板结构在制作时的剖视图一。
图4显示本发明第二实施例电路板结构在制作时的剖视图二。
图5显示本发明第二实施例电路板结构在制作时的剖视图三。
图6显示本发明第三实施例电路板结构在制作时的剖视图一。
图7显示本发明第三实施例电路板结构在制作时的剖视图二。
图8显示本发明第三实施例电路板结构在制作时的剖视图三。
图9显示本发明第四实施例电路板结构在制作时的剖视图一。
图10显示本发明第四实施例电路板结构在制作时的剖视图二。
图11显示本发明第四实施例电路板结构在制作时的剖视图三。
附图标号:
100、100b、100c、100d 可选择对应接地层的电路板结构
1 基板
1a 第一端
1b 第二端
11 线路布设面
12 地线对应面
13 延伸区段
2 第一接地层
21 镂空区
22 填实层
3 导线
31 第一类群导线
32 第二类群导线
4 第二接地层
5 介电层
6 绝缘层
7 金属层
8 内层导线
81 第三类群导线
82 第四类群导线
M1 延伸方向
M2 布线路径
h 接地层高度差
具体实施方式
请参阅图1、图2所示,其显示本发明第一实施例可选择对应接地层的电路板结构的平面示意图,图2显示图1中2-2断面的剖视图。本实施例的可选择对应接地层的电路板结构100包括一基板1,以一延伸方向M1延伸,具有一线路布设面11以及一地线对应面12。该基板1可为聚对苯二甲酸乙二酯(PET)、聚酰亚胺(PI)的软性材料或可为玻璃纤维强化环氧树脂(FR4)的硬质材料之一所制成。
一延伸区段13沿着该延伸方向M1延伸,并在该延伸区段13的第一端1a、第二端1b可分别布设有多个导电接触垫或插接端。一第一接地层2,形成在该基板1的该地线对应面12。
多条导线3,彼此间隔一间距沿着一布线路径M2布设在该线路布设面11。各条导线3可分别通过延伸区段13后而分别选择性地连接第一端1a、第二端1b所布设的导电接触垫或插接端。该多条导线3中可包括有电力线、接地线、信号线,亦可以包括有至少一对成对布设的差模信号线,用以载送差模信号,也可以包括共模信号线用以载送共模信号。
本发明的设计中,该多条导线3选择性地区分为一第一类群导线31与一第二类群导线32,分别以该布线路径M2延伸在该基板1的该线路布设面11。第一类群导线31与第二类群导线32的区分可依据实际需求载送信号的频率及阻抗高低、信号衰减容许度、布线空间而选择性地予以区分为不同类群的导线。
一第二接地层4,位在该第一接地层2的下方并对应于该第一接地层2,且该第二接地层4与该第一接地层2之间具有一接地层高度差h。
一介电层5,介于该第一接地层2与该第二接地层4之间,使该第一接地层2与该第二接地层4之间维持该接地层高度差h。一绝缘层6覆盖在该基板1与该多条导线3。
本发明设计中,第一接地层2在对应于第二类群导线32的位置处且沿着该第二类群导线32的该布线路径M2形成至少一镂空区21。如此,使得多条导线3中的第一类群导线31对应耦合至该第一接地层2,但第二类群导线32则通过该镂空区21而对应耦合至该第二接地层4。
通过本发明的上述设计,可以依据电路板的导线所载送的不同信号的频率及阻抗高低、信号衰减容许度而对应耦合至不同的接地层。例如,若第一类群导线31所载送的信号为高频低阻抗信号线而第二类群导线32所载送的信号为高频高阻抗信号线为例,由于第一类群导线31对应耦合至第一接地层2,而第二类群导线32对应耦合至该第二接地层4,故在电路特性方面,可提供不同的阻抗控制,进而确保信号传送的品质。
再者,填实层22可选自于低介电系数材料,也可以选自于高介电系数材料。通过该填实层22的适合材料选用,而改变第二类群导线32在对应耦合至该第二接地层4时的电路特性。
而在结构特性方面,当在设计电路板的布线时,设计者可依据电路板的线宽尺寸、布线空间限制而对应至不同的接地层。
图3-图5显示本发明第二实施例可选择对应接地层的电路板结构100a在制作时的序列剖视图。本实施例的组成构件与第一实施例大致相同,故相同元件乃标示相同的元件编号,以资对应。如图3所示,一第一接地层2形成在一基板1的地线对应面12,而多条导线3彼此间隔一间距布设在基板1的线路布设面11。该多条导线3亦选择性地区分为一第一类群导线31与一第二类群导线32。第一接地层2在对应于第二类群导线32的位置处形成至少一镂空区21。
镂空区21中可以一填实层22予以填平(如图4所示)。该填实层22选自于低介电系数材料、高介电系数材料之一。
在完成镂空区21的填实层22后,即以一介电层5覆盖该第一接地层2与填实层22的底面,最后再于介电层5的底面形成第二接地层4(如图5所示)。
图6-图8显示本发明第三实施例可选择对应接地层的电路板结构100b在制作时的序列剖视图。本实施例的结构与前述图2所示的第一实施例的结构大致相同,其差异在于第一接地层2更形成有彼此间隔一间距的内层导线8,且该内层导线8可区分为一第三类群导线81及一第四类群导线82,且在绝缘层6上形成有一金属层7。金属层7可作为一接地层或屏蔽层。在此结构中,第三类群导线81与第四类群导线82亦可依阻抗的需要而分别耦合对应于不同的接地层,且更可增加电路板的导线布线密度,有效提高空间的利用率。
图9-图11显示本发明第四实施例可选择对应接地层的电路板结构100c在制作时的序列剖视图。本实施例的结构与前述图3-5所示的第二实施例的结构大致相同,其差异在于第一接地层2更形成有彼此间隔一间距的内层导线8,且该内层导线8可区分为一第三类群导线81及一第四类群导线82。镂空区21中可以一填实层22予以填平。该填实层22可选自于低介电系数材料、高介电系数材料之一。在绝缘层6上形成有一金属层7。金属层7可作为一接地层或屏蔽层。
在此结构中,第三类群导线81与第四类群导线82亦可依实际需要而分别耦合对应于不同的接地层,且更可增加电路板的导线布线密度,有效提高空间的利用率。
以上实施例是以单层板作为较佳实施例说明,本发明亦可应用在多层板或多层板结合跳线的结构。
以上实施例仅为例示性说明本发明的结构设计,而非用于限制本发明。任何本领域技术人员均可在本发明的结构设计及精神下,对上述实施例进行修改及变化,这些改变仍属本发明的精神及以下所界定的专利范围中。因此本发明的权利保护范围应如权利要求所列。
Claims (8)
1.一种可选择对应接地层的电路板结构,包括:
一基板,以一延伸方向延伸,具有一线路布设面以及一地线对应面;
一第一接地层,形成在该基板的该地线对应面;
多条导线,彼此间隔一间距布设在该线路布设面,该多条导线选择性地区分为一第一类群导线与一第二类群导线,分别以一布线路径延伸在该基板的该线路布设面;
一第二接地层,位在该第一接地层的下方并对应于该第一接地层;
一介电层,介于该第一接地层与该第二接地层之间,使该第一接地层与该第二接地层之间形成一接地层高度差;
其特征在于:
该多条导线中的该第一类群导线对应耦合至该第一接地层,该第二类群导线对应耦合至该第二接地层,而该第一接地层在沿着该第二类群导线的该布线路径形成至少一镂空区,使得该第二类群导线经由该至少一镂空区对应耦合至该第二接地层;
其中,该多条导线依据线宽尺寸、布线空间限制、载送信号的频率、阻抗高低、信号衰减容许度中的至少一项,而选择性地区分为该第一类群导线与该第二类群导线。
2.如权利要求1所述的可选择对应接地层的电路板结构,其特征在于,该多条导线中包括差模信号导线、共模信号导线之一。
3.如权利要求1所述的可选择对应接地层的电路板结构,其特征在于,该第一接地层的该镂空区以一填实层予以填平。
4.如权利要求3所述的可选择对应接地层的电路板结构,其特征在于,该填实层选自于高介电系数材料、低介电系数材料之一。
5.如权利要求1所述的可选择对应接地层的电路板结构,其特征在于,该第一接地层的该镂空区以该介电层予以填平。
6.如权利要求1所述的可选择对应接地层的电路板结构,其特征在于,该基板为聚对苯二甲酸乙二酯、聚酰亚胺、玻璃纤维强化环氧树脂的材料之一所制成。
7.如权利要求1所述的可选择对应接地层的电路板结构,其特征在于,更包括:
一绝缘层,覆盖在该基板的该线路布设面上及该多条导线;
一金属层,形成在该绝缘层上。
8.如权利要求1所述的可选择对应接地层的电路板结构,其特征在于,该第一接地层更形成有彼此间隔一间距分别以该布线路径延伸的一第三类群导线及一第四类群导线。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW105114348A TWI687136B (zh) | 2016-05-09 | 2016-05-09 | 可選擇對應接地層的電路板結構 |
TW105114348 | 2016-05-09 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN107360663A CN107360663A (zh) | 2017-11-17 |
CN107360663B true CN107360663B (zh) | 2020-01-31 |
Family
ID=60243112
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610769356.0A Active CN107360663B (zh) | 2016-05-09 | 2016-08-30 | 可选择对应接地层的电路板结构 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9913369B2 (zh) |
CN (1) | CN107360663B (zh) |
TW (1) | TWI687136B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWM582282U (zh) * | 2018-10-17 | 2019-08-11 | 大陸商歐品電子(昆山)有限公司 | 電路板及具有該電路板之電連接器 |
KR20220064598A (ko) * | 2020-11-12 | 2022-05-19 | 엘지이노텍 주식회사 | 연성 인쇄회로기판, cof 모듈 및 이를 포함하는 전자디바이스 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20090020203A (ko) * | 2007-08-23 | 2009-02-26 | 이해영 | 연성 인쇄회로 기판 |
CN101640973A (zh) * | 2008-07-31 | 2010-02-03 | 株式会社东芝 | 电子设备、柔性印刷线路板以及制造柔性印刷线路板的方法 |
WO2010103722A1 (ja) * | 2009-03-10 | 2010-09-16 | 住友ベークライト株式会社 | 回路基板 |
US8008580B2 (en) * | 2009-04-13 | 2011-08-30 | Hon Hai Precision Industry Co., Ltd. | Flexible printed circuit board |
CN104378908A (zh) * | 2013-08-12 | 2015-02-25 | 鸿富锦精密工业(深圳)有限公司 | 印刷电路板 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3877132B2 (ja) * | 2000-11-20 | 2007-02-07 | 富士通株式会社 | 多層配線基板及び半導体装置 |
US7145411B1 (en) * | 2002-03-18 | 2006-12-05 | Applied Micro Circuits Corporation | Flexible differential interconnect cable with isolated high frequency electrical transmission line |
US7292452B2 (en) * | 2004-06-10 | 2007-11-06 | Intel Corporation | Reference layer openings |
CN100396166C (zh) * | 2005-04-23 | 2008-06-18 | 鸿富锦精密工业(深圳)有限公司 | 高频信号电路板的改进结构 |
CN101547552B (zh) * | 2008-03-28 | 2011-07-27 | 鸿富锦精密工业(深圳)有限公司 | 印刷电路板 |
-
2016
- 2016-05-09 TW TW105114348A patent/TWI687136B/zh active
- 2016-08-30 CN CN201610769356.0A patent/CN107360663B/zh active Active
-
2017
- 2017-03-06 US US15/450,204 patent/US9913369B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20090020203A (ko) * | 2007-08-23 | 2009-02-26 | 이해영 | 연성 인쇄회로 기판 |
CN101640973A (zh) * | 2008-07-31 | 2010-02-03 | 株式会社东芝 | 电子设备、柔性印刷线路板以及制造柔性印刷线路板的方法 |
WO2010103722A1 (ja) * | 2009-03-10 | 2010-09-16 | 住友ベークライト株式会社 | 回路基板 |
US8008580B2 (en) * | 2009-04-13 | 2011-08-30 | Hon Hai Precision Industry Co., Ltd. | Flexible printed circuit board |
CN104378908A (zh) * | 2013-08-12 | 2015-02-25 | 鸿富锦精密工业(深圳)有限公司 | 印刷电路板 |
Also Published As
Publication number | Publication date |
---|---|
US20170325331A1 (en) | 2017-11-09 |
CN107360663A (zh) | 2017-11-17 |
TW201740774A (zh) | 2017-11-16 |
TWI687136B (zh) | 2020-03-01 |
US9913369B2 (en) | 2018-03-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101176389B (zh) | 阻抗受控过孔结构 | |
JP5194440B2 (ja) | プリント配線基板 | |
US6590466B2 (en) | Circuit board having shielding planes with varied void opening patterns for controlling the impedance and the transmission time of differential transmission lines | |
US7609125B2 (en) | System, device and method for reducing cross-talk in differential signal conductor pairs | |
JP6526069B2 (ja) | 多層基板における信号結合 | |
CN203040005U (zh) | 印制电路板 | |
EP1945010B1 (en) | Multi-layer substrate and electronic device having the same | |
USRE44586E1 (en) | Via structure for improving signal integrity | |
US20100259338A1 (en) | High frequency and wide band impedance matching via | |
US20070152768A1 (en) | Connector with reduced crosstalk | |
US9313890B2 (en) | Attenuation reduction structure for high frequency signal contact pads of circuit board | |
TWI578870B (zh) | Anti - wear and grounding pattern structure of soft circuit board pad area | |
JP4656212B2 (ja) | 接続方法 | |
KR101136423B1 (ko) | 용량성 결합이 감소된 회로기판 어셈블리 | |
CN104602449B (zh) | 用于毫米波电路板的系统和方法 | |
JP2014116574A (ja) | 多層回路基板及び高周波回路モジュール | |
KR20130024703A (ko) | 전자 회로기판 | |
CN111725164B (zh) | 线路结构及芯片封装件 | |
CN107360663B (zh) | 可选择对应接地层的电路板结构 | |
JP4659087B2 (ja) | 差動平衡信号伝送基板 | |
US8227699B2 (en) | Printed circuit board | |
CN105323956A (zh) | 布线基板 | |
JP5051836B2 (ja) | 半導体装置およびその設計方法 | |
US9565750B2 (en) | Wiring board for mounting a semiconductor element | |
JP5981265B2 (ja) | 配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |