KR20220064598A - 연성 인쇄회로기판, cof 모듈 및 이를 포함하는 전자디바이스 - Google Patents
연성 인쇄회로기판, cof 모듈 및 이를 포함하는 전자디바이스 Download PDFInfo
- Publication number
- KR20220064598A KR20220064598A KR1020200150845A KR20200150845A KR20220064598A KR 20220064598 A KR20220064598 A KR 20220064598A KR 1020200150845 A KR1020200150845 A KR 1020200150845A KR 20200150845 A KR20200150845 A KR 20200150845A KR 20220064598 A KR20220064598 A KR 20220064598A
- Authority
- KR
- South Korea
- Prior art keywords
- wiring
- circuit pattern
- region
- unit
- disposed
- Prior art date
Links
- 239000000758 substrate Substances 0.000 claims abstract description 39
- 238000000034 method Methods 0.000 claims abstract description 32
- 238000011161 development Methods 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 48
- 239000010408 film Substances 0.000 description 22
- 239000011241 protective layer Substances 0.000 description 22
- 238000007747 plating Methods 0.000 description 18
- 229910052751 metal Inorganic materials 0.000 description 17
- 239000002184 metal Substances 0.000 description 17
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 13
- 238000013508 migration Methods 0.000 description 11
- 230000005012 migration Effects 0.000 description 11
- 239000011651 chromium Substances 0.000 description 6
- 239000010949 copper Substances 0.000 description 5
- 229910052759 nickel Inorganic materials 0.000 description 5
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 4
- 229910052804 chromium Inorganic materials 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000007772 electroless plating Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000011112 polyethylene naphthalate Substances 0.000 description 1
- -1 polyethylene terephthalate Polymers 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229920005992 thermoplastic resin Polymers 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0277—Bendability or stretchability details
- H05K1/028—Bending or folding regions of flexible printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
- H05K1/0256—Electrical insulation details, e.g. around high voltage areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/4985—Flexible insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/118—Printed elements for providing electric connections to or between printed circuits specially for flexible printed circuits, e.g. using folded portions
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/147—Structural association of two or more printed circuits at least one of the printed circuits being bent or folded, e.g. by using a flexible printed circuit
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0393—Flexible materials
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09218—Conductive traces
- H05K2201/09227—Layout details of a plurality of traces, e.g. escape layout for Ball Grid Array [BGA] mounting
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/09409—Multiple rows of pads, lands, terminals or dummy patterns; Multiple rows of mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10128—Display
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Structure Of Printed Boards (AREA)
Abstract
실시예에 따른 연성 인쇄회로기판은, 기재; 및 상기 기재 상에 배치되는 회로 패턴을 포함하고, 상기 회로 패턴은 복수의 제 1 회로 패턴, 복수의 제 2 회로 패턴 및 복수의 제 3 회로 패턴을 포함하고, 상기 제 3 회로 패턴은 제 3-1 패드부, 제 3-2 패드부 및 상기 제 3-1 패드부와 상기 제 3-2 패드부를 연결하는 제 3 배선부를 포함하고, 복수의 제 3 배선부 사이에는 복수의 제 4 배선부가 배치되고, 상기 제 3 배선부의 선폭은 상기 제 4 배선부의 선폭보다 크고, 상기 제 3 배선부 및 상기 제 3 배선부와 인접하는 상기 제 4 배선부의 간격은 상기 제 4 배선부 사이의 간격보다 크다.
Description
실시예는 연성 인쇄회로기판, COF 모듈 및 이를 포함하는 전자디바이스에 관한 것이다. 자세하게, 상기 연성 인쇄회로기판은 COF용 연성 인쇄회로기판일 수 있다.
최근 다양한 전자 제품이 얇고, 소형화, 경량화되고 있다. 이에 따라, 전자 제품의 좁은 영역에 고밀도로 반도체 칩을 실장하기 위한 다양한 연구가 진행되고 있다.
그 중에서도, COF(Chip On Film) 방식은 플렉서블 기판을 사용하기 때문에, 플렉서블 디스플레이에 적용될 수 있다. 즉, COF 방식은 다양한 웨어러블 전자기기에 적용될 수 있다는 점에서 각광받고 있다. 또한, COF 방식은 미세한 피치를 구현할 수 있기 때문에, 화소수의 증가에 따른 고해상도의 디스플레이를 구현하는데 사용될 수 있다.
COF(Chip On Film)는 반도체 칩을 얇은 필름 형태의 연성 인쇄회로기판에 장착하는 방식이다. 예를 들어, 반도체 칩은 직접회로(Integrated Circuit, IC) 칩 또는 대규모 직접회로(Large Scale Integrated circuit, LSI) 칩일 수 있다.
한편, 상기 연성 인쇄회로기판 상에는 상기 칩과 디스플레이 패널 및 구동 인쇄회로기판을 연결하기 위한 복수의 회로 패턴을 포함할 수 있다. 또한, 상기 복수의 회로 패턴은 상기 디스플레이 패널에 전원을 인가하기 위한 전원인가 회로패턴을 포함할수 있다.
한편, 상기 전원인가 회로 패턴은 본딩을 위해 일정한 폭의 패드부가 요구되며, 이에 따라, 전원인가 회로패턴의 패드부는 다른 패드부보다 더 큰 폭으로 형성될 수 있다.
그러나, 상기 전원인가 회로패턴의 패드부를 형성 후 인접한 다른 회로 패턴방향으로 돌출되거나, 돌출된 부분이 다른 회로 패턴과 접촉되어 쇼트가 발생하는 문제점이 있다.
따라서, 상기와 같은 문제점을 해결할 수 있는 새로운 구조의 연성 인쇄회로기판, COF 모듈 및 이를 포함하는 전자 디바이스가 요구된다,
실시예는 향상된 신뢰성을 가지는 연성 인쇄회로기판, COF 모듈 및 이를 포함하는 전자 디바이스를 제공하고자 한다.
실시예에 따른 연성 인쇄회로기판은, 기재; 및 상기 기재 상에 배치되는 회로 패턴을 포함하고, 상기 회로 패턴은 복수의 제 1 회로 패턴, 복수의 제 2 회로 패턴 및 복수의 제 3 회로 패턴을 포함하고, 상기 제 3 회로 패턴은 제 3-1 패드부, 제 3-2 패드부 및 상기 제 3-1 패드부와 상기 제 3-2 패드부를 연결하는 제 3 배선부를 포함하고, 복수의 제 3 배선부 사이에는 복수의 제 4 배선부가 배치되고, 상기 제 3 배선부의 선폭은 상기 제 4 배선부의 선폭보다 크고, 상기 제 3 배선부 및 상기 제 3 배선부와 인접하는 상기 제 4 배선부의 간격은 상기 제 4 배선부 사이의 간격보다 크다.
실시예에 따른 연성 인쇄회로기판은 인접하는 배선부들의 마이그레이션 또는 인접하는 배선부들의 쇼트를 방지할 수 있다.
자세하게, 복수의 배선부들 중 전원의 인가에 의해 전류 및 전압이 전달되는 제 3 회로 패턴부의 제 3 배선부와 상기 제 3 배선부와 인접하는 제 4 배선부 즉, 더미 배선부와의 마이그레이션 또는 쇼트를 방지할 수 있다.
상기 제 3 배선부는 디스플레이 패널에 전원을 전달하는 배선부로서, 이에 따른 배선부의 크랙을 방지하기 위해 다른 배선부에 비해 상대적으로 큰 선폭으로 형성될 수 있다.
이에 따라, 상기 제 3 배선부가 형성되는 영역의 감광성 필름을 현상하는 공정은 다른 배선부가 형성되는 영역에 비해 현상액의 농도, 세기 등이 더 클 수 있고, 이에 의해 상기 제 3 배선부와 상기 제 4 배선부 사이에 잔류되는 감광성 필름이 일부 또는 전부가 손상될 수 있다.
이에 의해 제 3 배선부와 제 4 배선부 사이의 간격이 좁아져서 제 3 배선부와 제 4 배선부의 마이그레이션이 발생하거나 제 3 배선부와 제 4 배선부가 쇼트될 수 있다.
따라서, 실시예에 따른 연성 인쇄회로기판은 제 3 배선부와 제 4 배선부 사이의 간격으 다른 배선부들 사이의 간격보다 더 크게 즉, 상기 제 3 배선부와 상기 제 4 배선부 사이에 잔류되는 감광성 필름의 폭을 증가시킴으로써, 현상 공정 중 감광성 필름이 손상되는 것을 방지할 수 있다.
이에 따라, 구현하고자 하는 배선부들 사이의 간격을 용이하게 형성할 수 있고, 선폭이 큰 배선부와 선폭이 작은 배선부들 사이에서 마이그레이션 또는 쇼트가 발생하는 것을 방지할 수 있다.
도 1은 실시예에 따른 연성 인쇄회로기판의 상면도를 도시한 도면이다.
도 2는 도 1의 A-A' 영역의 단면도를 도시한 도면이다.
도 3은 도 1의 B-B' 영역의 단면도를 도시한 도면이다.
도 4는 도 1의 C-C' 영역의 단면도를 도시한 도면이다.
도 5는 도 1의 D-D' 영역의 단면도를 도시한 도면이다.
도 6은 도 1의 E 영역의 확대도를 도시한 도면이다.
도 7은 실시예에 따른 연성 인쇄회로기판의 회로 패턴 형성 공정을 설명하기 위한 도면이다.
도 8은 실시예에 따른 COF 모듈의 상면도를 도시한 도면이다.
도 9는 실시예에 따른 연성인쇄회로기판을 포함하는 COF 모듈의 연결관계를 도시한 단면도이다.
도 10 내지 도 12는 실시예에 따른 연성인쇄회로기판을 포함하는 전자 디바이스에 관한 도면이다.
도 2는 도 1의 A-A' 영역의 단면도를 도시한 도면이다.
도 3은 도 1의 B-B' 영역의 단면도를 도시한 도면이다.
도 4는 도 1의 C-C' 영역의 단면도를 도시한 도면이다.
도 5는 도 1의 D-D' 영역의 단면도를 도시한 도면이다.
도 6은 도 1의 E 영역의 확대도를 도시한 도면이다.
도 7은 실시예에 따른 연성 인쇄회로기판의 회로 패턴 형성 공정을 설명하기 위한 도면이다.
도 8은 실시예에 따른 COF 모듈의 상면도를 도시한 도면이다.
도 9는 실시예에 따른 연성인쇄회로기판을 포함하는 COF 모듈의 연결관계를 도시한 단면도이다.
도 10 내지 도 12는 실시예에 따른 연성인쇄회로기판을 포함하는 전자 디바이스에 관한 도면이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다. 다만, 본 발명의 기술 사상은 설명되는 일부 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있고, 본 발명의 기술 사상 범위 내에서라면, 실시예들간 그 구성 요소들 중 하나 이상을 선택적으로 결합, 치환하여 사용할 수 있다.
또한, 본 발명의 실시예에서 사용되는 용어(기술 및 과학적 용어를 포함)는, 명백하게 특별히 정의되어 기술되지 않는 한, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 일반적으로 이해될 수 있는 의미로 해석될 수 있으며, 사전에 정의된 용어와 같이 일반적으로 사용되는 용어들은 관련 기술의 문맥상의 의미를 고려하여 그 의미를 해석할 수 있을 것이다.
또한, 본 발명의 실시예에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함할 수 있고, “A 및(와) B, C중 적어도 하나(또는 한개이상)”로 기재되는 경우 A, B, C로 조합할 수 있는 모든 조합 중 하나이상을 포함할 수 있다.
또한, 본 발명의 실시 예의 구성 요소를 설명하는 데 있어서, 제1, 제2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질이나 차례 또는 순서 등으로 한정되지 않는다.
그리고, 어떤 구성 요소가 다른 구성요소에 '연결', '결합' 또는 '접속'된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결, 결합 또는 접속되는 경우뿐만 아니라, 그 구성 요소와 그 다른 구성요소 사이에 있는 또 다른 구성 요소로 인해 '연결', '결합' 또는 '접속＇되는 경우도 포함할 수 있다.
또한, 각 구성 요소의 " 상(위) 또는 하(아래)"에 형성 또는 배치되는 것으로 기재되는 경우, 상(위) 또는 하(아래)는 두 개의 구성 요소들이 서로 직접 접촉되는 경우뿐만 아니라 하나 이상의 또 다른 구성 요소가 두 개의 구성 요소들 사이에 형성 또는 배치되는 경우도 포함한다.
또한 “상(위) 또는 하(아래)”으로 표현되는 경우 하나의 구성 요소를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
이하, 도면들을 참조하여 실시예에 따른 연성 인쇄회로기판, COF 모듈 및 이를 포함하는 전자 디바이스를 설명한다.
도 1은 실시예에 따른 연성 인쇄회로기판의 상면도를 도시한 도면이다.
도 1을 참조하면, 실시예에 따른 연성 인쇄회로기판(1000)은 기재(100), 상기 기재(100) 상에 배치되는 회로 패턴(210, 220) 및 상기 회로 패턴 상의 보호층(300)을 포함할 수 있다.
상기 기재(100)는 연성 기판을 포함할 수 있다. 예를 들어, 상기 기재(100)는 폴리이미드(polyimide, PI) 기판일 수 있다. 다만, 실시예는 이에 제한되지 않고, 상기 기재(100) 폴리에틸렌 테레프탈레이트(polyethylene terephthalate, PET), 폴리에틸렌 나프탈레이트(polyethylene naphthalate, PEN)와 같은 고분자 물질을 포함할 수 있다. 이에 따라, 상기 기재(100)를 포함하는 연성 인쇄회로기판은 곡선의 디스플레이 장치가 구비된 다양한 전자 디바이스에 사용될 수 있다. 예를 들어, 상기 기재(100)를 포함하는 연성인쇄회로 기판은 플렉서블 특성이 우수함에 따라, 웨어러블 전자 디바이스의 반도체 칩을 실장하는데 적합할 수 있다.
상기 기재(100)는 20㎛ 내지 100㎛의 두께를 가질 수 있다. 예를 들어, 상기 기재(100)는 25㎛ 내지 50㎛의 두께를 가질 수 있다. 예를 들어, 상기 기재(100)는 30㎛ 내지 40㎛의 두께를 가질 수 있다. 상기 기재(100)의 두께가 100㎛ 초과하는 경우 상기 연성 인쇄회로기판의 전체적인 두께가 증가할 수 있고, 이에 의해 플렉서블 특성이 저하될 수 있다. 또한, 상기 기재(100)의 두께가 20㎛ 미만인 경우에는 칩을 실장 하는 공정에서 상기 기재(100)에 인가되는 열/압력 등에 취약할 수 있다.
상기 기재(100)는 패턴 영역(PA)과 비패턴 영역(NPA)을 포함할 수 있다. 예를 들어, 상기 패턴 영역(PA)은 상기 기재(100)의 중앙 영역일 수 있고, 상기 비패턴 영역(NPA)은 상기 기재(100)의 외곽 영역일 수 있다. 즉, 상기 패턴 영역(PA)은 상기 비패턴 영역(NPA)들에 의해 둘러싸일 수 있다.
상기 패턴 영역(PA)과 상기 비패턴 영역(NPA)은 상기 기재(100)의 컷팅 라인(CL)에 의해 경계가 형성될 수 있다. 상기 연성 인쇄회로기판은 상기 연성 인쇄회로기판에 칩을 실장하기 전 또는 실장한 후 상기 컷팅 라인(CL)을 통해 절단될 수 있다.
상기 패턴 영역(PA)은 칩 실장 영역(CA)을 포함할 수 있다. 자세하게, 상기 상기 패턴 영역(PA)은 상기 회로 패턴과 연결되는 칩(C)이 실장되는 칩 실장 영역(CA)을 포함할 수 있다.
또한, 상기 패턴 영역(PA) 상에는 회로 패턴(210, 220, 230)이 배치될 수 있다. 자세하게, 상기 패턴 영역(PA)에는 서로 이격하여 배치되고, 다 방향으로 연장하는 복수의 회로 패턴이 배치될 수 있다.
상기 비패턴 영역(NPA)에는 상기 회로 패턴이 배치되지 않을 수 있다. 즉, 상기 회로 패턴의 배치 유무에 따라, 상기 패턴 영역(PA)과 상기 비패턴 영역(NPA)이 구분될 수 있다.
상기 비패턴 영역(NPA)은 복수의 홀을 포함할 수 있다. 자세하게, 상기 비패턴 영역(NPA)은 복수의 스프로킷 홀(H)을 포함할 수 있다. 상기 스프로킷 홀(H)에 의해 상기 연성 인쇄회로기판은 롤투롤 방식으로 스프로킷 홀에 의하여 감기거나 풀어질 수 있다.
상기 연성 인쇄회로기판은 스프로킷 홀(H)이 형성된 비패턴 영역(NPA)과 상기 패턴 영역(PA)의 컷팅 라인(CL)을 절단한 후, COF 모듈로 가공되어 다양한 전자디바이스에 실장 될 수 있다.
상기 회로 패턴은 배선부 및 패드부를 포함할 수 있다. 또한, 상기 패턴 영역(PA)에는 복수의 회로 패턴들이 배치될 수 있다. 자세하게, 상기 패턴 영역(PA)에는 제 1 회로 패턴(210), 제 2 회로 패턴(220) 및 제 3 회로 패턴(230)이 배치될 수 있다.
도 1 및 도 2를 참조하면, 상기 제 1 회로 패턴(210)은 제 1 배선부(211), 제 1-1 패드부(212) 및 제 1-2 패드부(213)를 포함할 수 있다. 자세하게, 상기 제 1 회로 패턴(210)은 상기 칩 실장 영역(CA) 내부에 배치되는 상기 제 1-1 패드부(212), 상기 칩 실장 영역(CA) 외부에 배치되는 상기 제 1-2 패드부(213) 및 상기 제 1-1 패드부(212)와 상기 제 1-2 패드부(213) 사이에 배치되고, 상기 제 1-1 패드부(212)와 상기 제 1-2 패드부(213)와 연결되는 제 1 배선부(211)를 포함할 수 있다.
상기 제 1 배선부(211), 상기 제 1-1 패드부(212) 및 상기 제 1-2 패드부(213)는 일체로 형성될 수 있다.
또한, 상기 제 1 배선부(211)는 상기 칩 실장 영역(CA)을 기준으로 제 1 방향으로 연장하며 배치될 수 있다.
상기 제 1-1 패드부(212)는 상기 칩 실장 영역에 배치되는 칩과 전기적으로 연결될 수 있다. 또한, 상기 제 1-2 패드부(213)는 인쇄회로기판과 전기적으로 연결될 수 있다. 또한, 상기 제 1 배선부(211)는 상기 칩과 인쇄회로기판 사이에서 신호를 전달할 수 있다.
상기 제 1 회로 패턴(210) 상에는 보호층(300)이 배치될 수 있다. 자세하게, 상기 제 1 배선부(211) 상에는 상기 보호층(300)이 배치될 수 있다. 상기 보호층(300)은 상기 제 1 배선부(211)를 감싸면서 배치될 수 있다. 또한, 상기 제 1-1 패드부(212) 및 상기 제 1-2 패드부(213)에는 상기 보호층(300)이 배치되지 않을 수 있다. 이에 따라, 상기 제 1-1 패드부(212) 및 상기 제 1-2 패드부(213)는 외부로 노출되어 앞서 설명한 상기 칩 및 상기 인쇄회로기판의 단자와 전기적으로 연결될 수 있다.
또한, 도 1 및 도 3을 참조하면, 상기 제 2 회로 패턴(220)은 제 2 배선부(221), 제 2-1 패드부(222) 및 제 2-2 패드부(223)를 포함할 수 있다. 자세하게, 상기 제 2 회로 패턴(220)은 상기 칩 실장 영역(CA) 내부에 배치되는 상기 제 2-1 패드부(222), 상기 칩 실장 영역(CA) 외부에 배치되는 상기 제 2-2 패드부(223) 및 상기 제 2-1 패드부(222)와 상기 제 2-2 패드부(223) 사이에 배치되고, 상기 제 2-1 패드부(222)와 상기 제 2-2 패드부(223)와 연결되는 제 2 배선부(221)를 포함할 수 있다.
상기 제 2 배선부(221), 상기 제 2-1 패드부(222) 및 상기 제 2-2 패드부(223)는 일체로 형성될 수 있다.
또한, 상기 제 2 배선부(221)는 상기 칩 실장 영역(CA)을 기준으로 제 2 방향으로 연장하며 배치될 수 있다. 자세하게, 상기 제 2 배선부(221)는 상기 제 1 방향과 반대 방향인 제 2 방향으로 연장하며 배치될 수 있다.
상기 제 2-1 패드부(222)는 상기 칩 실장 영역에 배치되는 칩과 전기적으로 연결될 수 있다. 또한, 상기 제 2-2 패드부(223)는 디스플레이 패널과 전기적으로 연결될 수 있다. 또한, 상기 제 2 배선부(211)는 상기 칩과 상기 디스플레이 패널 사이에서 신호를 전달할 수 있다.
상기 제 2 회로 패턴(220) 상에는 보호층(300)이 배치될 수 있다. 자세하게, 상기 제 2 배선부(221) 상에는 상기 보호층(300)이 배치될 수 있다. 상기 보호층(300)은 상기 제 2 배선부(221)를 감싸면서 배치될 수 있다. 또한, 상기 제 2-1 패드부(222) 및 상기 제 2-2 패드부(223)에는 상기 보호층(300)이 배치되지 않을 수 있다. 이에 따라, 상기 제 2-1 패드부(222) 및 상기 제 2-2 패드부(223는 외부로 노출되어 앞서 설명한 상기 칩 및 상기 디스플레이 패널의 단자와 전기적으로 연결될 수 있다.
또한, 도 1, 도 4 및 도 5를 참조하면, 상기 제 3 회로 패턴(230)은 제 3 배선부(231), 제 3-1 패드부(232) 및 제 3-2 패드부(233)를 포함할 수 있다. 자세하게, 상기 제 3 회로 패턴(230)은 상기 디스플레이 패널과 연결되는 제 3-1 패드부(232), 상기 인쇄회로기판과 연결되는 제 3-2 패드부(233) 및 상기 제 3-1 패드부(232) 및 상기 제 3-2 패드부(233)을 연결하는 제 3 배선부(231)을 포함할 수 있다. 즉, 상기 제 3-1 패드부(232)는 상기 디스플레이 패널과 연결되고, 상기 제 3-2 패드부(233)는 상기 인쇄회로기판과 연결될 수 있다.
이에 따라, 상기 디스플레이 패널과 상기 인쇄회로기판은 상기 제 3 회로 패턴(230)을 통해 연결될 수 있다.
상기 제 3 배선부(231), 상기 제 3-1 패드부(232) 및 상기 제 3-2 패드부(233)는 일체로 형성될 수 있다.
또한, 상기 제 3 배선부(231)는 상기 칩 실장 영역(CA)을 기준으로 제 1 방향 및 제 2 향으로 연장하며 배치될 수 있다. 자세하게, 상기 제 3 배선부(231)는 상기 제 1 방향 및 상기 제 2 방향으로 모두 연장하며 배치될 수 있다.
상기 제 3 회로 패턴(230) 상에는 보호층(300)이 배치될 수 있다. 자세하게, 상기 제 3 배선부(231) 상에는 상기 보호층(300)이 배치될 수 있다. 상기 보호층(300)은 상기 제 3 배선부(231)를 감싸면서 배치될 수 있다. 또한, 상기 제 3-1 패드부(232) 및 상기 제 3-2 패드부(233)에는 상기 보호층(300)이 배치되지 않을 수 있다. 이에 따라, 상기 제 3-1 패드부(232) 및 상기 제 3-2 패드부(233)는 외부로 노출되어 앞서 설명한 상기 디스플레이 패널 및 상기 인쇄회로기판의 단자와 전기적으로 연결될 수 있다.
상기 제 3 회로 패턴(230)은 전원 공급 회로 패턴일 수 있다. 즉, 상기 제 3 회로 패턴(230)을 통해 상기 디스플레이 패널로 전원이 공급될 수 있다. 자세하게, 상기 인쇄회로기판에서 인가되는 전원은 상기 제 3 회로 패턴을 통해 상기 디스플레이 패널로 공급될 수 있다.
상기 제 3 회로 패턴(230)은 제 1 회로 패턴(210) 및 제 2 회로 패턴(220)보다 선폭이 큰 영역을 포함할 수 있다. 자세하게, 상기 제 3 회로 패턴(230)에는 고전류 및/또는 고전압이 이동될 수 있고, 이에 따른 패턴의 손상을 방지하기 위해 상기 제 3 회로 패턴(230)은 상기 제 1 회로 패턴(210) 및 상기 제 2 회로 패턴(230)보다 폭이 큰 영역을 포함할 수 있다.
상기 제 3 회로 패턴(230)의 크기, 배치 등에 대해서는 이하에서 상세하게 설명한다.
도 1을 참조하면, 상기 보호층(300)은 상기 패턴 영역(PA) 상에 배치될 수 있다. 자세하게, 상기 보호층(300)은 상기 제 1 회로 패턴(210) 및 상기 제 2 회로 패턴(220)의 배선부를 감싸면서 배치되고, 패드부 상에는 배치되지 않을 수 있다. 이에 따라, 상기 회로 패턴의 배선부는 상기 보호층(300)에 의해 산화 및 충격 등을 방지할 수 있고, 배선부와 기재의 밀착력이 향상될 수 있다. 또한, 상기 보호층(300)에 의해 덮여지지 않고 노출되는 패드부를 통해 상기 제 1 회로 패턴 및 상기 제 2 회로 패턴의 패드부는 상기 인쇄회로기판 및 디스플레이 패널과 연결될 수 있다.
상기 보호층(300)은 솔더페이스트를 포함할 수 있다. 예를 들어, 상기 보호층(300)은 열경화성수지, 열가소성수지, 충전제, 경화제 또는 경화촉진제를 포함하는 솔더페이스트를 포함할 수 있다.
한편, 상기 제 1 회로 패턴(210), 상기 제 2 회로 패턴(220) 및 상기 제 3 회로 패턴(230)은 전기 전도성이 우수한 금속 물질을 포함할 수 있다. 자세하게, 상기 제 1 회로 패턴(210), 상기 제 2 회로 패턴(220) 및 상기 제 3 회로 패턴(230)은 구리(Cu)를 포함하는 금속층을 포함할 수 있다. 다만, 실시예가 이에 제한되는 것은 아니고, 상기 제 1 회로 패턴(210), 상기 제 2 회로 패턴(220) 및 상기 제 3 회로 패턴(230)은 구리(Cu), 알루미늄(Al), 크롬(Cr), 니켈(Ni), 은(Ag), 몰리브덴(Mo). 금(Au), 티타튬(Ti) 및 이들의 합금 중 적어도 하나의 금속을 포함하는 금속층을 포함할 수 있다.
상기 제 1 회로 패턴(210), 상기 제 2 회로 패턴(220) 및 상기 제 3 회로 패턴(230)의 금속층은 단층 또는 다층으로 형성될 수 있다.
상기 금속층과 상기 기재(100) 사이에는 버퍼층이 배치될 수 있다. 자세하게, 상기 금속층과 상기 기재(100) 사이에는 니켈(Ni) 및 상기 니켈(Ni) 상의 크롬(Cr)을 포함하는 버퍼층이 배치될 수 있다. 자세하게, 상기 기재(100) 상에 상기 니켈 및 크롬을 포함하는 버퍼층을 무전해 도금 또는 스퍼터링 공정을 통해 형성한 후, 상기 버퍼층 상에 상기 금속층을 무전해 도금 또는 전해 도금을 통해 형성할 수 있다. 예를 들어, 상기 금속층은 상기 버퍼층에 금속 씨드층읓 배치한 후, 상기 금속 씨드층 상에 형성될 수 있다. 상기 버퍼층은 나노미터 단위의 박막두께를 가질 수 있다. 예를 들어, 상기 버퍼층은 20㎚ 이하의 두께를 가질 수 있다.
이에 따라, 이종 물질인 상기 기재(100)와 상기 금속층을 용이하게 접착할 수 있고, 금속층의 접착력을 향상시킬 수 있다.
상기 금속층 상에는 추가로 도금층이 더 배치될 수 있다. 상기 도금층은 상기 칩(C)와의 전기적 접착을 할 수 있는 접착층 역할을 할 수 있다. 자세하기 상기 도금층은 주석(Sn)을 포함할 수 있다.
상기 도금층은 상기 회로 패턴들의 배선부와 패드부의 전체에 형성될 수 있다. 또한, 상기 도금층은 1층 또는 2층으로 형성될 수 있다.
상기 칩(C)과의 접착 역할을 하기 위해서는 상기 도금층이 순수 도금층일 필요가 있다. 이를 위해 상기 패드부 상의 도금층의 두께는 0.1㎛ 이상, 0.2㎛ 이상, 0.3㎛이상, 0.4㎛ 이상, 0.5㎛이상 또는 10㎛ 이하로 형성할 수 있다.
상기 패드부 상의 상기 도금층의 두께가 0.1㎛ 미만인 경우 상기 도금층을 형성할 때 상기 회로 패턴의 금속층 즉, 구리가 상기 도금층으로 확산되어 순수한 주석 도금층을 형성할 수 없어 상기 칩(C)와의 접착력이 감소될 수 있다.
또한, 상기 도금층의 두께가 10㎛ 초과하는 경우 연성회로 기판의 두께가 두꺼워질 수 있다.
이에 따라 상기 도금층은 상기 회로 패턴 상부 및 측면에 0.1㎛ 이상, 0.2㎛ 이상, 0.3㎛이상, 0.4㎛ 이상, 0.5㎛이상 또는 10㎛ 이하로 1층으로 형성되거나, 상기 회로 패턴의 배선부에는 0.1㎛ 이하로 얇게 형성하고, 상기 패드부에는 0.1㎛ 이상, 0.2㎛ 이상, 0.3㎛이상, 0.4㎛ 이상, 0.5㎛이상 또는 10㎛ 이하로 두껍게 2층으로 형성될 수 있다. 자세하게 상기 회로 패턴의 배선부에는 도금층을 얇게 형성하여 상기 연성회로 기판이 벤딩될 때 상기 도금층으로 인한 크랙을 방지하고, 상기 패드부에는 상기 도금층을 두껍게 형성하여 상기 칩(C)와의 접촉을 용이하게 할 수 있다.
상기 제 1 회로 패턴(210), 상기 제 2 회로 패턴(220) 및 상기 제 3 회로 패턴(230)은 2㎛ 내지 25㎛의 두께로 배치될 수 있다. 예를 들어, 상기 제 1 회로 패턴(210), 상기 제 2 회로 패턴(220) 및 상기 제 3 회로 패턴(230)은 5㎛ 내지 20㎛의 두께로 배치될 수 있다. 예를 들어, 상기 제 1 회로 패턴(210), 상기 제 2 회로 패턴(220) 및 상기 제 3 회로 패턴(230)은 7㎛ 내지 15㎛의 두께로 배치될 수 있다.
상기 제 1 회로 패턴(210), 상기 제 2 회로 패턴(220) 및 상기 제 3 회로 패턴(230)은 제조 공정 중 회로 패턴들의 이격을 위해 진행되는 플레쉬 에칭(Flash etching) 공정에 의해 버퍼층 및 금속층의 일부분을 에칭하는 공정이 진행되므로, 최종적으로 제조되는 상기 제 1 회로 패턴(210), 상기 제 2 회로 패턴(220) 및 상기 제 3 회로 패턴(230)은 상기 버퍼층, 상기 금속층 및 상기 도금층의 두께의 합보다 작을 수 있다.
상기 제 1 회로 패턴(210), 상기 제 2 회로 패턴(220) 및 상기 제 3 회로 패턴(230)의 두께가 2㎛ 미만인 경우에는 상기 제 1 회로 패턴(210), 상기 제 2 회로 패턴(220) 및 상기 제 3 회로 패턴(230)의 저항이 증가할 수 있다. 상기 제 1 회로 패턴(210), 상기 제 2 회로 패턴(220) 및 상기 제 3 회로 패턴(230)의 두께가 25㎛를 초과하는 경우에는 미세패턴을 구현하기 어려울 수 있다.
상기 제 1 회로 패턴(210), 상기 제 2 회로 패턴(220) 및 상기 제 3 회로 패턴(230)은 상기 기재(100)의 일면 및 타면 중 적어도 하나의 면 상에 배치될 수 있다.
예를 들어, 상기 제 1 회로 패턴(210), 상기 제 2 회로 패턴(220) 및 상기 제 3 회로 패턴(230)은 상기 기재(100)의 일면 및 타면 중 어느 하나의 면 상에만 배치될 수 있다. 즉, 상기 연성 인쇄회로기판은 상기 기재(100)의 하나의 면 상에만 회로 패턴이 배치되는 1 메탈 COF용 연성 인쇄회로기판일 수 있다.
또는, 상기 제 1 회로 패턴(210), 상기 제 2 회로 패턴(220) 및 상기 제 3 회로 패턴(230)은 상기 기재(100)의 일면 및 타면에 모두 배치될 수 있다. 즉, 상기 연성 인쇄회로기판은 상기 기재(100)의 양면 상에 모두 회로 패턴이 배치되는 2 메탈 COF용 연성 인쇄회로기판일 수 있다.
앞서 설명하였듯이. 실시예에 따른 연성 인쇄회로기판은 디스플레이 패널로 전원을 전달하기 위한 제 3 회로 패턴(230)을 포함할 수 있다.
도 6은 도 1의 E 영역을 확대하여 도시한 도면이다. 도 6을 참조하면, 상기 제 3 배선부(231)는 제 1 배선 영역(231a) 및 제 2 배선 영역(231b)를 포함할 수 있다.
상기 제 1 배선 영역(231a)과 상기 제 2 배선 영역(231b)은 서로 다른 선폭으로 형성될 수 있다. 자세하게, 상기 제 2 배선 영역(231b)의 선폭(w2)은 상기 제 1 배선 영역의 선폭(w1)보다 클 수 있다.
예를 들어, 상기 제 2 배선 영역(231b)은 복수의 제 1 배선 영역이 합쳐져서(merge) 형성된 영역으로서, 이에 의해 상기 제 2 배선 영역(231b)의 선폭(w2)은 상기 제 1 배선 영역의 선폭(w1)보다 클 수 있다. 즉, 상기 제 2 배선 영역(231b)은 복수의 제 1 배선 영역(231a)와 연결될 수 있다. 즉, 상기 제 2 배선 영역(231b)은 상기 제 2 배선 영역(231b)과 일체로 형성되는 복수의 제 1 배선 영역(231a)과 연결될 수 있다
이에 따라, 상기 제 3 회로 패턴(230)을 통해 전류가 이동할 때, 고전류 및 고전압에 따른 제 3 회로 패턴(230)의 손상을 방지할 수 있다.
예를 들어, 상기 제 2 배선 영역(231b)의 선폭(w2)은 30㎛ 이상일 수 있다.
상기 제 3 배선부(231)는 서로 이격하는 복수의 제 3 배선부(231)를 포함할 수 있다. 인접하는 상기 제 3 배선부(231)는 서로 직접 마주보며 배치될 수 있다. 또는, 인접하는 제 3 배선부(231) 사이에는 제 4 배선부(241)가 배치될 수 있다. 자세하게, 인접하는 제 3 배선부(231)들 사이에는 서로 이격하는 복수의 제 4 배선부(241)가 배치될 수 있다.
즉, 상기 인접하는 상기 제 3 배선부(231) 사이는 상기 제 3 배선부(231)사이에 상기 제 4 배선부(241)가 배치되는 제 1 영역(1A) 및 상기 제 3 배선부(231)가 직접 마주보는 제 2 영역(2A)을 포함할 수 있다.
상기 제 1 영역(1A)의 폭은 상기 제 2 영역(2A)의 폭보다 폭보다 클 수 있다. 즉, 인접하는 제 3 배선부(231) 사이는 상기 제 3-1 패드부(232)에서 상기 제 3-2 패드부(233) 방향으로 연장하면서 폭이 좁아질 수 있다.
상기 제 4 배선부(241)는 일단 및 타단이 단락될 수 있다. 즉, 상기 제 4 배선부(241)는 다른 회로 패턴, 칩, 디스플레이 패널, 인쇄회로기판과 전기적으로 연결되지 않는 더미 배선부일 수 있다.
상기 제 3 배선부의 제 2 배선 영역(231b)과 상기 제 4 배선부(241)의 선폭은 다를 수 있다. 자세하게, 상기 제 4 배선부(241)의 선폭(w3)은 상기 제 3 배선부의 제 2 배선 영역(231b)의 선폭(w2)보다 작을 수 있다.
예를 들어, 상기 제 4 배선부(241)의 선폭(w3)은 8㎛ 이상일 수 있다. 자세하게, 상기 제 3 배선부의 제 2 배선 영역(231b)의 선폭(w2)은 상기 제 4 배선부(241)의 선폭(w3)의 2배 이상일 수 있다
상기 제 3 배선부의 제 2 배선 영역(231b)의 선폭(w2)이 상기 제 4 배선부(241)의 선폭(w3)의 2배 미만인 경우, 상기 제 3 배선부의 선폭 감소로 인해, 전원 인가시 제 3 회로 패턴에 손상이 발생할 수 있다.
또한, 상기 제 4 배선부(241)의 선폭(w3)은 상기 제 3 배선부의 제 1 배선 영역(231a)의 선폭(w1)과는 동일하거나 작을 수 있다.
상기 제 3 배선부(231)와 상기 제 4 배선부(241)는 서로 이격할 수 있다. 자세하게, 서로 인접하여 배치되는 상기 제 3 배선부(231)와 상기 제 4 배선부(241)는 서로 이격하여 배치될 수 있다.
이때, 상기 제 4 배선부(241)와 인접하는 상기 제 3 배선부의 제 2 배선 영역(231b)은 상기 제 4 배선부(241)보다 선폭이 더 크므로, 회로 패턴을 형성하는 공정 중에 상기 제 3 배선부의 제 2 배선 영역(231b)의 선폭 증가로 인해 상기 제 3 배선부의 제 2 배선 영역(231b)과 상기 제 4 배선부(241)의 간격이 좁아지거나 또는 상기 제 3 배선부의 제 2 배선 영역(231b)과 상기 제 4 배선부(241)가 연결되는 문제점이 있다.
도 7은 회로 패턴의 형성 공정 중 감광성 필름의 노광 및 현상 공정을 설명하기 위한 도면이다.
도 7을 참조하면, 상기 기재(100) 상에 앞서 설명한 니켈 및 크롬을 포함하는 버퍼층(510)이 배치되고, 상기 버퍼층(510) 상에 금속층의 도금을 위한 씨드층(520)이 배치될 수 있다.
이어서, 상기 씨드층(520) 상에 패턴 형성을 위한 감광성 필름(530)이 상기 씨드층(520)의 전면에 배치될 수 있다. 이어서, 상기 감광성 필름(530) 상에 회로 패턴이 형성되는 영역을 노광하여 상기 감광성 필름(530)에 회로 패턴이 형성되는 제 1 패턴(P1)과 회로 패턴이 형성되지 않는 제 2 패턴(P2)을 형성할 수 있다.
이어서, 현상액을 이용하여 상기 감광성 필름의 상기 제 1 패턴(P1)을 제거할 수 있다.
이때, 선폭이 큰 상기 제 3 배선부의 제 2 배선 영역의 제 1 패턴(P1a)은 선폭이 작은 상기 제 3 배선부의 제 1 배선 영역 및/또는 상기 제 4 배선부의 제 1 패턴 영역(P1b)보다 현상액의 농도, 양 또는 세기가 더 클 수 있다. 즉, 선폭이 큰 상기 제 3 배선부의 제 2 배선 영역의 제 1 패턴(P1a)은 상기 제 3 배선부의 제 1 배선 영역 및/또는 상기 제 4 배선부의 제 1 패턴 영역(P1b)보다 현상 공정이 오래 진행되거나, 높은 농도의 현상액을 이용하거나, 많은 양의 현상액을 이용하거나, 높은 속도로 현상액을 도포할 수 있다.
즉, 상기 제 3 배선부의 제 2 배선 영역의 제 1 패턴(P1a)은 다른 영역에 비해 상대적으로 많은 감광성 필름을 제거해야 하므로, 다른 영역을 현상할 때 보다 현상 공정의 강도, 시간이 더 클 수 있다.
이에 따라, 현상 공정 중 또는 현상 공정 이후 선폭이 큰 상기 제 3 배선부의 제 2 배선 영역에서는 제 2 패턴(P2) 영역이 무너지거나, 상기 제 2 패턴(P2) 영역이 일부 또는 전부가 함께 현상될 수 있다.
이에 따라, 상기 제 3 배선부의 제 2 배선 영역의 선폭이 노광 패턴으로 설정한 선폭보다 더 증가하게 되고, 상기 제 3 배선부의 제 2 배선 영역의 선폭 증가로 인해, 상기 제 3 배선부의 제 2 배선 영역과 인접한 배선부와의 간격이 감소되거나, 인접한 배선부와 연결될 수 있다.
이에 따라, 상기 제 3 배선부의 제 2 배선 영역과 인접한 배선부와의 간격이 감소됨에 따라, 상기 제 3 배선부의 제 2 배선 영역과 인접한 배선부 사이에서 마이그레이션이 발생하거나, 상기 제 3 배선부의 제 2 배선 영역과 인접한 배선부의 접촉에 의해 쇼트가 발생하는 문제점이 있다.
이와 같은 문제점을 해결하기 위해, 실시예에 따른 연성 인쇄회로기판은 상기 제 1 영역(1A)에 배치되는 상기 제 3 배선부의 제 2 배선 영역(231b)과 인전합 상기 제 4 배선부(241)의 간격을 다른 배선부들의 간격보다 더 크게 할 수 있다.
자세하게, 상기 제 1 영역(1A)에 배치되는 상기 제 3 배선부(231)의 제 2 배선 영역(232b)과 상기 제 4 배선부(241)는 제 1 간격(s1)으로 이격하여 배치될 수 있다. 또한, 상기 제 3 배선부(231)의 제 1 배선 영역(232a)과 상기 제 4 배선부(241)는 제 2 간격(s2)으로 이격하여 배치될 수 있다. 또한, 상기 제 3 배선부(231)의 제 1 배선 영역(232a)들은 제 3 간격(s3)으로 이격하여 배치될 수 있다. 또한, 복수의 제 4 배선부는 제 4 간격(s4)으로 이격하여 배치될 수 있다. 또한, 상기 제 2 영역(2A)에 배치되는 상기 제 3 배선부(231)의 제 2 배선 영역(232b)은 제 5 간격(s5)으로 이격하여 배치될 수 있다.
상기 제 1 간격(s1)은 상기 제 2 간격(s2), 상기 제 3 간격(s3), 상기 제 4 간격(s4) 및 상기 제 5 간격(s5) 중 적어도 하나의 간격과 다를 수 있다. 자세하게, 상기 제 1 간격(s1)은 상기 제 2 간격(s2), 상기 제 3 간격(s3), 상기 제 4 간격(s4) 및 상기 제 5 간격(s5) 중 적어도 하나의 간격보다 클 수 있다, 예를 들어, 상기 제 1 간격(s1)의 최대 크기는 상기 제 2 간격(s2), 상기 제 3 간격(s3), 상기 제 4 간격(s4) 및 제 5 간격(s5)보다 클 수 있다.
상기 제 3 배선부(231)의 제 2 배선 영역(231b)은 일 방향으로 연장하면서 폭이 변화하는 변곡 영역을 포함할 수 있다. 예를 들어, 상기 제 3 배선부(231)는 상기 제 3-1 패드부(232)에서 상기 제 3-2 패드부(232) 방향으로 연장하면서 선폭이 좁아지는 변곡 영역(VA)을 포함할 수 있다.
이에 따라, 상기 제 3 배선부(231)의 제 2 배선 영역(231b)과 상기 제 4 배선부(241)의 간격도 상기 일 방향으로 연장하면서 변화될 수 있다. 자세하게, 상기 제 3 배선부(231)의 제 2 배선 영역(231b)과 상기 제 4 배선부(241)의 간격은 상기 변곡 영역(VA)에 의해 상기 제 1 패드부(232)에서 상기 제 2 패드부(232) 방향으로 연장하면서 크기가 커질 수 있다. 앞서 설명한 상기 제 1 간격(s1)은 상기 제 3 배선부(231)의 제 2 배선 영역(231b)과 상기 제 4 배선부(241)의 간격의 최대 크기로 정의될 수 있다.
예를 들어, 상기 제 1 간격(s1)의 최대 크기는 18㎛ 이상일 수 있다. 또한, 상기 제 2 간격(s2), 상기 제 3 간격(s3), 상기 제 4 간격(s4) 및 상기 제 5 간격(s5)은 10㎛ 이상일 수 있다.
자세하게, 상기 제 1 간격(s1)의 크기는 상기 제 2 간격(s2), 상기 제 3 간격(s3), 상기 제 4 간격(s4) 및 상기 제 5 간격(s5)의 크기에 대해 1.5배 이상의 크기를 가질 수 있다.
상기 제 1 간격(s1)의 크기가 상기 제 2 간격(s2), 상기 제 3 간격(s3), 상기 제 4 간격(s4) 및 상기 제 5 간격(s5)의 크기에 대해 1.5배 미만인 경우, 상기 제 3 배선부의 제 2 배선 영역(231b)과 상기 제 4 배선부(241)에서 마이그레이션 또는 쇼트가 발생할 수 있다.
상기 제 1 간격(s1)의 크기가 상기 제 2 간격(s2), 상기 제 3 간격, 상기 제 4 간격(s4) 및 상기 제 5 간격(s5)보다 크게 형성됨에 따라 앞서 설명한 감광성 필름의 현상 공정 중 상기 제 3 배선부(231)의 제 2 배선 영역(231b)과 상기 제 4 배선부의 거리가 감소되어, 상기 제 3 배선부(231)의 제 2 배선 영역(231b)과 상기 제 4 배선부 사이에서 마이그레이션 현상이 발생하거나 기 제 3 배선부(231)의 제 2 배선 영역(231b)과 상기 제 4 배선부가 연결되어 쇼트되는 것을 방지할 수 있다.
즉, 상기 제 3 배선부(231)의 제 2 배선 영역(231b)과 상기 제 4 배선부 사이의 감광성 패턴의 폭을 크게하여 감광성 패턴의 지지력을 향상시킬 수 있고 현상 공정에 따른 감광성 패턴의 손상 일부 제거를 최소화할 수 있다.
실시예에 따른 연성 인쇄회로기판은 인접하는 배선부들의 마이그레이션 또는 인접하는 배선부들의 쇼트를 방지할 수 있다.
자세하게, 복수의 배선부들 중 전원의 인가에 의해 전류 및 전압이 전달되는 제 3 회로 패턴부의 제 3 배선부와 상기 제 3 배선부와 인접하는 제 4 배선부 즉, 더미 배선부와의 마이그레이션 또는 쇼트를 방지할 수 있다.
상기 제 3 배선부는 디스플레이 패널에 전원을 전달하는 배선부로서, 이에 따른 배선부의 크랙을 방지하기 위해 다른 배선부에 비해 상대적으로 큰 선폭으로 형성될 수 있다.
이에 따라, 상기 제 3 배선부가 형성되는 영역의 감광성 필름을 현상하는 공정은 다른 배선부가 형성되는 영역에 비해 현상액의 농도, 세기 등이 더 클 수 있고, 이에 의해 상기 제 3 배선부와 상기 제 4 배선부 사이에 잔류되는 감광성 필름이 일부 또는 전부가 손상될 수 있다.
이에 의해 제 3 배선부와 제 4 배선부 사이의 간격이 좁아져서 제 3 배선부와 제 4 배선부의 마이그레이션이 발생하거나 제 3 배선부와 제 4 배선부가 쇼트될 수 있다.
따라서, 실시예에 따른 연성 인쇄회로기판은 제 3 배선부와 제 4 배선부 사이의 간격으 다른 배선부들 사이의 간격보다 더 크게 즉, 상기 제 3 배선부와 상기 제 4 배선부 사이에 잔류되는 감광성 필름의 폭을 증가시킴으로써, 현상 공정 중 감광성 필름이 손상되는 것을 방지할 수 있다.
이에 따라, 구현하고자 하는 배선부들 사이의 간격을 용이하게 형성할 수 있고, 선폭이 큰 배선부와 선폭이 작은 배선부들 사이에서 마이그레이션 또는 쇼트가 발생하는 것을 방지할 수 있다.
도 8은 실시예에 따른 COF 모듈의 상면도를 도시한 도면이다.
도 8을 참조하면, 실시예에 따른 COF 모듈은 앞서 설명한 연성 인쇄회로기판을 포함하고, 상기 연성 인쇄회로기판(1000)의 칩 실장 영역(CA)에 배치되는 칩(C)을 포함할 수 있다.
또한, 상기 연성 인쇄회로기판(1000)은 앞서 설명한 보호층(300)이 배치되고, 상기 보호층(300)은 상기 회로 패턴들의 패드부를 노출하며 배치될 수 있다.
한편, 상기 COF 모듈은 상기 연성 인쇄회로기판(1000)의 비패턴 영역(NPA)은 절단한 후, 상기 칩(C)을 실장하여 제조될 수 있다. 자세하게, 도 1의 상기 패턴 영역(PA)과 상기 비패턴 영역(NPA)의 컷팅 라인(CL)을 절단한 후, 상기 제 1 회로 패턴 및 제 2 회로 패턴과 전기적으로 연결되고, 연성 인쇄회로기판의 칩 실장 영역에 배치되는 구동칩이 실장된 COF 모듈(2000)이 제조될 수 있다.
상기 COF 모듈은 디스플레이 패널과 기판의 사이에 위치하여 전기적인 신호를 연결할 수 있다.
즉, 상기 보호층(300)이 배치되지 않고 노출되는 상기 제 1 회로 패턴 및 상기 제 2 회로 패턴의 패드부는 상기 디스플레이 패널과 인쇄회로기판과 연결되고, 상기 칩 실장 영역의 제 3 회로 패턴은 상기 칩과 연결될 수 있다.
도 9를 참조하면, 실시예에 따른 연성 인쇄회로기판을 포함하는 COF 모듈(2000)의 일단은 상기 디스플레이 패널(3000)과 연결되고, 상기 일단과 반대되는 타단은 상기 기판(4000)과 연결될 수 있다.
예를 들어, 실시예에 따른 연성인쇄회로기판을 포함하는 COF 모듈(2000)의 일단은 상기 디스플레이 패널(3000)과 접촉함에 따라 전기적으로 연결되고, 상기 일단과 반대되는 타단은 상기 인쇄회로기판(4000)과 접촉함에 따라 전기적으로 연결될 수 있다. 여기에서, 접촉은 직접적인 접촉을 의미할 수 있다. 또는, 이방성전도성필름(Anisotropic conductive film, ACF)을 사이에 두고 접촉되는 것을 의미할 수 있다.
일례로, 상기 COF 모듈(2000)과 상기 인쇄회로기판(4000)의 사이에는 상기 이방성 전도성필름이 배치될 수 있다. 상기 COF 모듈(2000)과 상기 인쇄회로기판(4000)은 상기 이방성 전도성필름에 의하여 접착이 되는 동시에 전기적으로 연결될 수 있다. 상기 이방성 전도성필름은 도전성 입자가 분산된 수지일 수 있다. 따라서, 상기 인쇄회로기판(4000)에 의하여 연결되는 전기적인 신호는 상기 이방성 전도성필름에 포함된 상기 도전성 입자를 통하여 상기 COF 모듈(2000)에 전달될 수 있다.
상기 COF 모듈(1000)은 플렉서블 기판을 포함하기 때문에, 상기 디스플레이 패널(3000)과 상기 인쇄회로기판(4000)의 사이에서 리지드(rigid)한 형태 또는 구부러진(bneding) 형태를 가질 수 있다.
상기 COF 모듈(2000)은 서로 대향되며 배치되는 상기 디스플레이 패널(3000)과 상기 인쇄회로기판(4000) 사이를 구부러진 형태로 연결할 수 있으므로, 전자 디바이스의 두께를 감소시킬 수 있고, 설계의 자유도를 향상시킬 수 있다. 또한, 상기 플렉서블 기판을 포함하는 COF 모듈(2000)은 구부러진 형태에서도 배선이 끊어지지 않을 수 있으므로, 상기 COF 모듈을 포함하는 전자 디바이스의 신뢰성을 향상시킬 수 있다.
상기 COF 모듈은 플렉서블하기 때문에, 다양한 전자디바이스에 사용될 수 있다.
예를 들어, 도 10을 참조하면, 상기 COF 모듈은 휘어지는 플렉서블(flexible) 터치 윈도우에 포함될 수 있다. 따라서, 이를 포함하는 터치 디바이스 장치는 플렉서블 터치 디바이스 장치일 수 있다. 따라서, 사용자가 손으로 휘거나 구부릴 수 있다. 이러한 플렉서블 터치 윈도우는 웨어러블 터치 등에 적용될 수 있다.
도 11을 참조하면, 상기 COF 모듈은 곡면 디스플레이를 포함하는 다양한 웨어러블 터치 디바이스에 포함될 수 있다. 따라서, 상기 COF 모듈을 포함하는 전자창치는 슬림화 또는 경량화될 수 있다.
도 12를 참조하면, 상기 COF 모듈은 TV, 모니터, 노트북과 같은 디스플레이 부분을 가지는 다양한 전자디바이스에 사용될 수 있다. 이때, 상기 COF 모듈은 곡선 형상의 디스플레이 부분을 가지는 전자장치에도 사용될 수 있다.
그러나, 실시예가 이에 한정되는 것은 아니고, 이러한 COF 연성인쇄회로기판 및 이를 가공한 COF 모듈은 다양한 전자디바이스에 사용될 수 있음은 물론이다.
상술한 실시예에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의하여 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
또한, 이상에서 실시예들을 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예들에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부한 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
Claims (13)
- 기재; 및
상기 기재 상에 배치되는 회로 패턴을 포함하고,
상기 회로 패턴은 복수의 제 1 회로 패턴, 복수의 제 2 회로 패턴 및 복수의 제 3 회로 패턴을 포함하고,
상기 제 3 회로 패턴은 제 3-1 패드부, 제 3-2 패드부 및 상기 제 3-1 패드부와 상기 제 3-2 패드부를 연결하는 제 3 배선부를 포함하고,
복수의 제 3 배선부 사이에는 복수의 제 4 배선부가 배치되고,
상기 제 3 배선부의 선폭은 상기 제 4 배선부의 선폭보다 크고,
상기 제 3 배선부 및 상기 제 3 배선부와 인접하는 상기 제 4 배선부의 간격은 상기 제 4 배선부 사이의 간격보다 큰 연성 인쇄회로기판. - 제 1항에 있어서,
상기 제 3 배선부는 일체로 형성되는 제 1 배선 영역 및 제 2 배선 영역을 포함하고,
상기 제 2 배선 영역의 선폭은 상기 제 1 배선 영역의 선폭보다 크고,
상기 제 2 배선 영역은 복수의 제 1 배선 영역과 연결되는 연성 인쇄회로기판. - 제 1항에 있어서,
상기 복수의 제 3 배선부 사이의 폭은 상기 제 3-1 패드부에서 상기 제 3-2 패드부 방향으로 연장하면서 좁아지는 연성 인쇄회로기판. - 제 1항에 있어서,
상기 복수의 제 3 배선부 사이는 상기 제 4 배선부가 배치되는 제 1 영역; 및 상기 제 3 배선부가 직접 마주보는 제 2 영역을 포함하고,
상기 제 1 영역의 폭은 상기 제 2 영역의 폭보다 큰 연성 인쇄회로기판. - 제 1항에 있어서,
상기 제 4 배선부는 더미 배선부인 연성 인쇄회로기판. - 제 2항에 있어서,
상기 제 2 배선 영역과 상기 제 4 배선부의 간격은 상기 제 1 배선 영역과 상기 제 4 배선부 사이의 간격보다 큰 연성 인쇄회로기판. - 제 2항에 있어서,
상기 제 2 배선 영역과 상기 제 4 배선부의 간격은 상기 제 1 배선 영역 사이의 간격보다 큰 연성 인쇄회로기판. - 제 2항에 있어서,
상기 제 2 배선 영역과 상기 제 4 배선부의 간격은 상기 제 4 배선부 사이의 간격보다 큰 연성 인쇄회로기판. - 제 4항에 있어서,
상기 제 2 배선 영역과 상기 제 4 배선부의 간격은 상기 제 2 영역의 제 3 배선부 사이의 간격보다 큰 연성 인쇄회로기판. - 제 1항에 있어서,
상기 제 1 회로 패턴은, 상기 칩 실장 영역 내부에 배치되는 제 1-1 패드부; 상기 칩 실장 영역 외부에 배치되는 제 1-2 패드부; 및 상기 제 1-1 패드부 및 상기 제 1-2 패드부를 연결하는 제 1 배선부를 포함하고, 상기 칩 실장 영역을 기준으로 제 1 방향으로 연장하고,
상기 제 2 회로 패턴은, 상기 칩 실장 영역 내부에 배치되는 제 2-1 패드부; 상기 칩 실장 영역 외부에 배치되는 제 2-2 패드부; 및 상기 제 2-1 패드부 및 상기 제 2-2 패드부를 연결하는 제 2 배선부를 포함하고, 상기 제 2 방향으로 연장하는 연성 인쇄회로기판. - 제 10항에 있어서,
상기 제 3 회로 패턴은 상기 제 1 방향 및 상기 제 2 방향으로 연장하는 연성 인쇄회로기판. - 제 1항 내지 제 11항 중 어느 한항에 따른 연성 인쇄회로기판; 및
상기 칩 실장 영역에 배치되는 칩을 포함하는 COF 모듈. - 제 12항에 따른 COF 모듈;
상기 제 1 회로 패턴과 연결되는 인쇄회로기판; 및
상기 제 2 회로 패턴과 연결되는 디스플레이 패널을 포함하는 전자 디바이스.
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020200150845A KR20220064598A (ko) | 2020-11-12 | 2020-11-12 | 연성 인쇄회로기판, cof 모듈 및 이를 포함하는 전자디바이스 |
| US17/520,855 US11839030B2 (en) | 2020-11-12 | 2021-11-08 | Flexible printed circuit board, COF module, and electronic device comprising the same |
| CN202111339215.2A CN114501774B (zh) | 2020-11-12 | 2021-11-12 | 柔性印刷电路板、cof模块和包括cof模块的电子设备 |
| CN202310882570.7A CN117119669A (zh) | 2020-11-12 | 2021-11-12 | 柔性印刷电路板、cof模块和包括cof模块的电子设备 |
| US18/384,415 US20240057259A1 (en) | 2020-11-12 | 2023-10-27 | Flexible printed circuit board, cof module, and electronic device comprising the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020200150845A KR20220064598A (ko) | 2020-11-12 | 2020-11-12 | 연성 인쇄회로기판, cof 모듈 및 이를 포함하는 전자디바이스 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20220064598A true KR20220064598A (ko) | 2022-05-19 |
Family
ID=81453996
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020200150845A KR20220064598A (ko) | 2020-11-12 | 2020-11-12 | 연성 인쇄회로기판, cof 모듈 및 이를 포함하는 전자디바이스 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US11839030B2 (ko) |
| KR (1) | KR20220064598A (ko) |
| CN (2) | CN114501774B (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023087210A1 (en) * | 2021-11-18 | 2023-05-25 | Boe Technology Group Co., Ltd. | Driving apparatus, display apparatus, and method of fabricating driving apparatus |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000259091A (ja) * | 1999-03-04 | 2000-09-22 | Casio Comput Co Ltd | 表示パネル、フレキシブル配線基板及びそれらを備えた表示装置 |
| KR100505665B1 (ko) * | 2003-01-14 | 2005-08-03 | 삼성전자주식회사 | 테스트용 패드가 이면에 형성된 테이프 패키지 및 그검사방법 |
| KR100618898B1 (ko) | 2005-05-24 | 2006-09-01 | 삼성전자주식회사 | 리드 본딩시 크랙을 방지하는 테이프 패키지 |
| KR100723490B1 (ko) | 2005-07-12 | 2007-06-04 | 삼성전자주식회사 | 전자파 방해가 개선된 패턴을 구비한 테이프 배선기판 |
| KR100765478B1 (ko) * | 2005-08-12 | 2007-10-09 | 삼성전자주식회사 | 구멍이 형성된 테이프 배선기판과, 그를 이용한 테이프패키지 및 평판 표시 장치 |
| JP2011029601A (ja) * | 2009-06-22 | 2011-02-10 | Mitsui Mining & Smelting Co Ltd | プリント配線基板およびその製造方法 |
| KR102252380B1 (ko) * | 2014-04-24 | 2021-05-14 | 삼성전자주식회사 | 테이프 배선 기판, 반도체 패키지 및 상기 반도체 패키지를 포함한 디스플레이 장치 |
| TWI687136B (zh) * | 2016-05-09 | 2020-03-01 | 易鼎股份有限公司 | 可選擇對應接地層的電路板結構 |
| JPWO2019103132A1 (ja) * | 2017-11-27 | 2020-12-17 | 住友電工プリントサーキット株式会社 | フレキシブルプリント配線板及びフレキシブルプリント配線板の製造方法 |
| KR102679250B1 (ko) * | 2018-09-12 | 2024-06-28 | 엘지이노텍 주식회사 | 연성 회로기판 및 이를 포함하는 칩 패키지, 및 이를 포함하는 전자 디바이스 |
-
2020
- 2020-11-12 KR KR1020200150845A patent/KR20220064598A/ko active Search and Examination
-
2021
- 2021-11-08 US US17/520,855 patent/US11839030B2/en active Active
- 2021-11-12 CN CN202111339215.2A patent/CN114501774B/zh active Active
- 2021-11-12 CN CN202310882570.7A patent/CN117119669A/zh active Pending
-
2023
- 2023-10-27 US US18/384,415 patent/US20240057259A1/en active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US20240057259A1 (en) | 2024-02-15 |
| US11839030B2 (en) | 2023-12-05 |
| CN114501774B (zh) | 2023-08-04 |
| US20220151076A1 (en) | 2022-05-12 |
| CN114501774A (zh) | 2022-05-13 |
| CN117119669A (zh) | 2023-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102665438B1 (ko) | 연성 회로기판, cof 모듈 및 이를 포함하는 전자 디바이스 | |
| US11395403B2 (en) | Flexible circuit board, COF module and electronic device including the same | |
| US20240057259A1 (en) | Flexible printed circuit board, cof module, and electronic device comprising the same | |
| US20230345635A1 (en) | Flexible printed circuit board, cof module, and electronic device comprising the same | |
| KR102621168B1 (ko) | 연성 회로기판 및 이를 포함하는 전자 디바이스 | |
| KR20220054102A (ko) | 연성 인쇄회로기판, cof 모듈 및 이를 포함하는 전자디바이스 | |
| KR20230107060A (ko) | 연성 인쇄회로기판, cof 모듈 및 이를 포함하는 전자디바이스 | |
| KR20230039451A (ko) | 연성 인쇄회로기판, cof 모듈 및 이를 포함하는 전자디바이스 | |
| KR20230111969A (ko) | 연성 인쇄회로기판, cof 모듈 및 이를 포함하는 전자디바이스 | |
| KR20230028009A (ko) | 연성 인쇄회로기판, cof 모듈 및 이를 포함하는 전자디바이스 | |
| KR20240001552A (ko) | 연성 인쇄회로기판, cof 모듈 및 이를 포함하는 전자디바이스 | |
| JP4973513B2 (ja) | 半導体装置用テープキャリア、半導体装置用テープキャリアの製造方法及び半導体装置 | |
| KR20230111541A (ko) | 연성 인쇄회로기판, cof 모듈 및 이를 포함하는 전자디바이스 | |
| KR20230062252A (ko) | 연성 인쇄회로기판, cof 모듈 및 이를 포함하는 전자디바이스 | |
| KR20240041648A (ko) | 연성 인쇄회로기판, cof 모듈 및 이를 포함하는 전자디바이스 | |
| KR20240001549A (ko) | 연성 인쇄회로기판, cof 모듈 및 이를 포함하는 전자디바이스 | |
| KR20240077904A (ko) | 연성 회로기판, cof 모듈 및 이를 포함하는 전자디바이스 | |
| KR20240028215A (ko) | 연성 인쇄회로기판, cof 모듈 및 이를 포함하는 전자디바이스 | |
| KR20230042969A (ko) | 연성 인쇄회로기판, cof 모듈 및 이를 포함하는 전자디바이스 | |
| TW202046466A (zh) | 散熱薄膜覆晶封裝 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination |