TW202046466A - 散熱薄膜覆晶封裝 - Google Patents

散熱薄膜覆晶封裝 Download PDF

Info

Publication number
TW202046466A
TW202046466A TW109119358A TW109119358A TW202046466A TW 202046466 A TW202046466 A TW 202046466A TW 109119358 A TW109119358 A TW 109119358A TW 109119358 A TW109119358 A TW 109119358A TW 202046466 A TW202046466 A TW 202046466A
Authority
TW
Taiwan
Prior art keywords
heat dissipation
base film
dissipation layer
mounting area
chip package
Prior art date
Application number
TW109119358A
Other languages
English (en)
Inventor
河潭
金倞鉉
Original Assignee
南韓商矽工廠股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商矽工廠股份有限公司 filed Critical 南韓商矽工廠股份有限公司
Publication of TW202046466A publication Critical patent/TW202046466A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)

Abstract

本公開涉及散熱薄膜覆晶封裝，在所述散熱薄膜覆晶封裝中熱量藉由基膜的後表面散發，所述基膜具有安裝在其前表面上的晶片。當在基膜的後表面上形成散熱層時，散熱薄膜覆晶封裝可以確保改進的散熱效率。

Description

散熱薄膜覆晶封裝
本公開的各種實施例大致涉及薄膜覆晶封裝（下文中稱為“COF封裝”），更具體地涉及散熱薄膜覆晶封裝，其中熱量藉由基膜的後表面散發，所述基膜具有安裝在其前表面上的晶片。
相關技術
近來，諸如LCD面板和LED面板的顯示面板包括驅動器積體電路。
驅動器積體電路具有處理從外部提供的顯示資料並向顯示面板提供對應於顯示資料的圖像信號的功能。顯示面板可以藉由來自驅動器積體電路的圖像信號輸出螢幕。
通常，驅動器積體電路被製造為COF封裝並安裝在顯示面板上。
驅動器積體電路可以在高速處理顯示資料和輸出圖像信號的過程中產生熱量。如果熱量在驅動器積體電路中過度累積，則累積的熱量可導致驅動器積體電路中的物理變形或電特性變化，由此可降低驅動器積體電路的可靠性。
在大多數情況下，COF封裝被製造成具有以下結構：熱介面材料被分配在封裝的頂部以使安裝的驅動器積體電路散熱。在上述結構的情況下，驅動器積體電路的熱量可以藉由分配在頂部的熱介面材料排出。
然而，在上述結構的COF中，所分配的熱介面材料形成為具有相當大的厚度。由於熱介面材料的存在，因此COF具有增加的總厚度。由於增加的厚度，因此上述一般COF在安裝到顯示面板上時可能干擾機械部件。
此外，由於所分配的熱介面材料的負載，在為了安裝而轉移的COF中可能發生垂流，這會是降低製造程序性能的因素。
此外，施加和固化所分配的熱介面材料會花費相當長的時間。因此，分配熱介面材料會成為增加整個COF製造時間的因素。
此外，為了使COF有效地散熱，需要大面積分配熱介面材料。然而，由於分配過程的特性，很難大面積地施加熱介面材料。
各種實施例旨在公開散熱薄膜覆晶封裝，所述散熱薄膜覆晶封裝可減少製造時間、可由於在大面積上應用熱介面材料而實現改進的散熱效率，且可減小熱介面材料的厚度和負載負擔。
在一個實施例中，散熱薄膜覆晶封裝可以包括：基膜，所述基膜具有安裝在所述基膜的一個表面上的安裝區域中的晶片，以及所述基膜形成有佈線線路；以及散熱層，所述散熱層是藉由將熱介面材料絲網印刷在所述基膜的與所述安裝區域對應的相對表面上而形成的。
在一個實施例中，散熱薄膜覆晶封裝可以包括：基膜，所述基膜配置為帶狀，且在沿著所述基膜的長度分開的至少兩個區域的每個區域中限定有安裝區域，晶片安裝於所述安裝區域中且佈線線路形成在所述安裝區域中；以及散熱層，所述散熱層是藉由將熱介面材料絲網印刷在所述基膜的相對表面上的、與至少兩個安裝區域對應的至少兩個散熱區域中而形成的。
根據本公開的實施例，散熱薄膜覆晶封裝包括藉由將熱介面材料絲網印刷在基膜的後表面上而形成的散熱層，所述基膜具有晶片安裝於其上且佈線線路形成於其上的前表面。
藉由絲網印刷形成的散熱層可以具有小的厚度和小的負載，並且可以大面積地應用。
因此，在根據本發明實施例的散熱薄膜覆晶封裝中，由於散熱層形成為較小的厚度，所以封裝在安裝到顯示面板上時不會干擾機械部件。此外，由於散熱層具有較小的負載，因此可以防止封裝在為了安裝而轉移時發生垂流，並且可以減少施加和固化熱介面材料所需的時間。此外，由於可以大面積地形成散熱層，因此可以實現改進的散熱效率
在下文中，將參考附圖詳細描述本公開的實施例。本文和請求項中使用的術語不應被解釋為限於一般的或字典的含義，並且應被解釋為與本公開的技術方面相對應的含義和概念。
本文描述的實施例和在附圖中示出的配置是本公開的較佳實施例，但是不代表本公開的所有技術特徵。因此，可以在提交本申請時對其進行各種等同物替代和修改。
參照圖1，根據本公開的實施例的散熱薄膜覆晶封裝（以下稱為“散熱COF封裝”）10包括基膜20和散熱層30。
晶片12安裝在基膜20的前表面上，並且散熱層30形成在基膜20的後表面上。
晶片12可以被理解為驅動器積體電路。晶片12包括用於從外部接收顯示資料和電壓的輸入焊墊（未示出）和用於向顯示面板（未示出）輸出源信號（source signal）和電壓的輸出焊墊（未示出）。
輸入焊墊和輸出焊墊可以佈置在晶片12的底面的相對側部上，並且凸塊14分別形成在輸入焊墊和輸出焊墊上。凸塊14可以被理解為焊接端子，其被形成為將輸入焊墊和輸出焊墊電連接到下面將描述的佈線線路24的端部。
基膜20包括由聚醯亞胺製成的膜22、形成在膜22的前表面上的佈線線路24，以及塗覆在佈線線路24上的阻焊劑26。
用於安裝晶片12的安裝區域20b（見圖2）可以設置在膜22的前表面上。當安裝晶片12時，凸塊14可以位於膜22的前表面上的安裝區域20b內。
佈線線路24形成在膜22的前表面上，每條佈線線路24均具有用於晶片12與顯示面板之間的電連接的預定圖案。佈線線路24的一端延伸到安裝區域20b中以與凸塊14接觸，而與佈線線路24的一端相對的佈線線路24的相對端延伸到膜22的側部以與顯示面板電連接。佈線線路24可以由諸如銅（Cu）的導電材料形成。
藉由佈線線路24的上述配置，晶片12的每個凸塊14可以與相應的佈線線路24的一端電連接。
阻焊劑26形成在安裝晶片12的區域的外部，並且塗覆在佈線線路24和膜22上。阻焊劑26可以塗覆為使得佈線線路24的一端和相對端暴露。如上所述配置的阻焊劑26用作保護下面的佈線線路24的保護膜。
填充樹脂16可以形成在安裝於基膜20的前表面上的晶片12的側表面上。填充樹脂16可以被理解為被配置為防止濕氣穿過晶片12的側表面的下端和阻焊劑26之間的間隙以及牢固地固定晶片12。
散熱層30形成在基膜20的後表面上。更具體地，藉由在基膜20的後表面上絲網印刷熱介面材料來形成散熱層30。
下面將參考圖2至圖4描述藉由絲網印刷形成散熱層30的方法。
圖2示出了基膜20。圖2的基膜20可以被理解為在未安裝晶片12並且未形成佈線線路24和阻焊劑26的狀態下的膜22。
圖2的基膜20在被切割為封裝單元之前示出為帶狀。
帶狀基膜20可以具有安裝區域20b，所述安裝區域20b限定在沿著基膜20的長度分開的至少兩個區域中。可以在每個安裝區域20b中限定用於安裝晶片12的位置20c。
帶狀基膜20可取自捲軸以製造帶狀基膜20，並且帶狀基膜20具有在帶狀基膜20的兩側成行地形成的通孔20a以用於饋送。
圖3示出了網孔板40。網孔板40具有形成在框架中的網孔42。
每個網孔42可以理解為形成有細通孔的篩網，網孔板40上的熱介面材料穿過所述細通孔並向下供應。
網孔42也形成在沿著網孔板40的長度分開的至少兩個區域中，並且具有對應於基膜20的安裝區域20b的位置。
為了形成根據本公開的實施例的散熱層30，如圖4所示，圖3的網孔板40可以被佈置並對準在基膜20的後表面上，所述基膜20具有在其前表面上限定的安裝區域20b，如圖2所示。
當網孔板40如圖4所示佈置和對齊時，網孔板40的每個網孔42定位成朝向基膜20的後表面。
如圖4所示，在網孔板40被佈置和對準之後，熱介面材料32被供應到網孔板40上。熱介面材料32可以穿過網孔42。作為熱介面材料32，可以使用各種材料，每種材料具有黏附到基膜20的後表面的黏附性、具有散熱功能、能夠以凝膠狀態供給、能夠在供給之後固化，並且即使在固化之後也保持彈性。
擠壓器50佈置在網孔板40上。擠壓器50可在其下部包括具有彈性和大於網孔42的寬度的葉片。擠壓器50可配置為在與網孔板40的頂表面和網孔42的頂表面接觸的同時沿方向M1和方向M2往復運動。
供應到網孔板40上的熱介面材料32藉由沿一個方向移動的擠壓器50的擠壓而向下移動穿過網孔42。
由此，熱介面材料32印刷在基膜20的後表面上，以具有由網孔42確定的平面圖案和均勻的薄厚度。
當在圖4的方法中將熱介面材料32絲網印刷在基膜20的後表面上時，在每個網孔42所形成的每個位置處（即，在基膜20後表面上的對應於每個安裝區域20b的每個位置處）形成散熱層30。
藉由圖4的方法形成的散熱層30可以形成為在每個位置處具有與網孔42的形狀對應的各種圖案中的每一個。
例如，在網孔42形成為如圖3所示的矩形形狀的情況下，散熱層30可以形成為在每個位置具有矩形圖案。也就是說，散熱層30形成在帶狀基膜20的後表面上，以在與至少兩個安裝區域20b中的每一個相對應的每個位置處具有矩形圖案。
通常，對準鍵20d（見圖5）形成在基膜20的後表面上，以用於在製造過程中實現對準。一個或多個對準鍵20d可以形成在基膜20的後表面上且與每個安裝區域20b相對應。
因此，散熱層30可以形成為在對應於每個安裝區域20b的每個位置處不與上述對準鍵20d重疊。
為此，散熱層30形成為在對應於每個安裝區域20b的每個位置處具有如圖5或圖6所示的矩形圖案。
圖5示出了形成為具有矩形圖案的散熱層30，該矩形圖案不與形成在基膜20的後表面上的對準鍵20d重疊，並且具有比相應的安裝區域20b的長度短的長度。
圖6示出了形成為具有矩形圖案的散熱層30，該矩形圖案不與形成在基膜20的後表面上的對準鍵20d重疊，並且具有小於相應安裝區域20b的寬度的寬度。
圖5和圖6中的每個圖的散熱層30形成為在每個位置處被限制在安裝區域20b的範圍內。
如圖5和圖6所示，散熱層30形成為在對應於每個安裝區域20b的每個位置處具有矩形圖案。此後，針對每個安裝區域20b切割帶狀基膜20。由此可以製造如圖1所示的單獨的散熱COF封裝10。
如圖7所示，散熱層30可以以帶狀圖案形成在帶狀基膜20的後表面上。
帶狀圖案可理解為在長度方向上延伸以對應於至少兩個安裝區域並具有預定寬度。具有帶狀圖案的散熱層30不與形成在基膜20的後表面上的對準鍵20d重疊，並且具有比至少兩個安裝區域20b中的每一個的寬度更小的寬度。
如圖7所示，散熱層30形成在帶狀基膜20的後表面上以具有帶狀圖案。此後，針對每個安裝區域20b切割基膜20。由此可以製造如圖1所示的單獨的散熱COF封裝10。
散熱層30可如圖8所示在對應於安裝區域20b的每個位置處以不與對準鍵20d重疊的方式形成。
圖8的散熱層30形成為具有對應於至少兩個安裝區域20b中的每一個的圖案，並且每個圖案形成為使形成在基膜20的後表面上的對準鍵20d暴露。
更詳細地，在對準鍵20d如圖8所示位於安裝區域20b的兩個相對角落內的情況下，根據圖8的實施例的散熱層30具有以下圖案，在該圖案中藉由從包括對準鍵20d的矩形區域中排除對準鍵20d所處的兩個小矩形角落區域而將熱介面材料32印刷在剩餘區域中。
與圖8的實施例不同，對準鍵20d可以形成在矩形安裝區域20b內的各個位置處，並且與此相對應，藉由本公開實現的散熱層30可以被修改成排除對準鍵20d所處的區域之外的各種圖案，從而使對準鍵20d暴露。
因此，當散熱層30形成為具有圖5至圖8所示的圖案時，本公開的實施例可以提供以下優點：可以使用對準鍵20d穩定地執行製造過程。
如從以上描述中顯而易見的，根據本公開的實施例的散熱COF封裝可以提供以下優點：藉由在基膜的後表面上包括藉由絲網印刷熱介面材料形成的散熱層，可以可靠地執行散熱。
此外，在根據本公開的實施例的散熱COF封裝中，散熱層可以形成為具有均勻的薄厚度和小的負載，並且可以藉由絲網印刷在期望的大面積上形成散熱層。
因此，根據本公開的實施例的散熱COF封裝在安裝到顯示面板時不會干擾機械部件、可以防止在為了安裝而轉移時發生的垂流、可以減少施加和固化熱介面材料所需的時間，並且由於可以在大面積上形成散熱層故可以實現改進的散熱效率。
雖然上面已經描述了各種實施例，但是本領域的技術人員將理解，所描述的實施例僅僅是示例性的。因此，不應基於所描述的實施例來限制本文所描述的公開內容。
10:散熱薄膜覆晶封裝,散熱COF封裝
12:晶片
14:凸塊
16:填充樹脂
20:基膜
20a:通孔
20b:安裝區域
20c:位置
20d:對準鍵
22:膜
24:佈線線路
26:阻焊劑
30:散熱層
32:熱介面材料
40:網孔板
42:網孔
50:擠壓器
M1:方向
M2:方向
圖1是示出根據本公開的實施例的散熱薄膜覆晶封裝的示例表示的側視圖。
圖2是示出基膜的示例表示的俯視圖。
圖3是示出網孔板的示例表示的俯視圖。
圖4是有助於解釋用於形成散熱層的絲網印刷方法的示圖示例的表示。
圖5是示出在基膜的後表面上形成的散熱層的示例表示的俯視圖。
圖6是示出在基膜的後表面上形成的散熱層的另一示例表示的俯視圖。
圖7是示出在基膜的後表面上形成的散熱層的又一示例表示的俯視圖。
圖8是示出在基膜的後表面上形成的散熱層的又一示例表示的俯視圖。
10:散熱薄膜覆晶封裝，散熱COF封裝
12:晶片
14:凸塊
16:填充樹脂
20:基膜
22:膜
24:佈線線路
26:阻焊劑
30:散熱層

Claims (7)

  1. 一種散熱薄膜覆晶封裝，包括： 基膜，所述基膜具有安裝在所述基膜的一個表面上的安裝區域中的晶片，以及所述基膜形成有佈線線路；以及 散熱層，所述散熱層是藉由將熱介面材料絲網印刷在所述基膜的與所述安裝區域對應的相對表面上而形成的。
  2. 根據請求項1所述的散熱薄膜覆晶封裝，其中，所述散熱層形成為在對應於所述安裝區域且不包括形成在所述基膜的所述相對表面上的對準鍵的區域中具有矩形圖案。
  3. 根據請求項1所述的散熱薄膜覆晶封裝，其中，所述散熱層形成為具有對應於所述安裝區域且使形成在所述基膜的所述相對表面上的對準鍵暴露的圖案。
  4. 一種散熱薄膜覆晶封裝，包括： 基膜，所述基膜配置為帶狀，且在沿著所述基膜的長度分開的至少兩個區域的每個區域中限定有安裝區域，晶片安裝於所述安裝區域中且佈線線路形成在所述安裝區域中；以及 散熱層，所述散熱層是藉由將熱介面材料絲網印刷在所述基膜的相對表面上的、與至少兩個安裝區域對應的至少兩個散熱區域中而形成的。
  5. 根據請求項4所述的散熱薄膜覆晶封裝，其中， 所述散熱層形成為具有與所述至少兩個安裝區域中的每一個對應的矩形圖案，以及 每個矩形圖案具有比相應的安裝區域更小的寬度或更短的長度，同時不與形成在所述基膜的所述相對表面上的對準鍵重疊。
  6. 根據請求項4所述的散熱薄膜覆晶封裝，其中， 所述散熱層形成為帶狀圖案，所述帶狀圖案在長度方向上延伸以與所述至少兩個安裝區域中的全部安裝區域對應且具有預定寬度，以及 所述帶狀圖案具有小於所述至少兩個安裝區域的寬度，同時不與形成在所述基膜的所述相對表面上的對準鍵重疊。
  7. 根據請求項4所述的散熱薄膜覆晶封裝，其中， 所述散熱層形成為具有與所述至少兩個安裝區域中的每一個對應的圖案，以及 每個圖案使形成在所述基膜的所述相對表面上的對準鍵暴露。
TW109119358A 2019-06-10 2020-06-09 散熱薄膜覆晶封裝 TW202046466A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0068216 2019-06-10
KR1020190068216A KR102644356B1 (ko) 2019-06-10 2019-06-10 방열 칩 온 필름 패키지

Publications (1)

Publication Number Publication Date
TW202046466A true TW202046466A (zh) 2020-12-16

Family

ID=73657406

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109119358A TW202046466A (zh) 2019-06-10 2020-06-09 散熱薄膜覆晶封裝

Country Status (3)

Country Link
KR (1) KR102644356B1 (zh)
CN (1) CN112071812A (zh)
TW (1) TW202046466A (zh)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1195243C (zh) * 1999-09-30 2005-03-30 三星电子株式会社 用于液晶显示器的薄膜晶体管阵列屏板及其制造方法
US7275424B2 (en) * 2003-09-08 2007-10-02 Analog Devices, Inc. Wafer level capped sensor
JP5096782B2 (ja) * 2007-04-19 2012-12-12 ルネサスエレクトロニクス株式会社 半導体装置
KR101535223B1 (ko) * 2008-08-18 2015-07-09 삼성전자주식회사 테이프 배선 기판, 칩-온-필름 패키지 및 장치 어셈블리
KR100944274B1 (ko) * 2008-11-28 2010-02-25 스템코 주식회사 연성 회로 기판 및 그 제조 방법, 상기 연성 회로 기판을 포함하는 반도체 패키지 및 그 제조 방법
KR100922415B1 (ko) * 2009-06-15 2009-10-16 스템코 주식회사 연성 회로 기판의 제조 방법 및 연성 회로 기판, 반도체 패키지의 제조 방법 및 반도체 패키지
KR20180121058A (ko) * 2017-04-28 2018-11-07 주식회사 디비하이텍 플렉서블 반도체 패키지
CN109844944B (zh) * 2017-08-21 2024-02-02 金学模 改善视觉外观性及加工性的层压石墨的膜上芯片型半导体封装
KR102440889B1 (ko) * 2017-10-26 2022-09-05 주식회사 엘엑스세미콘 칩온필름 패키지

Also Published As

Publication number Publication date
KR102644356B1 (ko) 2024-03-06
CN112071812A (zh) 2020-12-11
KR20200141322A (ko) 2020-12-18

Similar Documents

Publication Publication Date Title
US7911050B2 (en) Semiconductor device and method for manufacturing the same
KR100652519B1 (ko) 듀얼 금속층을 갖는 테이프 배선기판 및 그를 이용한 칩 온필름 패키지
KR100681398B1 (ko) 열방출형 반도체 칩과 테이프 배선기판 및 그를 이용한테이프 패키지
JP2004071670A (ja) Ｉｃパッケージ、接続構造、および電子機器
US20060151206A1 (en) Semiconductor device and manufacturing method therefor
TWI615934B (zh) 半導體裝置、顯示面板總成、半導體結構
KR20220064598A (ko) 연성 인쇄회로기판, cof 모듈 및 이를 포함하는 전자디바이스
JP2006310859A (ja) 通気口を有する半導体パッケージのための方法及びシステム
US7508073B2 (en) Wiring board, semiconductor device using the same, and method for manufacturing wiring board
US20190378777A1 (en) Chip on film package
KR101369300B1 (ko) 방열성을 향상시킨 칩 온 필름 패키지
KR20220054102A (ko) 연성 인쇄회로기판, cof 모듈 및 이를 포함하는 전자디바이스
TW202046466A (zh) 散熱薄膜覆晶封裝
US20190287931A1 (en) Chip on film package
US11581261B2 (en) Chip on film package
US6853080B2 (en) Electronic device and method of manufacturing the same, and electronic instrument
KR101370445B1 (ko) 방열성을 향상시킨 칩 온 필름 패키지
CN111106097B (zh) 膜上芯片封装件
KR101279469B1 (ko) 방열성을 향상시킨 칩 온 필름 패키지
KR101369298B1 (ko) 방열성을 향상시킨 칩 온 필름 패키지
JP2007150168A (ja) 半導体装置
TWI792738B (zh) 具有發光二極管的顯示模組及其製作方法
US20230326930A1 (en) Chip-on-film semiconductor package and display apparatus including the same
US20230044345A1 (en) Layout structure of flexible circuit board
JP2009071159A (ja) フレキシブル配線基板及びベアチップ実装方法