KR100681398B1 - 열방출형 반도체 칩과 테이프 배선기판 및 그를 이용한테이프 패키지 - Google Patents

열방출형 반도체 칩과 테이프 배선기판 및 그를 이용한테이프 패키지 Download PDF

Info

Publication number
KR100681398B1
KR100681398B1 KR1020050133623A KR20050133623A KR100681398B1 KR 100681398 B1 KR100681398 B1 KR 100681398B1 KR 1020050133623 A KR1020050133623 A KR 1020050133623A KR 20050133623 A KR20050133623 A KR 20050133623A KR 100681398 B1 KR100681398 B1 KR 100681398B1
Authority
KR
South Korea
Prior art keywords
pads
input
power
wiring patterns
ground
Prior art date
Application number
KR1020050133623A
Other languages
English (en)
Inventor
조영상
김동한
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050133623A priority Critical patent/KR100681398B1/ko
Priority to US11/488,057 priority patent/US7589421B2/en
Priority to CN2006101359939A priority patent/CN1992247B/zh
Priority to JP2006291738A priority patent/JP4998985B2/ja
Application granted granted Critical
Publication of KR100681398B1 publication Critical patent/KR100681398B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 열방출형 반도체 칩, 테이프 배선기판 및 그를 이용한 테이프 패키지에 관한 것으로, 종래의 테이프 패키지의 반도체 칩은 전원/접지 패드가 분산되어 있고, 테이프 배선기판의 배선 패턴은 동일한 폭으로 형성되기 때문에, 반도체 칩에서 발생되는 열을 배선 패턴을 통하여 외부로 신속하게 방출하는 데는 한계가 있다. 본 발명은 상기한 문제점을 해소하기 위해서, 활성면의 가장자리의 일변에 형성된 입력 패드들 중에서 전원 패드들과 접지 패드들이 일변의 중심 부분에 배열된 반도체 칩을 제공한다. 그리고 전원/접지 패드들에 본딩되는 테이프 배선기판의 전원/접지 배선 패턴들의 길이를 최대한 짧으면서 폭이 넓게 형성함으로써, 반도체 칩에서 발생되는 열을 전원/접지 패드들에 연결된 전원/접지 배선 패턴들을 통하여 외부로 신속하게 배출시키는 테이프 배선기판 및 그를 이용한 테이프 패키지를 제공한다. 또한 전원/접지 패드들은 사용 전압에 따라서 그룹을 지어 형성하고, 그룹들 중에서 적어도 한 그룹에 속한 입력 패드들에 연결된 입력 배선 패턴들의 연결부 또는 기판 패드를 일체로 형성함으로써, 반도체 칩에서 발생되는 열을 더욱 효과적으로 외부로 방출시킬 수 있다.
방열, 테이프 패키지, 씨오에프(COF), 탭(TAB), 전원, 접지

Description

열방출형 반도체 칩과 테이프 배선기판 및 그를 이용한 테이프 패키지{Semiconductor chip and tape substrate of thermal emission type and tape package using the same}
도 1은 종래기술에 따른 테이프 패키지를 보여주는 평면도이다.
도 2는 도 1의 Ⅱ-Ⅱ선 단면도이다.
도 3은 도 1의 테이프 패키지의 반도체 칩을 보여주는 평면도이다.
도 4는 도 1의 테이프 패키지 작동 중 발생되는 열에 따른 온도 분포도이다.
도 5a는 본 발명의 제 1 실시예에 따른 테이프 패키지용 열방출형 반도체 칩을 보여주는 평면도이다.
도 5b는 도 5a의 "A" 부분의 확대도이다.
도 6은 도 5의 반도체 칩이 실장된 테이프 패키지의 제 1 실시예를 보여주는 평면도이다.
도 7은 도 6의 Ⅶ-Ⅶ선 단면도이다.
도 8은 도 5의 반도체 칩이 실장된 테이프 패키지의 제 2 실시예를 보여주는 평면도이다.
도 9a은 도 5의 반도체 칩이 실장된 테이프 패키지의 제 3 실시예를 보여주는 평면도이다.
도 9b는 도 9a의 전원/접지 배선 패턴을 보여주는 확대도이다.
도 10은 도 5의 반도체 칩이 실장된 테이프 패키지의 제 4 실시예를 보여주는 확대도이다.
도 11은 도 5의 반도체 칩이 실장된 테이프 패키지의 제 5 실시예를 보여주는 확대도이다.
도 12는 도 5의 반도체 칩이 실장된 테이프 패키지의 제 6 실시예를 보여주는 확대도이다.
도 13은 본 발명의 제 2 실시예에 따른 반도체 칩이 실장된 테이프 패키지를 보여주는 평면도이다.
* 도면의 주요 부분에 대한 설명 *
110 : 반도체 칩 112 : 입력 패드
113 : 신호 패드 114 : 전원 패드
115 : 접지 패드 116 : 출력 패드
118 : 범프 120 : 테이프 배선기판
121 : 베이스 필름 122 : 스프로켓 홀
123 : 입력 배선 패턴 124 : 신호 배선 패턴
125 : 전원 배선 패턴 126 : 접지 배선 패턴
128 : 출력 배선 패턴 129 : 보호층
130 : 성형수지 200 : 테이프 패키지
217 : 전원 분산용 패드 727 : 내부 배선 패턴
본 발명은 테이프 패키지 기술에 관한 것으로, 더욱 상세하게는 반도체 칩에서 발생되는 열을 효과적으로 외부로 방출될 수 있도록 입력 패드들이 배열된 열방출형 반도체 칩, 테이프 배선기판 및 그를 이용한 테이프 패키지에 관한 것이다.
최근 휴대폰용 LCD(Liquid Crystal Display), 컴퓨터용 TFT LCD(Thin Film Transistor LCD), 가정용 PDP(Plasma Display Panel) 등 평판 표시 장치 산업의 발달에 힘입어 평판 표시 장치의 구동 칩(drive IC) 부품인 테이프 패키지(tape package)의 제조 산업 또한 발전하고 있다.
이와 같은 테이프 패키지는 테이프 배선기판(tape substrate)을 이용한 반도체 패키지로서, 테이프 캐리어 패키지(Tape Carrier Package; TCP)와 칩 온 필름(Chip On Film; COF) 패키지로 나눌 수 있다. TCP는 테이프 배선기판의 윈도우(window)에 노출된 인너 리드(inner lead)에 반도체 칩이 인너 리드 본딩(Inner Lead Bonding; ILB) 방식으로 실장된 구조를 갖는다. COF 패키지는 윈도우가 없는 테이프 배선기판에 반도체 칩이 플립 칩 본딩(flip chip bonding) 방식으로 실장된 구조를 갖는다.
테이프 패키지는 외부접속단자로 솔더 볼 대신에 테이프 배선기판 위에 형성된 입/출력 배선 패턴을 사용하며, 입/출력 배선 패턴의 끝단이 인쇄회로기판과 디스플레이 패널(panel)에 접합된다.
종래기술에 따른 테이프 패키지(100)는, 도 1 내지 도 3에 도시된 바와 같이, COF 패키지로서, 테이프 배선기판(20)의 상부면에 반도체 칩(10)이 범프(18)를 매개로 플립 칩 본딩된다. 그리고 플립 칩 본딩된 부분은 언더필 공정에 의해 충진된 성형수지(30)에 의해 보호된다. 이때 테이프 배선기판(20)의 입/출력 배선 패턴(23, 28)들의 일단에 범프(18)를 매개로 반도체 칩(10)이 플립 칩 본딩된다.
반도체 칩(10)은 활성면(11)의 가장자리 둘레에 입/출력 패드(12, 16)들이 형성되어 있고, 활성면(11)의 중심 부분에 로직 셀(logic cell)들이 분포되어 있다. 입력 패드(12)들은 반도체 칩(10)의 일측의 장변을 따라서 형성되며, 신호 패드(13)들을 비롯하여 전원 패드(14)들과 접지 패드(15)들을 포함한다. 반도체 칩(10) 전체에 일정한 전원 및 접지를 제공하기 위해서, 전원/접지 패드(14, 15)들은 분산 배치되어 있다.
이때 로직 셀들이 반도체 칩(10)의 중심 부분에 분포되어 있기 때문에, 테이프 패키지(100)가 동작할 때, 도 4에 도시된 바와 같이, 반도체 칩(10)의 중심 부분에서 열이 가장 많이 발생되는 것을 확인할 수 있다. 테이프 패키지(100)의 반도체 칩(10)에서 발생되는 열은 반도체 칩(10)에 접합된 입/출력 배선 패턴들을 경유하여 인쇄회로기판(40)과 패널(50)로 방출된다.
그런데 입/출력 배선 패턴(12, 16)들은 열의 이동 경로와 무관하게 동일한 피치(pitch)와 폭(width)으로 패터닝되기 때문에, 반도체 칩(10)의 중심 부분에서 발생되는 열을 효과적으로 외부로 방출시키는 데는 한계가 있다.
그리고 열이 상대적으로 많이 발생되는 전원/접지 패드(14, 15)들은 입력 패 드(12)들 내에서 분산되어 있기 때문에, 열의 이동 경로인 입력 배선 패턴(23)의 길이가 길어져 열방출성이 떨어진다. 즉 일반적으로 입력 배선 패턴(23)들은 반도체 칩(10)의 중심 부분에서 외곽으로 갈수록 길이가 점차적으로 길어진다. 그런데 입력 패드(12)들에 포함된 전원/접지 패드(14, 15)들이 분산되어 있기 때문에, 전원/접지 패드(14, 15)들에 연결된 입력 배선 패턴(23)들은 중심 부분에 형성된 입력 배선 패턴(23)들에 비해서 상대적으로 길이가 길다. 따라서 전원/접지 패드(14, 15)들에 연결된 입력 배선 패턴(23)들을 통한 열의 이동 경로가 길어지기 때문에, 열방출성이 상대적으로 떨어지게 된다.
또한 반도체 칩(10)의 동작 주파수 및 사용 전압의 급속한 증가 추세에 따라 동작 중 다량의 열이 발생되기 때문에, 이 열을 효과적으로 외부로 방출시킬 수 있는 테이프 패키지의 방열 설계와 관련된 요구 또한 증가할 것으로 예상된다.
따라서, 본 발명의 목적은 반도체 칩에서 발생되는 열을 효과적으로 외부로 방출시킬 수 있도록 하는 데 있다.
상기 목적을 달성하기 위하여, 본 발명에 따른 테이프 패키지용 열방출형 반도체 칩은 활성면의 가장자리 둘레에 입력 패드와 출력 패드가 배열되어 있다. 입력 패드들은 활성면의 가장자리의 일변에 배열되며, 전원 패드들과 접지 패드들을 포함한다. 출력 패드들은 입력 패드들 외측의 활성면의 가장자리 둘레에 배열된다. 이때 전원 패드들과 접지 패드들은 일변의 중심 부분에 배열된다.
본 발명에 따른 열방출형 반도체 칩에 있어서, 입력 패드들은 적어도 하나 이상의 신호 패드를 포함하며, 신호 패드는 전원/접지 패드들 양쪽에 배열된다.
본 발명에 따른 열방출형 반도체 칩에 있어서, 전원 패드들과 접지 패드들은 사용 전압에 따라서 그룹을 지어 형성된다.
본 발명에 따른 열방출형 반도체 칩에 있어서, 반도체 칩의 활성면은 직사각형 형태로 일측의 장변에 입력 패드들이 배열된다.
그리고 본 발명에 따른 열방출형 반도체 칩에서, 입력 패드들은 전원/접지 패드들이 형성된 일변의 중심 부분에서 일정 간격 이격된 위치에 형성된 적어도 하나 이상의 전원 분산용 패드를 더 포함할 수 있다.
본 발명은 또한 열방출형 반도체 칩을 이용한 테이프 패키지를 제공한다. 테이프 패키지는 반도체 칩이 테이프 배선기판에 본딩되며, 본딩된 부분은 반도체 칩과 테이프 배선기판 사이에 충진되는 성형수지에 의해 보호된다. 이때 테이프 배선기판은 베이스 필름과, 베이스 필름의 일면에 금속층을 패터닝하여 형성된 배선 패턴을 포함한다. 베이스 필름은 일면에 반도체 칩이 실장되는 칩 실장 영역을 갖는다. 배선 패턴은 칩 실장 영역에 형성된 일단들에 입/출력 패드들이 각각 범프를 매개로 본딩되고, 일단들과 각각 연결된 타단들은 칩 실장 영역을 중심으로 양쪽으로 뻗어 있는 입/출력 배선 패턴들을 갖는다. 입력 배선 패턴들은 입력 패드들과 각각 연결되어 일측으로 뻗어 있다. 출력 배선 패턴들은 출력 패드들과 각각 연결되어 타측으로 뻗어 있다. 그리고 입/출력 배선 패턴들의 양단부를 제외한 배선 패턴 부분을 덮는 보호층을 포함한다.
본 발명에 따른 열방출형 테이프 패키지에 있어서, 입력 패드들은 적어도 하나 이상의 신호 패드를 포함하며 신호 패드는 전원/접지 패드들 양쪽에 배열되어 있다.
본 발명에 따른 열방출형 테이프 패키지에 있어서, 입력 배선 패턴은 전원 배선 패턴, 접지 배선 패턴 및 신호 배선 패턴을 포함하며, 전원/접지 배선 패턴은 직선에 가깝게 형성된다.
본 발명에 따른 열방출형 테이프 패키지에 있어서, 입력 배선 패턴은 입력 패드가 범프를 매개로 본딩되는 기판 패드와, 기판 패드와 연결되어 있으며 보호층으로 덮인 연결부와, 연결부와 연결되어 있으며 보호층 밖으로 노출되어 인쇄회로기판에 본딩되는 접속 패드를 포함한다. 이때 중심 부분에 배치된 입력 배선 패턴들의 연결부의 폭이 기판 패드의 폭보다는 상대적으로 넓게 형성될 수 있다. 특히 전원/접지 배선 패턴의 연결부의 폭이 전원/접지 배선 패턴의 기판 패드의 폭보다는 상대적으로 넓게 형성될 수 있다.
본 발명에 따른 열방출형 테이프 패키지에 있어서, 전원 패드들과 접지 패드들은 사용 전압에 따라서 그룹을 지어 형성될 수 있다. 그룹들 중에서 적어도 한 그룹에 속한 입력 패드들에 연결된 입력 배선 패턴들의 연결부 또는 접속 패드가 일체로 형성될 수 있다.
본 발명에 따른 열방출형 테이프 패키지에 있어서, 입력 패드들은 전원/접지 패드들이 형성된 일변의 중심 부분에서 일정 간격 이격된 위치에 형성된 적어도 하나 이상의 전원 분산용 패드를 더 포함할 수 있다. 입력 배선 패턴들은 일단은 전 원 배선 패턴의 기판 패드와 연결되어 칩 실장 영역 안쪽에 형성되며, 일단과 연결된 타단에 전원 분산용 패드가 범프를 매개로 본딩되는 내부 배선 패턴을 더 포함한다. 이때 전원 분산용 패드는 일변의 중심 부분에서 양쪽에 형성될 수 있다.
본 발명은 또한 전술된 열방출형 반도체 칩이 실장되는 테이프 배선기판을 제공한다. 즉 테이프 배선기판은 베이스 필름과, 베이스 필름의 일면에 금속층을 패터닝하여 형성된 배선 패턴을 포함한다. 베이스 필름은 일면에 반도체 칩이 실장되는 칩 실장 영역을 갖는다. 배선 패턴은 칩 실장 영역에 형성된 일단들에 입/출력 패드들이 각각 범프를 매개로 본딩되고, 일단들과 각각 연결된 타단들은 칩 실장 영역을 중심으로 양쪽으로 뻗어 있는 입/출력 배선 패턴들을 갖는다. 입력 배선 패턴들은 입력 패드들과 각각 연결되어 일측으로 뻗어 있다. 출력 배선 패턴들은 출력 패드들과 각각 연결되어 타측으로 뻗어 있다. 그리고 입/출력 배선 패턴들의 양단부를 제외한 배선 패턴 부분을 덮는 보호층을 포함한다. 특히 중심 부분에 형성된 입력 배선 패턴들은 직선에 가깝게 형성된다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하고자 한다.
제 1 실시예 : 반도체 칩
도 5a는 본 발명의 제 1 실시예에 따른 테이프 패키지용 열방출형 반도체 칩(110)을 보여주는 평면도이다. 도 5b는 도 5a의 "A" 부분의 확대도이다. 한편 도 5a에서는 도면을 간략하게 표시하기 위해서, 전원/접지 패드(113, 115)를 하나씩만 도시하였지만, 실질적으로 도 5b에 도시된 바와 같이 4개가 한 그룹으로 형성된다.
도 5a 및 도 5b를 참조하면, 제 1 실시예에 따른 테이프 패키지용 반도체 칩(110)은 활성면(111)의 가장자리 둘레에 입력 패드(112)들과 출력 패드(116)들이 배열되어 있으며, 입력 패드(112)들은 활성면(111)의 가장자리의 일변에 배열된다.
특히 입력 패드(112)들 중 전원 패드(114)들과 접지 패드(115)들은 일변의 중심 부분에 배열된다. 이유는 활성면(111)의 일변의 중심 부분에 배치되는 입력 패드(112)들과 연결되는 테이프 배선기판의 입력 배선 패턴의 길이가 상대적으로 짧기 때문에, 반도체 칩(110)의 중심 부분에서 발생되는 열을 신속하게 외부로 방출시킬 수 있기 때문이다.
따라서 제 1 실시예에 따른 반도체 칩(110)은 입력 패드(112)들 중 상대적으로 열 발생이 많은 전원/접지 패드(114, 115)들이 활성면(111)의 일변의 중심 부분에 배치됨으로써, 반도체 칩(110)에서 발생되는 열을 전원/접지 패드(114, 115)들에 연결된 테이프 배선기판의 입력 배선 패턴을 통하여 더욱 신속하게 외부로 배출시킬 수 있다.
제 1 실시예에 따른 반도체 칩(110)에 대해서 구체적으로 설명하면 다음과 같다. 반도체 칩(110)은 활성면(111)이 직사각형 형태로, 활성면(111)의 가장자리 둘레에 입력 패드(112)들과 출력 패드(116)들이 배열되어 있다.
입력 패드(112)들은 활성면(111)의 일측의 장변에 배열되며, 신호 패드(113)들, 전원 패드(114)들 및 접지 패드(115)들을 포함한다. 전원 패드(114)들과 접지 패드(115)들은 일측의 장변의 중심 부분에 배치되며, 신호 패드(113)들은 전원/접 지 패드(114, 115)들의 양쪽에 배치된다.
그리고 전원 패드(114)들과 접지 패드(115)들은 사용 전압에 따라서 그룹을 지어 형성된다. 예컨대 반도체 칩(110)이 사용 전압으로 1.5볼트(V1)와 5볼트(V2)를 사용할 경우, 1.5볼트를 사용하는 전원 패드(114a)들과 접지 패드(115a)들이 각각 그룹(VDD1, VSS1)을 지어 형성되고, 5볼트를 사용하는 전원 패드(114b)들과 접지 패드(115b)들이 각각 그룹(VDD2, VSS2)을 지어 형성된다. 이때 VDD1과 VSS1이 인접하게 배열되고, VDD2와 VSS2가 인접하게 배열된다. 4개의 그룹은 VDD1, VSS1, VDD2, VSS2 순으로 배열되거나, VDD1, VSS1, VSS2, VDD2 순으로 배열되거나, VSS1, VDD1, VSS2, VDD2 순으로 배열되거나, VDD2, VSS2, VDD1, VSS1순으로 배열되거나, VDD2, VSS2, VSS1, VDD1 순으로 배열되거나, VSS2, VDD2, VSS1, VDD1 순으로 배열될 수 있다. 본 실시예에서는 4개의 그룹이 VDD1, VSS1, VDD2, VSS2 순으로 배열된 예를 개시하였다. 그리고 전원 패드(또는 접지 패드) 4개가 한 그룹으로 형성된 예를 개시하였지만 이에 한정되는 것은 아니다.
그리고 출력 패드(116)들은 입력 패드(112)들이 배치된 부분을 제외한 활성면(111)의 가장자리 둘레에 형성된다.
한편 본 실시예에서는 활성면(111)의 네 변에 입력/출력 패드(112, 116)들이 형성된 예를 개시하였지만 이에 한정되는 것은 아니며, 활성면의 두 장변에 각각 입력 패드들과 출력 패드들이 분리되어 형성될 수도 있다.
제 1 실시예 : 테이프 패키지
본 발명의 제 1 실시예에 따른 반도체 칩(110)이 실장된 테이프 패키지(200)의 제 1 실시예가 도 6 및 도 7에 도시되어 있다. 도 6은 도 5의 반도체 칩(110)이 실장된 테이프 패키지(200)의 제 1 실시예를 보여주는 평면도이다. 도 7은 도 6의 Ⅶ-Ⅶ선 단면도이다.
도 6 및 도 7을 참조하면, 제 1 실시예에 따른 테이프 패키지(200)는 반도체 칩(110)이 범프(118)를 매개로 테이프 배선기판(120)의 상부면에 플립 칩 본딩되며, 플립 칩 본딩된 부분은 반도체 칩(110)과 테이프 배선기판(120) 사이에 충진된 성형수지(130)에 의해 보호되는 COF 패키지의 일종이다. 이때 반도체 칩(110)이 테이프 배선기판(120)에 플립 칩 본딩되기 때문에, 반도체 칩(110)의 배면에 가려 반도체 칩(110)의 입/출력 패드(112, 116)와 배선 패턴(123, 128)의 일단 부분이 보이지 않지만 도 6에서는 이를 도시하여 입/출력 패드(112, 116)와 배선 패턴(123, 128)의 일단 부분이 연결된 상태를 도시하였다.
테이프 배선기판(120)은 베이스 필름(121; base film)의 상부면에 금속층을 패터닝하여 형성된 배선 패턴(123, 128)을 포함한다.
베이스 필름(121)은 중심 부분에 반도체 칩(110)이 실장되는 칩 실장 영역이 마련되어 있으며, 베이스 필름(121)의 양측의 가장자리를 따라서 일정 간격을 두고 스프로켓 홀(122; sprocket hole)들이 형성되어 있다. 이때 칩 실장 영역은 스프로켓 홀(122)들이 배열된 방향에 수직한 방향으로 형성된다.
베이스 필름(121)의 소재로 절연성의 합성수지가 사용될 수 있으며, 예컨대 폴리이미드 수지(polyimide resin), 아크릴 수지(acrylic resin), 폴리에테르니트 릴 수지(polyether-nitrile resin), 폴리에테르술폰 수지(polyether-sulfone resin), 폴리에틸렌 테레프탈레이트 수지(polyethylene terephthalate resin) 폴리에틸렌 나프탈레이드 수지(polyethylene naphthalate resin) 또는 폴리염화비닐 수지(polyvinyl chloride resin) 등의 합성수지가 사용될 수 있다. 바람직하게는 베이스 필름(121)의 소재로 폴리이미드 수지를 사용하는 것이다.
한편 테이프 패키지(200)가 실장 환경에 사용될 때는 스프로켓 홀(122)들이 형성된 베이스 필름(121)의 가장자리 부분은 제거되고, 스프로켓 홀(122)의 안쪽의 패키지 영역이 테이프 패키지(200)용 베이스 필름(121)으로 사용된다.
배선 패턴(123, 128)은 베이스 필름(121)의 상부면에 금속층으로 동박(Cu Foil)을 부착한 다음 사진 공정으로 패터닝하여 형성한다. 배선 패턴(123, 128)은 일단에 입/출력 패드(112, 116)들이 각각 범프(118)를 매개로 플립 칩 본딩되고, 일단들과 연결된 타단들은 칩 실장 영역 밖으로 뻗어 있는 입/출력 배선 패턴(123, 128)들을 포함한다. 이때 입/출력 배선 패턴(123, 128)들의 일단은 입/출력 패드(112, 116)들이 본딩될 수 있도록 칩 실장 영역의 가장자리 둘레에 형성되며, 입력 배선 패턴(123)들의 타단은 반도체 칩(110)을 중심으로 베이스 필름(121)의 일측으로 뻗어 있고, 출력 배선 패턴(128)들의 타단은 베이스 필름(121)의 타측으로 뻗어 있다. 입력 배선 패턴(123)들과 출력 배선 패턴(128)들은 스프로켓 홀(122)들이 형성된 방향과 나란한 방향으로 뻗어 있다. 입력 배선 패턴(123)들의 타단은 인쇄회로기판에 본딩되고, 출력 배선 패턴(128)들의 타단은 패널에 본딩된다.
그리고 입력 배선 패턴(123)들은 전원 패드(114)들에 각각 연결되는 전원 배 선 패턴(125)들과, 접지 패드(115)들에 각각 연결되는 접지 배선 패턴(126)들과, 신호 패드(113)들에 각각 연결되는 신호 배선 패턴(124)들을 포함한다. 이때 전원/접지 배선 패턴(125, 126)들은 베이스 필름(121)의 중심 부분에 형성되기 때문에, 신호 배선 패턴(124)들에 비해서 길이가 상대적으로 짧게 형성된다.
배선 패턴(123, 128)의 소재로서 구리를 비롯하여 양호한 전기 전도성을 갖는 니켈(Ni), 금(Au), 솔더(solder) 또는 이들 재료의 합금 등이 사용될 수 있다. 한편 제 1 실시예에서는 배선 패턴(123, 128)이 베이스 필름(121)의 상부면에만 형성된 예를 개시하였지만, 하부면에도 함께 형성될 수 있다.
그리고 베이스 필름(121)의 상부면에 형성된 배선 패턴(123, 128)은 솔더 레지스트(solder resist)와 같은 보호층(129)으로 보호되며, 반도체 칩(110)의 입/출력 패드(112, 116)들, 인쇄회로기판 및 패널에 본딩되는 입/출력 배선 패턴(123, 128)들의 양단은 보호층(129) 밖으로 노출되어 있다.
이때 입력 배선 패턴(123)은 기판 패드(123a), 연결부(123b) 및 접속 패드(123c)로 이루어진다. 기판 패드(123a)는 입력 패드(112)에 범프(118)를 매개로 본딩된다. 연결부(123b)은 기판 패드(123a)와 연결되어 있으며 보호층(129)으로 덮여 있다. 그리고 접속 패드(123c)는 연결부(123b)와 연결되어 있으며, 보호층(129) 밖으로 노출되어 인쇄회로기판에 본딩된다. 여기서 입력 배선 패턴(123)들의 접속 패드(123c)는 보호층(129)의 개방부(129a)를 통하여 일괄적으로 노출될 수 있다. 한편 출력 배선 패턴(128) 또한 입력 배선 패턴(123)과 동일하게 기판 패드, 연결부 및 접속 패드로 이루어진다.
따라서 제 1 실시예에 따르면, 반도체 칩(110)은 활성면의 일변의 중심 부분에 전원/접지 패드(114, 115)들이 배열되고, 전원/접지 패드(114, 115)들에 상대적으로 길이가 짧은 전원/접지 배선 패턴(125, 126)들이 연결되기 때문에, 반도체 칩(110)의 중심 부분에서 발생되는 열은 전원/접지 배선 패턴(125, 126)들을 통하여 신속하게 외부로 방출시킬 수 있다.
한편 제 1 실시예에서는 테이프 패키지(200)로서 COF 패키지를 개시하였지만, TCP에도 그대로 적용할 수 있음은 물론이다.
제 2 실시예 : 테이프 패키지
본 발명의 제 1 실시예에 따른 반도체 칩(110)이 실장된 테이프 패키지(300)의 제 2 실시예가 도 8에 도시되어 있다. 한편 테이프 배선기판(220)의 출력 배선 패턴들은 제 1 실시예에 테이프 패키지와 거의 동일하게 형성되기 때문에 생략하고, 도 8을 포함한 이후의 도면에서는 테이프 배선기판의 입력 배선 패턴 부분을 중심으로 도시하였다.
도 8을 참조하면, 제 2 실시예에 따른 테이프 패키지(300)는 전원/접지 배선 패턴(225, 226)들을 통하여 열을 좀 더 효과적으로 외부로 방출할 수 있도록 전원/접지 배선 패턴(225, 226)들은 직선에 가깝게 형성된다.
이유는 반도체 칩(110)에서 발생된 열의 이동은 거리와 관계되기 때문에, 전원/접지 배선 패턴(225, 226)들을 최대한 직선에 가깝게 형성하는 것이 바람직하다. 즉 보호층(229)의 개방부(229a)로 노출되어 일정 간격으로 접속 패드(225c, 226c)로 형성되기 전까지 전원/접지 배선 패턴(225, 226)들은 최대한 직선에 가깝게 형성된다. 이때 전원/접지 배선 패턴(225, 226)들은 베이스 필름(221)의 중심 부분에 형성되기 때문에, 최대한 직선에 가깝게 형성하는 것이 가능하다.
그 외 신호 배선 패턴(224)들 또한 직선에 가깝게 형성하는 것이 바람직하다.
제 3 실시예 : 테이프 패키지
본 발명의 제 1 실시예에 따른 반도체 칩(110)이 실장된 테이프 패키지(400)의 제 3 실시예가 도 9a 및 도 9b에 도시되어 있다.
도 9a 및 도 9b를 참조하면, 제 3 실시예에 따른 테이프 패키지(400)는 전원/접지 배선 패턴(325, 326)들을 통하여 열을 좀 더 효과적으로 외부로 방출할 수 있도록 전원/접지 배선 패턴(325, 326)들은 신호 배선 패턴(324)들에 비해서 폭이 넓게 형성된다.
이유는 반도체 칩(110)에서 발생된 열의 이동은 면적과 관계되기 때문에, 전원/접지 배선 패턴(325, 326)들을 최대한 넓게 형성하는 것이 바람직하다.
한편 전원/접지 배선 패턴(325, 326)들의 기판 패드(325a, 325b)는 반도체 칩(110)의 전원/접지 패드(114, 115)들과의 접합성 때문에 폭을 넓히는 데 제한이 있지만, 보호층(329)에 덮인 연결부(325b, 326b)의 경우는 확대가 가능하다. 따라서 전원/접지 배선 패턴(325, 326)들의 연결부(325b, 326b)의 폭이 전원/접지 배선 패턴(325, 326)들의 기판 패드(325a, 325b)의 폭보다는 상대적으로 넓게 형성된다. 그리고 보호층(129)은 실질적으로 기준면(329b)에 대해서 ±150㎛의 공차(d)를 갖고 형성되기 때문에, 연결부(325b, 326b)의 폭의 확대는 보호층(129)의 기준면(329)에서 150㎛ 안쪽에서 시작된다.
그 외 가능하다면 신호 배선 패턴(324)들 또한 연결부의 폭이 기판 패드의 폭보다는 상대적으로 넓게 형성하는 것이 바람직하다.
제 4 실시예 : 테이프 패키지
본 발명의 제 1 실시예에 따른 반도체 칩(110)이 실장된 테이프 패키지(500)의 제 4 실시예가 도 10에 도시되어 있다.
도 10을 참조하면, 제 4 실시예에 따른 테이프 패키지(500)는 전원/접지 배선 패턴(425, 426)들을 통하여 열을 좀 더 효과적으로 외부로 방출할 수 있도록 그룹에 속한 전원/접지 배선 패턴(425, 426)들이 각각 일체로 형성된다.
전술된 바와 같이 반도체 칩(110)의 전원 패드(114)들과 접지 패드(115)들은 사용 전압에 따라서 그룹을 지어 형성된다. 따라서 그룹들 중에서 적어도 한 그룹에 속한 입력 패드들에 연결된 입력 배선 패턴들의 연결부를 일체로 형성한다. 여기서 입력 패드는 전원 패드(114)이거나 접지 패드이고, 입력 배선 패턴은 전원 배선 패턴(425)이거나 접지 배선 패턴이다. 물론 그룹 단위로 일정 간격으로 이격되게 형성된다.
본 실시예에서는 전원 배선 패턴(425)들의 연결부(425b)가 일체로 형성된 예를 개시하였다. 물론 전원 배선 패턴(425)들의 연결부(425b)에 대해서 인접한 접지 배선 패턴(426)의 연결부(426b)는 분리되어 있다.
제 5 실시예 : 테이프 패키지
제 4 실시예에서는 그룹에 속한 전원 배선 패턴들의 연결부를 일체로 형성한 예를 개시하였지만, 도 11에 도시된 바와 같이, 접속 패드(525c)를 일체로 형성할 수 있다.
도 11을 참조하면, 제 5 실시예에 따른 테이프 패키지(600)는 그룹에 속한 전원 배선 패턴(525)들의 접속 패드(525c)를 일체로 형성함으로써, 반도체 칩(110)에서 발생되는 열을 전원/접지 배선 패턴(525, 526)들을 통하여 좀 더 효과적으로 외부로 방출시킬 수 있다.
본 실시예에서는 전원 배선 패턴(525)들의 접속 패드(525c)가 일체로 형성된 예를 개시하였지만 이에 한정되는 것은 아니다. 물론 전원 배선 패턴(525)들의 접속 패드(525c)에 인접한 접지 배선 패턴(526)의 접속 패드(526c)는 분리되어 있다.
제 6 실시예 : 테이프 패키지
또는 도 12에 도시된 바와 같이, 그룹에 속한 전원 배선 패턴(625)들의 연결부(625b)와 접속 패드(625c)를 일체로 형성할 수도 있다.
본 실시예에 따른 테이프 패키지(700)에서는 전원 배선 패턴(625)들의 연결부(625b) 및 접속 패드(625c)가 일체로 형성된 예를 개시하였지만 이에 한정되는 것은 아니다. 물론 전원 배선 패턴(625)들의 연결부(625b)와 접속 패드(625c)에 대 해서 인접한 접지 배선 패턴(626)의 연결부(626b)과 접속 패드(626c)는 분리되어 있다.
제 2 실시예 : 반도체 칩 및 그를 이용한 테이프 패키지
도 13은 본 발명의 제 2 실시예에 따른 반도체 칩(210)이 실장된 테이프 패키지(800)를 보여주는 평면도이다.
도 13을 참조하면, 본 발명의 제 2 실시예에 따른 반도체 칩(210)이 실장된 반도체 패키지(800)는 반도체 칩(210)이 테이프 배선기판(720)에 플립 칩 본딩된 구조를 갖는다.
이때 제 1 실시예에 따른 반도체 칩의 경우 전원 패드들이 활성면의 일측 장변의 중심 부분에 배치된 구조를 갖기 때문에, 전원 패드들에서 활성면의 가장자리 부분으로 전원을 공급할 때 전압이 떨어지는 문제가 발생될 수 있다.
이를 해소하기 위해서, 제 2 실시예에 따른 반도체 칩(210)의 입력 패드(212)들은 전원/접지 패드(214, 215)들이 형성된 장변의 중심 부분에서 일정 간격 이격된 위치에 형성된 적어도 하나 이상의 전원 분산용 패드(217)를 더 포함한다. 이때 전원 분산용 패드(217)는 전원/접지 패드(214, 215)들을 중심으로 양쪽에 형성될 수 있다.
전원 분산용 패드(217)는 칩 실장 영역 내에 형성된 입력 배선 패턴(723)의 내부 배선 패턴(727)을 통하여 전원 패드(214)에 연결되며, 칩 실장 영역 밖으로 입력 배선 패턴이 패터닝되지 않는다. 즉 내부 배선 패턴(727)은 일단이 전원 배선 패턴(725)의 기판 패드(725a)와 연결되어 칩 실장 영역 안쪽에 형성되며, 일단과 연결된 타단이 전원 분산용 패드(217)에 범프를 매개로 본딩된다. 내부 배선 패턴(727)의 양단을 제외한 부분은 보호층으로 덮일 수 있다.
이때 내부 배선 패턴(727)은 전원 배선 패턴(214)을 통하여 공급된 전원을 전원 분산용 패드(217)로 공급함으로써, 활성면(211)의 가장자리 부분으로 전원을 안정적으로 공급할 수 있다. 그리고 전원 분산용 패드(217)에서 발생되는 열은 내부 배선 패턴(727)을 경유하여 전원 배선 패턴(725)으로 신속하게 배출시킬 수 있다.
그리고 내부 배선 패턴(727)을 제외한 테이프 배선기판(720) 부분은 도 6 내지 도 12에 개시된 테이프 배선기판과 동일한 구조로 구현될 수 있다.
한편, 본 명세서와 도면에 개시된 본 발명의 실시예들은 이해를 돕기 위해 특정 예를 제시한 것에 지나지 않으며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예들 이외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 자명한 것이다.
따라서, 본 발명의 구조를 따르면 반도체 칩의 입력 패드들중 전원/접지 패드들을 일측의 장변의 중심 부분에 배열 형성하고, 전원/접지 패드들에 연결되는 전원/접지 배선 패턴들의 길이를 최대한 짧으면서 폭이 넓게 형성함으로써, 반도체 칩에서 발생되는 열을 전원/접지 패드들에 연결된 전원/접지 배선 패턴들을 통하여 외부로 신속하게 배출시킬 수 있다.
또한 전원/접지 패드들은 사용 전압에 따라서 그룹을 지어 형성하고, 그룹들 중에서 적어도 한 그룹에 속한 입력 패드들에 연결된 입력 배선 패턴들의 연결부 또는 기판 패드를 일체로 형성함으로써, 반도체 칩에서 발생되는 열을 더욱 효과적으로 외부로 방출시킬 수 있다.

Claims (26)

  1. 활성면의 가장자리의 일변에 배열되며, 전원 패드들과 접지 패드들을 포함하는 복수의 입력 패드와;
    상기 입력 패드들 외측의 상기 활성면의 가장자리 둘레에 배열된 복수의 출력 패드;를 포함하며,
    상기 전원 패드들과 접지 패드들은 상기 일변의 중심 부분에 배열된 것을 특징으로 하는 테이프 패키지용 열방출형 반도체 칩.
  2. 제 1항에 있어서, 상기 입력 패드들은 적어도 하나 이상의 신호 패드를 포함하며, 상기 신호 패드는 상기 전원/접지 패드들 양쪽에 배열되는 것을 특징으로 하는 테이프 패키지용 열방출형 반도체 칩.
  3. 제 1항에 있어서, 상기 전원 패드들과 접지 패드들은 사용 전압에 따라서 그룹을 지어 형성된 것을 특징으로 하는 테이프 패키지용 열방출형 반도체 칩.
  4. 제 1항 내지 제 3항의 어느 항 항에 있어서, 상기 활성면은 직사각형 형태로 일측의 장변에 상기 입력 패드들이 배열된 것을 특징으로 하는 테이프 패키지용 열방출형 반도체 칩.
  5. 제 4항에 있어서, 상기 입력 패드들은 상기 전원/접지 패드들이 형성된 상기 일변의 중심 부분에서 일정 간격 이격된 위치에 형성된 적어도 하나 이상의 전원 분산용 패드를 더 포함하는 것을 특징으로 하는 테이프 패키지용 열방출형 반도체 칩.
  6. 활성면의 가장자리 둘레에 입력 패드들과 출력 패드들이 배열되어 있으며, 상기 입력 패드들은 상기 활성면의 가장자리의 일변에 배열되며 전원 패드들과 접지 패드들을 포함하며, 상기 전원/접지 패드들은 상기 일변의 중심 부분에 배열된 반도체 칩과;
    상기 반도체 칩의 입/출력 패드들이 각각 범프를 매개로 본딩되는 테이프 배선기판과;
    상기 반도체 칩과 상기 테이프 배선기판의 본딩된 부분을 보호하는 성형수지;를 포함하며,
    상기 테이프 배선기판은,
    일면에 상기 반도체 칩이 실장되는 칩 실장 영역을 갖는 베이스 필름과;
    상기 칩 실장 영역에 형성된 일단들에 상기 입/출력 패드들이 각각 상기 범프를 매개로 본딩되고, 상기 일단들과 각각 연결된 타단들은 상기 칩 실장 영역을 중심으로 양쪽으로 뻗어 있는 배선 패턴으로, 상기 입력 패드들과 각각 연결되어 일측으로 뻗어 있는 입력 배선 패턴들과, 상기 출력 패드들과 각각 연결되어 타측으로 뻗어 있는 출력 배선 패턴들을 갖는 배선 패턴과;
    상기 입/출력 배선 패턴들의 양단부를 제외한 상기 배선 패턴 부분을 덮는 보호층;을 포함하는 것을 특징으로 하는 열방출형 테이프 패키지.
  7. 제 6항에 있어서, 상기 입력 패드들은 적어도 하나 이상의 신호 패드를 포함하며, 상기 신호 패드는 상기 전원/접지 패드들 양쪽에 배열되는 것을 특징으로 하는 열방출형 테이프 패키지.
  8. 제 7항에 있어서, 상기 입력 배선 패턴들은,
    상기 전원 패드들에 각각 연결되는 전원 배선 패턴들과;
    상기 접지 패드들에 각각 연결되는 접지 배선 패턴들과;
    상기 신호 패드들에 각각 연결되는 신호 배선 패턴들;을 포함하며,
    상기 전원/접지 배선 패턴들은 직선에 가깝게 형성된 것을 특징으로 하는 열방출형 테이프 패키지.
  9. 제 8항에 있어서, 상기 입력 배선 패턴은,
    상기 입력 패드가 상기 범프를 매개로 본딩되는 기판 패드와;
    상기 기판 패드와 연결되어 있으며, 상기 보호층으로 덮인 연결부와;
    상기 연결부와 연결되어 있으며, 상기 보호층 밖으로 노출되어 인쇄회로기판에 본딩되는 접속 패드;를 포함하며,
    중심 부분에 배치된 상기 입력 배선 패턴들의 연결부의 폭이 기판 패드의 폭 보다는 상대적으로 넓게 형성된 것을 특징으로 하는 열방출형 테이프 패키지.
  10. 제 9항에 있어서, 상기 전원/접지 배선 패턴의 연결부의 폭이 상기 전원/접지 배선 패턴의 기판 패드의 폭보다는 상대적으로 넓은 것을 특징으로 하는 열방출형 테이프 패키지.
  11. 제 9항에 있어서, 상기 전원 패드들과 접지 패드들은 사용 전압에 따라서 그룹을 지어 형성된 것을 특징으로 하는 열방출형 테이프 패키지.
  12. 제 11항에 있어서, 상기 그룹들 중에서 적어도 한 그룹에 속한 입력 패드들에 연결된 입력 배선 패턴들의 연결부가 일체로 형성된 것을 특징으로 하는 열방출형 테이프 패키지.
  13. 제 11항에 있어서, 상기 그룹들 중에서 적어도 한 그룹에 속한 입력 패드들에 연결된 입력 배선 패턴들의 접속 패드가 일체로 형성된 것을 특징으로 하는 열방출형 테이프 패키지.
  14. 제 11항에 있어서, 상기 그룹들 중에서 적어도 한 그룹에 속한 입력 패드들에 연결된 입력 배선 패턴들의 연결부와 접속 패드가 일체로 형성된 것을 특징으로 하는 열방출형 테이프 패키지.
  15. 제 9항에 있어서, 상기 입력 패드들은 상기 전원/접지 패드들이 형성된 상기 일변의 중심 부분에서 일정 간격 이격된 위치에 형성된 적어도 하나 이상의 전원 분산용 패드를 더 포함하는 것을 특징으로 하는 열방출형 테이프 패키지.
  16. 제 15항에 있어서, 상기 입력 배선 패턴들은,
    일단은 상기 전원 배선 패턴의 기판 패드와 연결되어 상기 칩 실장 영역 안쪽에 형성되며, 상기 일단과 연결된 타단에 상기 전원 분산용 패드가 범프를 매개로 본딩되는 내부 배선 패턴을 더 포함하는 것을 특징으로 하는 열방출형 테이프 패키지.
  17. 제 16항에 있어서, 상기 전원 분산용 패드는 상기 일변의 중심 부분에서 양쪽에 형성된 것을 특징으로 하는 열방출형 테이프 패키지.
  18. 활성면의 가장자리 둘레에 입력 패드들과 출력 패드들이 배열되어 있으며, 상기 입력 패드들은 상기 활성면의 가장자리의 일변에 배열되며 전원 패드들과 접지 패드들을 포함하며, 상기 전원/접지 패드들은 상기 일변의 중심 부분에 배열된 반도체 칩이 본딩되는 테이프 배선기판으로,
    일면에 상기 반도체 칩이 실장되는 칩 실장 영역을 갖는 베이스 필름과;
    상기 칩 실장 영역에 형성된 일단들에 각각 상기 입/출력 패드들이 본딩되 고, 상기 일단들과 각각 연결된 타단들은 상기 칩 실장 영역을 중심으로 양쪽으로 뻗어 있는 배선 패턴으로, 상기 입력 패드들과 각각 연결되어 일측으로 뻗어 있는 입력 배선 패턴들과, 상기 출력 패드들과 각각 연결되어 타측으로 뻗어 있는 출력 배선 패턴들을 갖는 배선 패턴과;
    상기 입/출력 배선 패턴들의 양단부를 제외한 상기 배선 패턴 부분을 덮는 보호층;을 포함하며,
    중심 부분에 형성된 상기 입력 배선 패턴들은 직선에 가깝게 형성된 것을 특징으로 하는 열방출형 테이프 패키지의 테이프 배선기판.
  19. 제 18항에 있어서, 상기 입력 배선 패턴들은,
    상기 전원 패드들에 각각 연결되는 전원 배선 패턴들과;
    상기 접지 패드들에 각각 연결되는 접지 배선 패턴들;을 포함하며,
    상기 전원/접지 배선 패턴들은 직선에 가깝게 형성된 것을 특징으로 하는 열방출형 테이프 패키지의 테이프 배선기판.
  20. 제 19항에 있어서, 상기 입력 배선 패턴은,
    상기 입력 패드가 상기 범프를 매개로 본딩되는 기판 패드와;
    상기 기판 패드와 연결되어 있으며, 상기 보호층으로 덮인 연결부와;
    상기 연결부와 연결되어 있으며, 상기 보호층 밖으로 노출되어 인쇄회로기판에 본딩되는 접속 패드;를 포함하며,
    중심 부분에 배치된 상기 입력 배선 패턴들의 연결부의 폭이 기판 패드의 폭보다는 상대적으로 넓게 형성된 것을 특징으로 하는 열방출형 테이프 패키지의 테이프 배선기판.
  21. 제 20항에 있어서, 상기 전원/접지 배선 패턴의 연결부의 폭이 상기 전원/접지 배선 패턴의 기판 패드의 폭보다는 상대적으로 넓은 것을 특징으로 하는 열방출형 테이프 패키지의 테이프 배선기판.
  22. 제 21항에 있어서, 상기 전원/접지 배선 패턴들은 사용 전압에 따라서 그룹을 지어 형성된 것을 특징으로 하는 열방출형 테이프 패키지의 테이프 배선기판.
  23. 제 22항에 있어서, 상기 그룹들 중에서 적어도 한 그룹에 속한 입력 배선 패턴들의 연결부가 일체로 형성된 것을 특징으로 하는 열방출형 테이프 패키지의 테이프 배선기판.
  24. 제 22항에 있어서, 상기 그룹들 중에서 적어도 한 그룹에 속한 입력 배선 패턴들의 접속 패드가 일체로 형성된 것을 특징으로 하는 열방출형 테이프 패키지의 테이프 배선기판.
  25. 제 22항에 있어서, 상기 그룹들 중에서 적어도 한 그룹에 속한 입력 배선 패 턴들의 연결부와 접속 패드가 일체로 형성된 것을 특징으로 하는 열방출형 테이프 패키지의 테이프 배선기판.
  26. 제 19항에 있어서, 상기 입력 배선 패턴들은,
    일단은 상기 전원 배선 패턴의 기판 패드와 연결되어 상기 칩 실장 영역 안쪽에 형성되며, 상기 일단과 연결된 타단에 반도체 칩의 전원 분산용 패드가 본딩되는 내부 배선 패턴을 더 포함하는 것을 특징으로 하는 열방출형 테이프 패키지의 테이프 배선기판.
KR1020050133623A 2005-12-29 2005-12-29 열방출형 반도체 칩과 테이프 배선기판 및 그를 이용한테이프 패키지 KR100681398B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020050133623A KR100681398B1 (ko) 2005-12-29 2005-12-29 열방출형 반도체 칩과 테이프 배선기판 및 그를 이용한테이프 패키지
US11/488,057 US7589421B2 (en) 2005-12-29 2006-07-18 Heat-radiating semiconductor chip, tape wiring substrate and tape package using the same
CN2006101359939A CN1992247B (zh) 2005-12-29 2006-10-16 热辐射半导体芯片和条带引线衬底及使用其的条带封装
JP2006291738A JP4998985B2 (ja) 2005-12-29 2006-10-26 熱放出型テープパッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050133623A KR100681398B1 (ko) 2005-12-29 2005-12-29 열방출형 반도체 칩과 테이프 배선기판 및 그를 이용한테이프 패키지

Publications (1)

Publication Number Publication Date
KR100681398B1 true KR100681398B1 (ko) 2007-02-15

Family

ID=38106092

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050133623A KR100681398B1 (ko) 2005-12-29 2005-12-29 열방출형 반도체 칩과 테이프 배선기판 및 그를 이용한테이프 패키지

Country Status (4)

Country Link
US (1) US7589421B2 (ko)
JP (1) JP4998985B2 (ko)
KR (1) KR100681398B1 (ko)
CN (1) CN1992247B (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100763549B1 (ko) * 2006-10-12 2007-10-04 삼성전자주식회사 반도체 패키지
JP2009019743A (ja) 2007-07-13 2009-01-29 Ｇｋｎ ドライブライン トルクテクノロジー株式会社 動力伝達装置
KR101535223B1 (ko) * 2008-08-18 2015-07-09 삼성전자주식회사 테이프 배선 기판, 칩-온-필름 패키지 및 장치 어셈블리
JP5325684B2 (ja) * 2009-07-15 2013-10-23 ルネサスエレクトロニクス株式会社 半導体装置
KR101450950B1 (ko) * 2011-10-04 2014-10-16 엘지디스플레이 주식회사 드라이버 패키지
US8665407B2 (en) 2011-11-16 2014-03-04 Shenzhen China Star Optoelectronics Technology Co., Ltd. Chip-on-film structure for liquid crystal panel
CN102508369B (zh) * 2011-11-16 2014-06-25 深圳市华星光电技术有限公司 用于液晶面板的软板上芯片构造
KR101633373B1 (ko) * 2012-01-09 2016-06-24 삼성전자 주식회사 Ｃｏｆ 패키지 및 이를 포함하는 반도체 장치
KR101900738B1 (ko) * 2012-08-23 2018-09-20 삼성전자주식회사 칩 온 필름
KR20140038823A (ko) * 2012-09-21 2014-03-31 삼성디스플레이 주식회사 표시 패널 및 이의 제조 방법
KR102466918B1 (ko) * 2017-12-27 2022-11-15 삼성디스플레이 주식회사 칩 온 필름 패키지 및 칩 온 필름 패키지를 포함하는 표시 장치
KR102582066B1 (ko) * 2018-04-17 2023-09-25 삼성디스플레이 주식회사 칩 온 필름 패키지 및 칩 온 필름 패키지를 포함하는 표시 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01191433A (ja) * 1988-01-26 1989-08-01 Fujitsu Ltd 集積回路素子
JPH03218062A (ja) * 1990-01-23 1991-09-25 Mitsubishi Electric Corp 半導体装置
US5291043A (en) 1990-02-07 1994-03-01 Mitsubishi Denki Kabushiki Kaisha Semiconductor integrated circuit device having gate array
JPH1098068A (ja) 1996-09-24 1998-04-14 Fujitsu Ltd 半導体集積回路装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2518569B2 (ja) * 1991-09-19 1996-07-24 三菱電機株式会社 半導体装置
JP2520225B2 (ja) * 1994-01-26 1996-07-31 富士通株式会社 半導体集積回路装置
JPH07253591A (ja) 1995-03-22 1995-10-03 Seiko Epson Corp 液晶パネル駆動用ｉｃ
JP3294490B2 (ja) * 1995-11-29 2002-06-24 株式会社日立製作所 Ｂｇａ型半導体装置
JP3207743B2 (ja) 1996-03-22 2001-09-10 シャープ株式会社 フレキシブル配線基板の端子構造およびそれを用いたｉｃチップの実装構造
JPH09258249A (ja) 1996-03-26 1997-10-03 Citizen Watch Co Ltd 半導体集積回路
JPH1092857A (ja) * 1996-09-10 1998-04-10 Mitsubishi Electric Corp 半導体パッケージ
US6057596A (en) * 1998-10-19 2000-05-02 Silicon Integrated Systems Corp. Chip carrier having a specific power join distribution structure
US6403896B1 (en) * 2000-09-27 2002-06-11 Advanced Semiconductor Engineering, Inc. Substrate having specific pad distribution
JP4746770B2 (ja) * 2001-06-19 2011-08-10 ルネサスエレクトロニクス株式会社 半導体装置
JP3803050B2 (ja) * 2001-10-29 2006-08-02 株式会社ルネサステクノロジ 半導体記憶装置、ダイナミックランダムアクセスメモリおよび半導体装置
TW511193B (en) * 2001-12-13 2002-11-21 Acer Labs Inc Inner circuit structure of array type bonding pad chip and its manufacturing method
KR100654338B1 (ko) * 2003-10-04 2006-12-07 삼성전자주식회사 테이프 배선 기판과 그를 이용한 반도체 칩 패키지

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01191433A (ja) * 1988-01-26 1989-08-01 Fujitsu Ltd 集積回路素子
JPH03218062A (ja) * 1990-01-23 1991-09-25 Mitsubishi Electric Corp 半導体装置
US5291043A (en) 1990-02-07 1994-03-01 Mitsubishi Denki Kabushiki Kaisha Semiconductor integrated circuit device having gate array
JPH1098068A (ja) 1996-09-24 1998-04-14 Fujitsu Ltd 半導体集積回路装置

Also Published As

Publication number Publication date
US7589421B2 (en) 2009-09-15
US20070152329A1 (en) 2007-07-05
CN1992247B (zh) 2012-03-14
JP4998985B2 (ja) 2012-08-15
JP2007184544A (ja) 2007-07-19
CN1992247A (zh) 2007-07-04

Similar Documents

Publication Publication Date Title
KR100681398B1 (ko) 열방출형 반도체 칩과 테이프 배선기판 및 그를 이용한테이프 패키지
KR100652519B1 (ko) 듀얼 금속층을 갖는 테이프 배선기판 및 그를 이용한 칩 온필름 패키지
US7329597B2 (en) Semiconductor chip and tab package having the same
KR100788415B1 (ko) 이엠아이 노이즈 특성을 개선한 테이프 배선기판 및 그를이용한 테이프 패키지
US8373262B2 (en) Source driver, method for manufacturing same, and liquid crystal module
US8975762B2 (en) Semiconductor device
US7723843B2 (en) Multi-package module and electronic device using the same
US20070013045A1 (en) Printed circuit board for thermal dissipation and electronic device using the same
KR100658442B1 (ko) 열분산형 테이프 패키지 및 그를 이용한 평판 표시 장치
KR101369300B1 (ko) 방열성을 향상시킨 칩 온 필름 패키지
US8102046B2 (en) Semiconductor device and method of manufacturing the same
KR101279469B1 (ko) 방열성을 향상시킨 칩 온 필름 패키지
KR101370445B1 (ko) 방열성을 향상시킨 칩 온 필름 패키지
TWI841114B (zh) 薄膜覆晶封裝結構
KR102250825B1 (ko) Ｃｏｆ 패키지
KR101369298B1 (ko) 방열성을 향상시킨 칩 온 필름 패키지
KR102514310B1 (ko) Ｃｏｆ 패키지
KR101369279B1 (ko) 방열성을 향상시킨 칩 온 필름 패키지
CN111106097B (zh) 膜上芯片封装件
TW202046466A (zh) 散熱薄膜覆晶封裝
CN118198024A (zh) 薄膜覆晶封装结构
JP2008091790A (ja) 半導体パッケージ、及びこれを用いた表示装置
KR20240040509A (ko) 칩 온 필름 패키지 및 이를 포함하는 디스플레이 장치
KR20240067492A (ko) Ｃｏｆ 패키지
KR101369293B1 (ko) 방열성을 향상시킨 칩 온 필름 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130131

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140129

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150202

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20200131

Year of fee payment: 14