KR101900738B1 - 칩 온 필름 - Google Patents

칩 온 필름 Download PDF

Info

Publication number
KR101900738B1
KR101900738B1 KR1020120092056A KR20120092056A KR101900738B1 KR 101900738 B1 KR101900738 B1 KR 101900738B1 KR 1020120092056 A KR1020120092056 A KR 1020120092056A KR 20120092056 A KR20120092056 A KR 20120092056A KR 101900738 B1 KR101900738 B1 KR 101900738B1
Authority
KR
South Korea
Prior art keywords
pattern
base film
patterns
panel
upper conductive
Prior art date
Application number
KR1020120092056A
Other languages
English (en)
Other versions
KR20140025851A (ko
Inventor
하정규
이관재
정재민
조경순
신나래
양경숙
이파란
임소영
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020120092056A priority Critical patent/KR101900738B1/ko
Priority to US13/933,185 priority patent/US9059162B2/en
Publication of KR20140025851A publication Critical patent/KR20140025851A/ko
Application granted granted Critical
Publication of KR101900738B1 publication Critical patent/KR101900738B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

COF 기판은 베이스 필름, 제 1 상부 도전 패턴들, 적어도 하나의 제 2 상부 도전 패턴, 및 하부 도전 패턴들을 포함한다. 제 1 상부 도전 패턴들은 상기 베이스 필름의 상부면에 배열된다. 제 1 상부 도전 패턴들 각각은 서로 이격된 인너 패턴과 아우터 패턴을 포함한다. 제 2 상부 도전 패턴은 상기 베이스 필름의 상부면에 상기 제 1 상부 도전 패턴들 사이에 위치하도록 배열된다. 하부 도전 패턴들은 베이스 필름의 하부면에 배열되어, 상기 인너 패턴과 상기 아우터 패턴을 전기적으로 연결시킨다. 따라서, 미세한 피치를 갖는 패널 패턴들 간의 쇼트 발생이 상기된 COF 기판 구조에 의해 억제된다.

Description

칩 온 필름{Chip On Film : COF}
본 발명은 COF 기판, 이를 포함하는 COF 패키지 및 표시 장치에 관한 것으로서, 보다 구체적으로는 베이스 필름에 칩이 실장된 구조를 갖는 COF 기판, 이러한 COF 기판을 포함하는 COF 패키지, 및 이러한 COF 패키지를 포함하는 표시 장치에 관한 것이다.
일반적으로, 표시 장치는 복수의 게이트 라인과 복수의 데이터 라인의 교차에 의해 정의되는 화소를 갖는 표시 패널, 게이트 라인을 구동하는 게이트 구동부, 데이터 라인을 구동하는 데이터 구동부 등을 포함한다. 데이터 구동부는 데이터 라인으로 구동 신호를 제공하는 데이터 집적 회로 칩을 포함한다. 데이터 집적 회로 칩은 칩 온 필름(Chip On Film : COF) 기판에 실장된다.
COF 기판은 칩이 실장되는 베이스 필름, 및 베이스 필름에 배열된 도전 패턴들을 포함한다. 도전 패턴의 일단은 칩에 연결된다. 도전 패턴의 타단에는 표시 패널의 패널 패턴이 연결된다.
칩이 고집적화되어 감에 따라, 패널 패턴들 간의 피치가 점진적으로 줄어들고 있다. 이로 인하여, 패턴 패턴과 도전 패턴이 오정렬될 경우, 패턴 패턴들 간에 쇼트가 발생되는 경우가 많다.
본 발명은 패널 패턴들 간의 쇼트를 방지할 수 있는 COF 기판을 제공한다.
또한, 본 발명은 상기된 COF 기판을 포함하는 COF 패키지를 제공한다.
아울러, 본 발명은 상기된 COF 패키지를 포함하는 표시 장치를 제공한다.
본 발명의 일 견지에 따른 COF 기판은 베이스 필름, 제 1 상부 도전 패턴들, 적어도 하나의 제 2 상부 도전 패턴, 및 하부 도전 패턴들을 포함한다. 제 1 상부 도전 패턴들은 상기 베이스 필름의 상부면에 배열된다. 제 1 상부 도전 패턴들 각각은 서로 이격된 인너 패턴과 아우터 패턴을 포함한다. 제 2 상부 도전 패턴은 상기 베이스 필름의 상부면에 상기 제 1 상부 도전 패턴들 사이에 위치하도록 배열된다. 하부 도전 패턴들은 베이스 필름의 하부면에 배열되어, 상기 인너 패턴과 상기 아우터 패턴을 전기적으로 연결시킨다.
예시적인 실시예들에 있어서, COF 기판은 상기 베이스 필름 내에 형성되어, 상기 하부 도전 패턴과 상기 인너 리드를 전기적으로 연결시키는 인너 플러그; 및 상기 베이스 필름 내에 형성되어, 상기 하부 도전 패턴과 상기 아우터 리드를 전기적으로 연결시키는 아우터 플러그를 더 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 인너 플러그와 접촉하는 상기 인너 리드 부분은 상기 인너 리드의 나머지 부분보다 넓은 폭을 가질 수 있다.
예시적인 실시예들에 있어서, 상기 아우터 플러그와 접촉하는 상기 아우터 리드 부분은 상기 아우터 리드의 나머지 부분보다 넓은 폭을 가질 수 있다.
예시적인 실시예들에 있어서, COF 기판은 상기 베이스 필름의 상부면에 형성되어, 상기 인너 패턴과 상기 인너 플러그를 덮는 상부 인너 절연막; 및 상기 베이스 필름의 상부면에 형성되어, 상기 아우터 패턴과 상기 아우터 플러그를 덮는 상부 아우터 절연막을 더 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 제 2 상부 도전 패턴은 상기 인너 패턴과 상기 아우터 패턴 사이에 위치하는 단부를 가질 수 있다.
예시적인 실시예들에 있어서, 상기 제 2 상부 도전 패턴은 복수개를 포함할 수 있다. 상기 제 2 상부 도전 패턴들 사이의 간격은 상기 제 2 상부 도전 패턴들 중 최외곽에 배치된 제 2 상부 도전 패턴과 상기 인너 패턴 사이의 간격보다 넓을 수 있다.
예시적인 실시예들에 있어서, 상기 베이스 필름의 하부면에 형성되어, 상기 하부 도전 패턴들을 덮는 하부 절연막을 더 포함할 수 있다.
본 발명의 다른 견지에 따른 COF 패키지는 베이스 필름, 칩, 제 1 상부 도전 패턴들, 적어도 하나의 제 2 상부 도전 패턴 및 하부 도전 패턴들을 포함한다. 칩은 상기 베이스 필름의 상부면에 배치된다. 제 1 상부 도전 패턴들 각각은 상기 칩으로부터 상기 베이스 필름의 상부면을 따라 연장된 인너 패턴, 및 상기 베이스 필름의 상부면에 배열되고 상기 인너 패턴과 이격된 아우터 패턴을 포함한다. 제 2 상부 도전 패턴은 상기 칩으로부터 상기 베이스 필름의 상부면을 따라 연장되어, 상기 제 1 상부 도전 패턴들 사이에 위치한다. 하부 도전 패턴들은 상기 베이스 필름의 하부면에 배열되어, 상기 인너 패턴과 상기 아우터 패턴을 전기적으로 연결시킨다.
본 발명의 또 다른 견지에 따른 표시 장치는 COF 패키지, 및 표시 패널을 포함한다. 표시 패널은 상기 COF 패키지에 전기적으로 연결된다. 상기 COF 패키지는 베이스 필름; 상기 베이스 필름의 상부면에 배치된 칩; 상기 칩으로부터 상기 베이스 필름의 상부면을 따라 연장된 인너 패턴, 및 상기 베이스 필름의 상부면에 상기 인너 패턴과 이격되도록 배열되며 상기 패널 패턴들 각각이 전기적으로 연결된 아우터 패턴을 포함하는 복수개의 제 1 상부 도전 패턴들; 상기 칩으로부터 상기 베이스 필름의 상부면을 따라 연장되어 상기 제 1 상부 도전 패턴들 사이에 위치하고, 상기 패널 패턴들 각각이 전기적으로 연결된 적어도 하나의 제 2 상부 도전 패턴; 및 상기 베이스 필름의 하부면에 배열되어, 상기 인너 패턴과 상기 아우터 패턴을 전기적으로 연결시키는 복수개의 하부 도전 패턴들을 포함한다.
예시적인 실시예들에 있어서, 상기 패널 패턴들 각각은 상기 제 1 상부 도전 패턴의 아우터 패턴과 접촉하는 제 1 패널 패턴; 및 상기 제 2 상부 도전 패턴과 접촉하는 제 2 패널 패턴을 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 제 2 패널 패턴은 상기 제 1 패널 패턴의 폭과 동일한 폭을 가질 수 있다.
예시적인 실시예들에 있어서, 상기 제 2 패널 패턴은 상기 제 1 패널 패턴의 폭보다 좁은 폭을 가질 수 있다.
예시적인 실시예들에 있어서, 상기 제 2 패널 패턴은 상기 제 2 상부 도전 패턴과 접촉하는 접촉부; 및 상기 접촉부로부터 상기 표시 패널로 연장되고, 상기 접촉부보다 좁은 폭을 갖는 연장부를 포함할 수 있다.
예시적인 실시예들에 있어서, 제 2 패널 패턴은 상기 접촉부와 상기 연장부 사이에 형성되어, 상기 접촉부들 사이의 간격이 상기 연장부들 사이의 간격보다 넓도록 하는 절곡부를 더 포함할 수 있다.
상기된 본 발명에 따르면, 제 1 상부 도전 패턴의 인너 패턴과 아우터 패턴이 하부 도전 패턴을 매개로 연결됨으로써, 베이스 필름의 상부면에서 인너 패턴과 아우터 패턴 사이에는 패널 패턴들 간의 쇼트를 야기하는 도전성 물질이 존재하지 않는다. 따라서, 미세한 피치를 갖는 패널 패턴들 간의 쇼트 발생이 상기된 COF 기판 구조에 의해 억제된다. 결과적으로, 본 발명의 COF 기판은 고집적화된 칩과 표시 장치에 적용될 수 있다.
도 1은 본 발명의 일 실시예에 따른 COF 기판을 나타낸 사시도이다.
도 2는 도 1의 COF 기판을 나타낸 평면도이다.
도 3은 도 1의 Ⅲ-Ⅲ' 선을 따라 절단한 단면도이다.
도 4는 도 1의 Ⅳ-Ⅳ' 선을 따라 절단한 단면도이다.
도 5는 본 발명의 다른 실시예에 따른 COF 기판을 나타낸 사시도이다.
도 6은 도 5의 COF 기판을 나타낸 평면도이다.
도 7은 도 2의 COF 기판을 포함하는 COF 패키지를 나타낸 단면도이다.
도 8은 도 7의 COF 패키지를 나타낸 평면도이다.
도 9는 도 6의 COF 기판을 포함하는 COF 패키지를 나타낸 평면도이다.
도 10은 도 7의 COF 패키지를 포함하는 표시 장치를 나타낸 평면도이다.
도 11은 도 10의 표시 장치에서 COF 기판과 표시 패널 사이의 연결 구조를 확대해서 나타낸 사시도이다.
도 12는 본 발명의 또 다른 실시예에 따라 도 7의 COF 패키지를 포함하는 표시 장치에서 COF 기판과 표시 패널 사이의 연결 구조를 확대해서 나타낸 사시도이다.
도 13은 본 발명의 또 다른 실시예에 따라 도 7의 COF 패키지를 포함하는 표시 장치에서 COF 기판과 표시 패널 사이의 연결 구조를 확대해서 나타낸 사시도이다.
도 14는 본 발명의 또 다른 실시예에 따라 도 9의 COF 패키지를 포함하는 표시 장치에서 COF 기판과 표시 패널 사이의 연결 구조를 확대해서 나타낸 사시도이다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
COF 기판
도 1은 본 발명의 일 실시예에 따른 COF 기판을 나타낸 사시도이고, 도 2는 도 1의 COF 기판을 나타낸 평면도이며, 도 3은 도 1의 Ⅲ-Ⅲ' 선을 따라 절단한 단면도이고, 도 4는 도 1의 Ⅳ-Ⅳ' 선을 따라 절단한 단면도이다.
도 1 내지 도 4를 참조하면, 본 실시예에 따른 COF 기판(100)은 베이스 필름(110), 제 1 상부 도전 패턴들(120), 제 2 상부 도전 패턴들(130) 및 하부 도전 패턴들(140)을 포함한다.
베이스 필름(110)은 절연성 물질을 포함한다. 칩(미도시)이 베이스 필름(110)의 상부면 중앙부에 실장된다. 칩은 반도체 장치를 구동하기 위한 칩, 표시 장치를 구동하기 위한 칩 등을 포함할 수 있다.
제 1 상부 도전 패턴들(120) 각각은 인너 패턴(122) 및 아우터 패턴(124)을 포함한다. 인너 패턴(122)은 베이스 필름(110)의 상부면에 제 1 방향을 따라 배열된다. 인너 패턴(122)은 베이스 필름(110)의 상부면으로 연장되어 칩에 전기적으로 연결된다. 아우터 패턴(124)은 베이스 필름(110)의 상부면에 제 1 방향을 따라 배열된다. 아우터 패턴(124)과 인너 패턴(122)의 연장 방향은 실질적으로 동일하다.
본 실시예에서, 아우터 패턴(124)은 인너 패턴(122)과 이격된다. 아우터 패턴(124)에는 표시 장치의 표시 패널(미도시)로부터 연장된 패널 패턴(미도시)이 전기적으로 연결된다. 따라서, 인너 패턴(122)과 아우터 패턴(124) 사이에 해당하는 베이스 필름(110)의 상부면에는 도전 물질이 존재하지 않는다. 인너 패턴(122)과 아우터 패턴(124)이 서로 이격되어 있으므로, 아우터 패턴(124)은 인너 패턴(122)과 전기적으로 연결되지 않는다. 결과적으로, 아우터 패턴(124)은 칩과도 전기적으로 연결되지 않는다.
하부 도전 패턴(140)들은 베이스 필름(110)의 하부면에 제 1 방향을 따라 배열된다. 하부 도전 패턴(140)은 인너 패턴(122)과 아우터 패턴(124) 하부에 위치하여, 인너 패턴(122)과 아우터 패턴(124)을 전기적으로 연결시킨다.
본 실시예에서, 인너 패턴(122)과 하부 도전 패턴(140)은 인너 플러그(150)를 매개로 서로 전기적으로 연결된다. 인너 플러그(150)는 베이스 필름(110)에 수직하게 형성된 관통공 내에 형성된다. 따라서, 인너 플러그(150)의 상부면은 인너 패턴(122)과 전기적으로 접촉한다. 인너 플러그(150)의 하부면은 하부 도전 패턴(140)과 전기적으로 접촉한다.
본 실시예에서, 아우터 패턴(124)과 하부 도전 패턴(140)은 아우터 플러그(152)를 매개로 서로 전기적으로 연결된다. 아우터 플러그(152)는 베이스 필름(110)에 수직하게 형성된 관통공 내에 형성된다. 따라서, 아우터 플러그(152)의 상부면은 아우터 패턴(124)과 전기적으로 접촉한다. 아우터 플러그(152)의 하부면은 하부 도전 패턴(140)과 전기적으로 접촉한다. 따라서, 패널 패턴은 아우터 패턴(124), 아우터 플러그(152), 하부 도전 패턴(140), 인너 플러그(150) 및 인너 패턴(122)을 매개로 칩에 전기적으로 연결된다.
본 실시예에서, 인너 플러그(150) 상부에 위치하는 인너 패턴(122) 부분은 인너 패턴(122)의 나머지 부분보다 넓은 폭을 갖는다. 상기 인너 패턴(122)의 넓은 부분은 인너 패턴(122)과 인너 플러그(150)의 정확한 접촉을 보장한다. 여기서, 상기 폭은 제 1 방향과 실질적으로 직교하는 제 2 방향을 따른 인너 패턴(122)의 길이에 해당한다.
또한, 본 실시예에서, 아우터 플러그(152) 상부에 위치하는 아우터 패턴(124) 부분은 아우터 패턴(124)의 나머지 부분보다 넓은 폭을 갖는다. 상기 아우터 패턴(124)의 넓은 부분은 아우터 패턴(124)과 아우터 플러그(152)의 정확한 접촉을 보장한다.
제 2 상부 도전 패턴(130)은 베이스 필름(110)의 상부면에 제 1 방향을 따라 배열된다. 제 2 상부 도전 패턴(130)은 칩으로부터 연장된 직선형 구조를 갖는다. 또한, 제 2 상부 도전 패턴(130)에는 패널 패턴이 연결된다. 따라서, 패널 패턴은 제 2 상부 도전 패턴(130)을 매개로 칩에 전기적으로 연결된다.
본 실시예에서, 제 2 상부 도전 패턴(130)은 제 1 상부 도전 패턴(120)들 사이에 하나씩 배열된다. 제 2 상부 도전 패턴(130)은 제 1 상부 도전 패턴(120)과 평행하게 배열될 수 있다. 제 2 상부 도전 패턴(130)은 인너 패턴(122)과 아우터 패턴(124) 사이에 위치하는 단부(132)를 가질 수 있다. 따라서, 제 2 상부 도전 패턴(130)의 단부(132) 양측에는 제 1 상부 도전 패턴(120)이 존재하지 않는다. 즉, 제 2 상부 도전 패턴(130)의 단부(132) 양측에는 패널 패턴들 간의 쇼트를 야기하는 도전성 물질이 존재하지 않는다. 결과적으로, 제 2 상부 도전 패턴(130)에 연결된 패널 패턴과 제 1 상부 도전 패턴(120)의 아우터 패턴(124)에 연결된 패널 패턴 간의 쇼트가 억제될 수 있다.
본 실시예에서, 제 1 상부 도전 패턴(120), 제 2 상부 도전 패턴(130), 하부 도전 패턴(140), 인너 플러그(150) 및 아우터 플러그(152)는 동일한 물질을 포함할 수 있다. 예를 들어서, 상기 동일한 물질은 구리와 같은 금속을 포함할 수 있다.
상부 인너 절연막(160)이 베이스 필름(110)의 상부면에 형성되어, 인너 패턴(122), 인너 플러그(150) 및 제 2 상부 도전 패턴(130)을 덮는다. 본 실시예에서, 상부 인너 절연막(160)은 인너 패턴(122)과 인너 플러그(150)를 완전히 덮어서, 인너 패턴(122)과 인너 플러그(150)를 외부 환경으로부터 보호한다. 반면에, 제 2 상부 도전 패턴(130)의 단부(132)에는 패널 패턴이 연결되어야 하므로, 상부 인너 절연막(160)은 제 2 상부 도전 패턴(130)을 부분적으로 덮어서, 제 2 상부 도전 패턴(130)의 단부(132)가 노출되도록 한다.
상부 아우터 절연막(162)이 베이스 필름(110)의 상부면에 형성되어, 아우터 플러그(152)를 덮는다. 본 실시예에서, 상부 아우터 절연막(162)은 아우터 플러그(152)를 완전히 덮어서, 아우터 플러그(152)를 외부 환경으로부터 보호한다. 반면에, 아우터 패턴(124)에는 패널 패턴이 연결되어야 하므로, 아우터 패턴(124)은 상부 아우터 절연막(162)으로부터 노출된다.
하부 절연막(164)은 베이스 필름(110)의 하부면에 형성되어, 하부 도전 패턴(140)을 덮는다. 하부 절연막(164)은 하부 도전 패턴(140)을 외부 환경으로부터 보호한다.
본 실시예에서, 상부 인너 절연막(160), 상부 아우터 절연막(162) 및 하부 절연막(164)은 동일한 물질을 포함할 수 있다. 예를 들어서, 상기 물질은 솔더 레지스트를 포함할 수 있다.
본 실시예에 따르면, 제 1 상부 도전 패턴의 인너 패턴과 아우터 패턴이 하부 도전 패턴을 매개로 연결됨으로써, 제 2 상부 도전 패턴의 단부 양측에는 패널 패턴들 간의 쇼트를 야기하는 도전성 물질이 존재하지 않는다. 따라서, 미세한 피치를 갖는 패널 패턴들 간의 쇼트 발생이 상기된 COF 기판 구조에 의해 억제된다.
도 5는 본 발명의 다른 실시예에 따른 COF 기판을 나타낸 사시도이고, 도 6은 도 5의 COF 기판을 나타낸 평면도이다.
본 실시예에 따른 COF 기판(100a)은 제 3 및 제 4 상부 도전 패턴들을 더 포함한다는 점을 제외하고는 도 1의 COF 기판(100)의 구성요소들과 실질적으로 동일한 구성요소들을 포함한다. 따라서, 동일한 구성요소들은 동일한 참조부호들로 나타내고, 또한 동일한 구성요소들에 대한 반복 설명은 생략한다.
도 5 및 도 6을 참조하면, 한 쌍의 제 3 상부 도전 패턴(136)들이 제 2 상부 도전 패턴(130)의 양측에 배치된다. 또한, 한 쌍의 제 4 상부 도전 패턴(138)들이 제 3 상부 도전 패턴(136)과 제 1 상부 도전 패턴(120)의 인너 패턴(122) 사이들 각각에 배치된다. 따라서, 제 3 및 제 4 상부 도전 패턴(136, 138)들은 제 1 상부 도전 패턴(120)들 사이에 배치된다. 즉, 총 5개의 직선형 도전 패턴(130, 136, 138)들이 제 1 상부 도전 패턴(120)들 사이에 배치된다. 한편, 제 3 및 제 4 상부 도전 패턴(136, 138)들 각각은 칩에 연결된 일단, 및 패널 패턴에 연결된 타단을 갖는다.
본 실시예에서, 제 3 및 제 4 상부 도전 패턴(136, 138)들은 제 2 상부 도전 패턴(130)과 실질적으로 동일한 구조를 갖는다. 따라서, 제 3 및 제 4 상부 도전 패턴(136, 138)들의 구조에 대한 반복 설명은 생략한다.
본 실시예에서, 제 2 상부 도전 패턴(130)과 제 3 상부 도전 패턴(136) 사이의 간격은 제 1 피치(P1)이다. 또한, 제 3 상부 도전 패턴(136)과 제 4 상부 도전 패턴(138) 사이의 간격도 제 1 피치(P1)이다. 즉, 제 2 상부 도전 패턴(130)과 제 3 상부 도전 패턴(136) 사이의 간격은 제 3 상부 도전 패턴(136)과 제 4 상부 도전 패턴(138) 사이의 간격과 실질적으로 동일하다.
반면에, 제 4 상부 도전 패턴(138)과 인너 패턴(122) 사이의 간격은 제 1 피치보다 짧은 제 2 피치(P2)이다. 제 1 상부 도전 패턴(120)을 향하는 제 4 상부 도전 패턴(138)의 측부에는 제 1 상부 도전 패턴(120)이 존재하지 않으므로, 제 4 상부 도전 패턴(138)은 인너 패턴(122)에 인접하게 위치할 수 있다. 즉, 제 1 상부 도전 패턴(120)들 사이에 위치하는 직선형 도전 패턴들 중 최외곽에 위치하는 직선형 도전 패턴과 인너 패턴(122) 사이의 간격은 직선형 도전 패턴들 사이의 간격보다 좁을 수 있다.
본 실시예에서는 5개의 직선형 도전 패턴(130, 136, 138)들이 제 1 상부 도전 패턴(120)들 사이에 배치되는 것으로 예시하였으나, 2개 내지 4개 또는 6개 이상의 직선형 도전 패턴들이 제 1 상부 도전 패턴(120)들 사이에 배치될 수도 있다.
COF 패키지
도 7은 도 2의 COF 기판을 포함하는 COF 패키지를 나타낸 단면도이고, 도 8은 도 7의 COF 패키지를 나타낸 평면도이다.
도 7 및 도 8을 참조하면, 본 실시예에 따른 COF 패키지(200)는 칩(210) 및 COF 기판(100)을 포함한다.
본 실시예에서, COF 기판(100)은 도 1의 COF 기판(100)과 실질적으로 동일한 구성요소들을 포함한다. 따라서, 동일한 구성요소들은 동일한 참조부호들로 나타내고, 또한 동일한 구성요소들에 대한 반복 설명은 생략한다.
제 1 상부 도전 패턴(120)의 인너 리드(122)들이 칩(210)에 연결된다. 따라서, 칩(210)은 인너 리드(122), 인너 플러그(150) 및 하부 도전 패턴(140)을 경유해서 제 1 상부 도전 패턴(120)의 아우터 리드(124)들에 전기적으로 연결된다. 또한, 제 2 상부 도전 패턴(130)들이 칩(210)에 연결된다.
도 9는 도 6의 COF 기판을 포함하는 COF 패키지를 나타낸 평면도이다.
도 9를 참조하면, 본 실시예에 따른 COF 패키지(200a)는 칩(210) 및 COF 기판(100a)을 포함한다.
본 실시예에서, COF 기판(100a)은 도 6의 COF 기판(100a)과 실질적으로 동일한 구성요소들을 포함한다. 따라서, 동일한 구성요소들은 동일한 참조부호들로 나타내고, 또한 동일한 구성요소들에 대한 반복 설명은 생략한다.
제 1 상부 도전 패턴(120)의 인너 리드(122)들이 칩(210)에 연결된다. 따라서, 칩(210)은 인너 리드(122), 인너 플러그(150) 및 하부 도전 패턴(140)을 경유해서 제 1 상부 도전 패턴(120)의 아우터 리드(124)들에 전기적으로 연결된다.
또한, 제 2 상부 도전 패턴(130)들이 칩(210)에 연결된다. 제 3 상부 도전 패턴(136)들과 제 4 상부 도전 패턴(138)들도 칩(210)에 연결된다.
표시 장치
도 10은 도 7의 COF 패키지를 포함하는 표시 장치를 나타낸 평면도이고, 도 11은 도 10의 표시 장치에서 COF 기판과 표시 패널 사이의 연결 구조를 확대해서 나타낸 사시도이다.
도 10 및 도 11을 참조하면, 본 실시예에 따른 표시 장치(300)는 COF 패키지(200) 및 표시 패널(310)을 포함한다.
본 실시예에서, COF 패키지(200)는 도 7의 COF 패키지(200)와 실질적으로 동일한 구성요소들을 포함한다. 따라서, 동일한 구성요소들은 동일한 참조부호들로 나타내고, 또한 동일한 구성요소들에 대한 반복 설명은 생략한다.
표시 패널(310)은 홀수번째 패널 패턴(320)들 및 짝수번째 패널 패턴(330)을 갖는다. 본 실시예에서, 홀수번째 패널 패턴(320)들과 짝수번째 패널 패턴(330)들은 실질적으로 동일한 폭을 갖는다. 표시 패널(310)은 액정표시패널(LCD panel), 플라즈마 표시 패널(plasma display panel), 유기 발광 표시(organic light emitting display : OLED) 패널 등을 포함할 수 있다
본 실시예에서, 홀수번째 패널 패턴(320)들들은 제 1 상부 도전 패턴(120)의 아우터 리드(124)들에 연결된다. 홀수번째 패널 패턴(320)들은 아우터 패턴(124), 아우터 플러그(152), 하부 도전 패턴(140), 인너 플러그(150) 및 인너 패턴(122)을 경유해서 칩(210)에 전기적으로 연결된다.
반면에, 짝수번째 패널 패턴(330)들은 제 2 상부 도전 패턴(130)들에 연결된다. 따라서, 짝수번째 패널 패턴(330)들이 홀수번째 패널 패턴(320)들보다 긴 길이를 갖는다. 짝수번째 패널 패턴(330)들은 제 2 상부 도전 패턴(130)만을 경유해서 칩(210)에 전기적으로 연결된다.
전술한 바와 같이, 제 2 상부 도전 패턴(130)에 연결된 짝수번째 패널 패턴(330)의 양측에는 제 1 상부 도전 패턴(120)이 존재하지 않는다. 따라서, 홀수번째 패널 패턴(320)과 짝수번째 패널 패턴(330)들 간의 쇼트 발생이 억제될 수 있다.
도 12는 본 발명의 또 다른 실시예에 따라 도 7의 COF 패키지를 포함하는 표시 장치에서 COF 기판과 표시 패널 사이의 연결 구조를 확대해서 나타낸 사시도이다.
본 실시예에 따른 표시 장치(300a)는 패널 패턴을 제외하고는 도 11의 표시 장치(300)의 구성요소들과 실질적으로 동일한 구성요소들을 포함한다. 따라서, 동일한 구성요소들은 동일한 참조부호들로 나타내고, 또한 동일한 구성요소들에 대한 반복 설명은 생략한다.
도 12를 참조하면, 본 실시예에 따른 표시 장치(300a)의 홀수번째 패널 패턴(320a)은 도 11의 홀수번째 패널 패턴(320)과 실질적으로 동일한 형상을 갖는다. 따라서, 홀수번째 패널 패턴(320a)에 대한 반복 설명은 생략한다.
반면에, 짝수번째 패널 패턴(330a)은 접촉부(332a) 및 연장부(334a)를 포함한다. 접촉부(332a)는 제 2 상부 도전 패턴(130)과 접촉한다. 본 실시예에서, 접촉부(332a)는 홀수번째 패널 패턴(320a)의 폭과 실질적으로 동일한 폭을 갖는다.
연장부(334a)는 접촉부(332a)로부터 표시 패널(310)을 향해 연장된다. 따라서, 연장부(334a)는 홀수번째 패널 패턴(320a)들 사이에 위치하게 된다. 본 실시예에서, 연장부(334a)는 접촉부(332a)보다 좁은 폭을 갖는다. 즉, 연장부(334a)는 홀수번째 패널 패턴(320a)보다 좁은 폭을 갖는다.
본 실시예에 따르면, 홀수번째 패널 패턴(320a)들 사이에 위치하는 연장부(334a)가 홀수번째 패널 패턴(320a)보다 좁은 폭을 가지므로, 연장부(334a)가 홀수번째 패널 패턴(320a)과 접촉하여 쇼트되는 현상이 더욱 억제될 수 있다.
도 13은 본 발명의 또 다른 실시예에 따라 도 9의 COF 패키지를 포함하는 표시 장치에서 COF 기판과 표시 패널 사이의 연결 구조를 확대해서 나타낸 사시도이다.
도 13을 참조하면, 본 실시예에 따른 표시 장치(300b)는 COF 패키지(200a) 및 표시 패널(310)을 포함한다.
본 실시예에서, COF 패키지(200a)는 도 9의 COF 패키지(200a)와 실질적으로 동일한 구성요소들을 포함한다. 따라서, 동일한 구성요소들은 동일한 참조부호들로 나타내고, 또한 동일한 구성요소들에 대한 반복 설명은 생략한다.
표시 패널(310)은 제 1 패널 패턴(320b)들 및 제 2 패널 패턴(330b)을 갖는다. 본 실시예에서, 제 1 패널 패턴(320b)들과 제 2 패널 패턴(330b)들은 실질적으로 동일한 폭을 갖는다.
본 실시예에서, 제 1 패널 패턴(320b)들들은 제 1 상부 도전 패턴(120)의 아우터 리드(124)들에 연결된다. 제 1 패널 패턴(320b)들은 아우터 패턴(124), 아우터 플러그(152), 하부 도전 패턴(140), 인너 플러그(150) 및 인너 패턴(122)을 경유해서 칩(210)에 전기적으로 연결된다.
반면에, 제 2 패널 패턴(330b)들은 제 2 상부 도전 패턴(130)들에 연결된다. 따라서, 제 2 패널 패턴(330b)들이 제 1 패널 패턴(320)들보다 긴 길이를 갖는다. 제 2 패널 패턴(330b)들은 제 2 상부 도전 패턴(130)만을 경유해서 칩(210)에 전기적으로 연결된다.
제 2 패널 패턴(330b)은 접촉부(332b), 연장부(334b) 및 절곡부(336b)를 포함한다. 접촉부(332b)는 제 2 상부 도전 패턴(130)과 접촉한다. 연장부(334b)는 접촉부(332b)로부터 표시 패널(310)을 향해 연장된다. 절곡부(336b)는 접촉부(332b)와 연장부(334b) 사이에 형성된다. 절곡부(336b)는 제 1 상부 도전 패턴(120)을 향해서 약간 구부러진 형상을 갖는다. 따라서, 절곡부(336b)에 의해서 연장부(334b)와 아우터 리드(124) 사이의 간격보다 접촉부(332b)와 인너 리드(122) 사이의 간격이 상대적으로 좁아지게 된다.
전술한 바와 같이, 도 5의 COF 기판(100a)에서, 제 4 상부 도전 패턴(138)과 인너 패턴(122) 사이의 간격은 제 1 피치보다 짧은 제 2 피치(P2)이므로, 이러한 COF 기판(100a) 구조에 부합하도록 제 2 패널 패턴(330b)이 절곡부(336b)를 갖게 된다.
본 실시예에서는, 접촉부(332b), 연장부(334b) 및 절곡부(336b)가 실질적으로 동일한 폭을 갖는다.
본 실시예에 따르면, 제 1 및 제 2 패널 패턴(320b, 330b)들이 충분한 간격을 두고 배열될 수 있으므로, 제 1 및 제 2 패널 패턴(320b, 330b)들 간의 쇼트가 보다 확실하게 억제될 수 있다.
도 14는 본 발명의 또 다른 실시예에 따라 도 9의 COF 패키지(200a)을 포함하는 표시 장치에서 COF 기판과 표시 패널 사이의 연결 구조를 확대해서 나타낸 사시도이다.
본 실시예에 따른 표시 장치(300c)는 제 2 패널 패턴을 제외하고는 도 13의 표시 장치(300b)의 구성요소들과 실질적으로 동일한 구성요소들을 포함한다. 따라서, 동일한 구성요소들은 동일한 참조부호들로 나타내고, 또한 동일한 구성요소들에 대한 반복 설명은 생략한다.
도 14를 참조하면, 본 실시예의 제 2 패널 패턴(330c)은 접촉부(332c), 연장부(334c) 및 절곡부(336c)를 포함한다. 즉, 제 2 패널 패턴(330c)은 도 13의 제 2 패널 패턴(330b)의 구조와 유사한 구조를 갖는다. 다만, 연장부(334c)는 접촉부(332c)보다 좁은 폭을 갖는다.
본 실시예에 따르면, 연장부(334c)가 접촉부(332c)보다 좁은 폭을 가지므로, 연장부(334c)가 제 1 패널 패턴과 접촉하여 쇼트되는 현상이 더욱 억제될 수 있다.
상술한 바와 같이 본 실시예에 따르면, 제 1 상부 도전 패턴의 인너 패턴과 아우터 패턴이 하부 도전 패턴을 매개로 연결됨으로써, 베이스 필름의 상부면에서 인너 패턴과 아우터 패턴 사이에는 패널 패턴들 간의 쇼트를 야기하는 도전성 물질이 존재하지 않는다. 따라서, 미세한 피치를 갖는 패널 패턴들 간의 쇼트 발생이 상기된 COF 기판 구조에 의해 억제된다. 결과적으로, 본 발명의 COF 기판은 고집적화된 칩과 표시 장치에 적용될 수 있다.
상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
110 ; 베이스 필름 120 ; 제 1 상부 도전 패턴
122 ; 인너 패턴 124 ; 아우터 패턴
130 ; 제 2 상부 도전 패턴 140 ; 하부 도전 패턴
150 ; 인너 플러그 152 ; 아우터 플러그

Claims (10)

  1. 베이스 필름;
    상기 베이스 필름의 상부면에 배열되고, 서로 이격된 인너 패턴과 아우터 패턴을 포함하는 복수개의 제 1 상부 도전 패턴들;
    상기 베이스 필름의 상부면에 상기 제 1 상부 도전 패턴들 사이에 위치하도록 배열된 적어도 하나의 제 2 상부 도전 패턴; 및
    상기 베이스 필름의 하부면에 배열되어, 상기 인너 패턴과 상기 아우터 패턴을 전기적으로 연결시키는 복수개의 하부 도전 패턴들을 포함하는 COF 기판.
  2. 제 1 항에 있어서,
    상기 베이스 필름 내에 형성되어, 상기 하부 도전 패턴과 상기 인너 리드를 전기적으로 연결시키는 인너 플러그; 및
    상기 베이스 필름 내에 형성되어, 상기 하부 도전 패턴과 상기 아우터 리드를 전기적으로 연결시키는 아우터 플러그를 더 포함하는 COF 기판.
  3. 제 2 항에 있어서,
    상기 베이스 필름의 상부면에 형성되어, 상기 인너 패턴과 상기 인너 플러그를 덮는 인너 상부 절연막; 및
    상기 베이스 필름의 상부면에 형성되어, 상기 아우터 패턴과 상기 아우터 플러그를 덮는 아우터 상부 절연막을 더 포함하는 COF 기판.
  4. 제 1 항에 있어서, 상기 제 2 상부 도전 패턴은 상기 인너 패턴과 상기 아우터 패턴 사이에 위치하는 단부를 갖는 COF 기판.
  5. 제 1 항에 있어서, 상기 제 2 상부 도전 패턴은 복수개를 포함하고,
    상기 제 2 상부 도전 패턴들 사이의 간격은 상기 제 2 상부 도전 패턴들 중 최외곽에 배치된 제 2 상부 도전 패턴과 상기 인너 패턴 사이의 간격보다 넓은 COF 기판.
  6. 제 1 항에 있어서, 상기 베이스 필름의 하부면에 형성되어, 상기 하부 도전 패턴들을 덮는 하부 절연막을 더 포함하는 COF 기판.
  7. COF 패키지; 및
    상기 COF 패키지에 전기적으로 연결된 패널 패턴들을 갖는 표시 패널을 포함하고,
    상기 COF 패키지는
    베이스 필름;
    상기 베이스 필름의 상부면에 배치된 칩;
    상기 칩으로부터 상기 베이스 필름의 상부면을 따라 연장된 인너 패턴, 및 상기 베이스 필름의 상부면에 상기 인너 패턴과 이격되도록 배열되며 상기 패널 패턴들 각각이 전기적으로 연결된 아우터 패턴을 포함하는 복수개의 제 1 상부 도전 패턴들;
    상기 칩으로부터 상기 베이스 필름의 상부면을 따라 연장되어 상기 제 1 상부 도전 패턴들 사이에 위치하고, 상기 패널 패턴들 각각이 전기적으로 연결된 적어도 하나의 제 2 상부 도전 패턴; 및
    상기 베이스 필름의 하부면에 배열되어, 상기 인너 패턴과 상기 아우터 패턴을 전기적으로 연결시키는 복수개의 하부 도전 패턴들을 포함하는 표시 장치.
  8. 제 7 항에 있어서, 상기 패널 패턴들 각각은
    상기 제 1 상부 도전 패턴의 아우터 패턴과 접촉하는 제 1 패널 패턴; 및
    상기 제 2 상부 도전 패턴과 접촉하는 제 2 패널 패턴을 포함하는 표시 장치.
  9. 제 8 항에 있어서, 상기 제 2 패널 패턴은
    상기 제 2 상부 도전 패턴과 접촉하는 접촉부; 및
    상기 접촉부로부터 상기 표시 패널로 연장되고, 상기 접촉부보다 좁은 폭을 갖는 연장부를 포함하는 표시 장치.
  10. 제 9 항에 있어서, 제 2 패널 패턴은 상기 접촉부와 상기 연장부 사이에 형성되어, 상기 접촉부들 사이의 간격이 상기 연장부들 사이의 간격보다 넓도록 하는 절곡부를 더 포함하는 표시 장치.
KR1020120092056A 2012-08-23 2012-08-23 칩 온 필름 KR101900738B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120092056A KR101900738B1 (ko) 2012-08-23 2012-08-23 칩 온 필름
US13/933,185 US9059162B2 (en) 2012-08-23 2013-07-02 Chip on film (COF) substrate, COF package and display device including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120092056A KR101900738B1 (ko) 2012-08-23 2012-08-23 칩 온 필름

Publications (2)

Publication Number Publication Date
KR20140025851A KR20140025851A (ko) 2014-03-05
KR101900738B1 true KR101900738B1 (ko) 2018-09-20

Family

ID=50147305

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120092056A KR101900738B1 (ko) 2012-08-23 2012-08-23 칩 온 필름

Country Status (2)

Country Link
US (1) US9059162B2 (ko)
KR (1) KR101900738B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11469288B2 (en) 2019-03-13 2022-10-11 Samsung Display Co., Ltd. Display device

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101989824B1 (ko) * 2012-12-07 2019-06-17 삼성전자주식회사 디스플레이 모듈
KR102330882B1 (ko) 2014-10-13 2021-11-25 삼성디스플레이 주식회사 표시 장치
KR102243669B1 (ko) 2015-01-26 2021-04-23 삼성전자주식회사 칩 온 필름 패키지 및 이를 포함하는 디스플레이 장치
KR102481818B1 (ko) 2017-08-22 2022-12-28 삼성디스플레이 주식회사 전자 부품 및 이를 포함하는 전자 장치
US11373943B2 (en) * 2020-05-08 2022-06-28 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Flip-chip film
CN113589893A (zh) * 2021-07-28 2021-11-02 Tcl华星光电技术有限公司 覆晶薄膜以及显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007115910A (ja) * 2005-10-20 2007-05-10 Renesas Technology Corp モジュール半導体装置
WO2009050843A1 (ja) * 2007-10-19 2009-04-23 Advantest Corporation 電子デバイス

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09232377A (ja) 1996-02-27 1997-09-05 Toshiba Corp 実装構造体およびその製造方法
KR100774896B1 (ko) * 2001-05-31 2007-11-08 샤프 가부시키가이샤 액정 패널과 직접 접속된 유연성 기판 상에 탑재된 구동ｉｃ를 구비한 액정 표시 장치
KR20060072767A (ko) 2004-12-23 2006-06-28 엘지.필립스 엘시디 주식회사 액정표시소자
JP2006228761A (ja) 2005-02-15 2006-08-31 Matsushita Electric Ind Co Ltd Ｔａｂテープおよびｔａｂテープの製造方法
KR100652519B1 (ko) * 2005-07-18 2006-12-01 삼성전자주식회사 듀얼 금속층을 갖는 테이프 배선기판 및 그를 이용한 칩 온필름 패키지
KR100723492B1 (ko) * 2005-07-18 2007-06-04 삼성전자주식회사 디스플레이 드라이버 집적회로 장치와 필름 및 이들을포함하는 모듈
KR100681398B1 (ko) * 2005-12-29 2007-02-15 삼성전자주식회사 열방출형 반도체 칩과 테이프 배선기판 및 그를 이용한테이프 패키지
KR20070099986A (ko) 2006-04-06 2007-10-10 삼성전자주식회사 필름형 패키지 및 이를 포함하는 표시 장치
KR20080049918A (ko) 2006-12-01 2008-06-05 삼성전자주식회사 액정 표시 장치
US7915727B2 (en) * 2007-07-20 2011-03-29 Samsung Electronics Co., Ltd. Tape for heat dissipating member, chip on film type semiconductor package including heat dissipating member, and electronic apparatus including the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007115910A (ja) * 2005-10-20 2007-05-10 Renesas Technology Corp モジュール半導体装置
WO2009050843A1 (ja) * 2007-10-19 2009-04-23 Advantest Corporation 電子デバイス

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11469288B2 (en) 2019-03-13 2022-10-11 Samsung Display Co., Ltd. Display device

Also Published As

Publication number Publication date
US9059162B2 (en) 2015-06-16
KR20140025851A (ko) 2014-03-05
US20140054793A1 (en) 2014-02-27

Similar Documents

Publication Publication Date Title
KR101900738B1 (ko) 칩 온 필름
KR100765478B1 (ko) 구멍이 형성된 테이프 배선기판과, 그를 이용한 테이프패키지 및 평판 표시 장치
US7267555B2 (en) Electrical connectors between electronic devices
US7965366B2 (en) Flexible printed circuit board with alignment marks in particular positions
US7599039B2 (en) Mounting terminal substrate and display device using the same
KR102330882B1 (ko) 표시 장치
JP4806313B2 (ja) テープキャリア、液晶表示装置用テープキャリア、及び液晶表示装置
JP4740708B2 (ja) 配線基板、及び半導体装置
CN109979907B (zh) 电子产品
CN213581688U (zh) 显示面板及显示装置
KR101061278B1 (ko) Ｃｏｆ 기판
US7663062B1 (en) Flexible circuit board
JP6762196B2 (ja) 電気光学表示装置
JP2008130803A (ja) 基板装置および基板
US9153511B2 (en) Chip on film including different wiring pattern, flexible display device including the same, and method of manufacturing flexible display device
KR102035006B1 (ko) 연성인쇄회로 및 이를 포함하는 영상표시장치
JP2009044126A (ja) テープキャリア基板および半導体装置
WO2020145147A1 (ja) 表示装置及び電子機器
JP3832576B2 (ja) 配線基板、半導体装置及びその製造方法、パネルモジュール並びに電子機器
KR20100105739A (ko) 반도체 장치 및 표시 장치
JP5466966B2 (ja) 配線板、半導体装置、半導体モジュール及びディスプレイ装置
US9377641B2 (en) Tape package and display panel module having the same
KR102082133B1 (ko) 연성 인쇄회로기판 및 표시소자
CN109219242B (zh) 可挠式电路板及电路总成
KR102017643B1 (ko) 연성 회로 기판 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right