CN1992247A - 热辐射半导体芯片和条带引线衬底及使用其的条带封装 - Google Patents

热辐射半导体芯片和条带引线衬底及使用其的条带封装 Download PDF

Info

Publication number
CN1992247A
CN1992247A CNA2006101359939A CN200610135993A CN1992247A CN 1992247 A CN1992247 A CN 1992247A CN A2006101359939 A CNA2006101359939 A CN A2006101359939A CN 200610135993 A CN200610135993 A CN 200610135993A CN 1992247 A CN1992247 A CN 1992247A
Authority
CN
China
Prior art keywords
lead pattern
pad
pads
power
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006101359939A
Other languages
English (en)
Other versions
CN1992247B (zh
Inventor
赵暎相
金东汉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1992247A publication Critical patent/CN1992247A/zh
Application granted granted Critical
Publication of CN1992247B publication Critical patent/CN1992247B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本发明提供了一种半导体芯片、该芯片的条带封装和该芯片的条带引线衬底，从而通过连接到特定焊盘的特定引线图案将芯片产生的热有效辐射到外部。在示例中，芯片可以包括沿有源表面至少一边的多个输入焊盘。所述输入焊盘可以包括功率焊盘和接地焊盘。该芯片可以包括沿所述有源表面的边缘的多个输出焊盘，在所述输入焊盘之外。所述功率焊盘和接地焊盘可以位于所述至少一边的中心区域。

Description

热辐射半导体芯片和条带引线衬底及使用其的条带封装
技术领域
本发明的示范性实施例总体而言涉及热辐射半导体芯片、条带引线衬底和使用其的条带封装。
背景技术
随着平板显示器工业的发展，例如用于便携电话的液晶显示器(LCD)、用于计算机的薄膜晶体管(TFT/LCD)和用于家用的等离子体显示器面板(PDP)，已经发展出条带封装作为平板显示器装置的元件。随着平板显示器朝小尺寸发展，需要相应的条带封装的引线图案的节距更精细。
条带封装使用条带引线衬底并包括带载封装(TCP)和膜上芯片(COF)封装。TCP包括具有窗口的条带引线衬底和使用内引线键合(ILB)法安装在该条带引线衬底上的半导体芯片。COF封装可以包括固体条带引线衬底和使用倒装芯片键合工艺安装在条带引线衬底上的半导体芯片。
在COF封装中，输入和输出端子图案取代锡球充当外部连接端子。输入和输出端子图案直接贴附到印刷电路板或显示器面板。
图1是常规条带封装100的平面图；图2是沿图1的线II-II所取的剖面图；图3是图1中的条带封装100的半导体芯片10的平面图。
参考图1到3，COF封装100包括条带引线衬底20和通过凸块18倒装芯片键合到条带引线衬底20的半导体芯片10。密封物30通过底部填料(underfill)工艺密封倒装芯片键合部分。凸块18把半导体芯片10连接到条带引线衬底20的输入和输出引线图案23和28。
半导体芯片10包括沿有源表面11的边缘的输出焊盘12和输出焊盘16。逻辑单元设置在有源表面11的中心区域中。输入焊盘12沿半导体芯片10的一个长边设置。输入焊盘12包括多个信号焊盘13、功率焊盘14和接地焊盘15。设置功率焊盘14和接地焊盘15使得功率和接地均匀提供到半导体芯片10。
图4是在图1的条带封装100操作期间发生的热的温度分布图。参考图4，大部分热从逻辑单元所处的半导体芯片10的中心区域产生。热通过连接到半导体芯片10的输入和输出引线图案23和28辐射到印刷电路板40和面板50。
输入和输出引线图案23和28以均匀节距和均匀宽度形成，无论热的路径如何，因此导致无效的热辐射。功率焊盘14和接地焊盘15的分散排布可以导致输入引线图案23的长度增加，这会减少条带封装100的热辐射能力。通常，设置在半导体芯片10的外围区中的输入引线图案23长于设置在半导体芯片10的中心区的那些输入引线图案23。因此，连接到功率焊盘14和接地焊盘15的外围上的输入引线图案23与设置在半导体芯片10的中心区域的那些相比具有较长的长度。结果，通过连接到功率焊盘14和接地焊盘15的输入引线图案23的热的路径可以提高，从而减小热辐射能力。此外，随着半导体芯片10的频率和电压的增加，更多的热从半导体芯片10产生。
发明内容
本发明的示范性实施例提出了一种半导体芯片。该芯片包括沿有源表面的至少一边的多个输入焊盘。该输入焊盘包括功率焊盘和接地焊盘。该芯片包括沿有源表面边缘的多个输出焊盘，在输入焊盘之外。功率焊盘和接地焊盘位于该至少一侧的中心区。
本发明的另一示范性实施例提出一种半导体芯片。该芯片包括位于有源表面的一边的中心区域的多个功率焊盘和接地焊盘。输入焊盘包括功率焊盘和接地焊盘。该芯片包括沿有源表面外围的多个输出焊盘。
本发明的另一示范性实施例提出了一种条带封装。该封装包括半导体芯片，该半导体芯片包括沿有源表面边缘的输入焊盘和输出焊盘。该输入焊盘位于有源表面一边，并包括中心位于该一边的功率焊盘和接地焊盘。条带封装包括条带引线衬底和密封半导体芯片与条带引线衬底的键合部分的密封物。
本发明的另一实施例提出了用于半导体芯片的条带引线衬底。该衬底包括通过凸块连接到半导体芯片的多个输入焊盘和输出焊盘的引线图案。该引线图案包括多个输入引线图案和多个输出引线图案。该衬底包括暴露输入和输出引线图案的末端的保护层。每个输入引线图案基本沿直线延伸。
附图说明
通过参考结合附图对本发明的详细描述，将更容易理解本发明的示范性实施例，在附图中相同的参考标号指代相同的结构元件。
附图仅用于示例的目的且不是按照比例画的。减小、放大或重新安排了各个实施例中所示的元件的空间关系和相对尺寸，以参考相应的描述提高附图的清晰度。因此，附图不应理解为精确反应了根据本发明的示范性实施例制造的实际器件所包括的相应结构元件的实际尺寸或位置。
图1是常规条带封装的平面图；
图2是沿图1的线II-II所取的剖面图；
图3是图1的条带封装的半导体芯片的平面图；
图4是在图1的条带封装的操作中发生的热的温度分布图；
图5A是根据本发明的示范性实施例的半导体芯片的平面图；
图5B是图5A的局部放大视图；
图6是具有根据本发明的示范性实施例的图5的具有半导体芯片的条带封装的平面图；
图7是沿图6的线VII-VII所取的剖面图；
图8是具有图5的半导体芯片另一示范性条带封装的平面图；
图9A是具有图5的半导体芯片的另一示范性条带封装的平面图；
图9B是图9A中的功率和接地引线图案的局部放大视图；
图10是具有图5的半导体芯片的另一示范性条带封装的局部放大视图；
图11是具有图5的半导体芯片的另一示范性条带封装的局部放大视图；
图12是具有图5的半导体芯片的另一示范性条带封装的局部放大视图；
图13是具有根据本发明的另一示范性实施例的半导体芯片的条带封装的平面图。
具体实施方式
现在将参考附图详细描述本发明的示例、非限制实施例。然而，本发明可以实施为许多不同的形式且不应理解为局限于此处给出的示范性实施例。而是，提供所公开的示范性实施例使得本公开充分和完整，并将向本领域的技术人员充分传达本发明的范畴。本发明可以实施为多个不同的实施例而不脱离本发明的范畴。
应该理解，附图旨在示出本发明的示范性实施例的方法和器件的一般特性，为了在此处描述这些示范性实施例的目的。然而，附图不是成比例的，且不能精确反应任何给定的实施例的特性，并不应理解为限定或限制本发明范畴内的示范性实施例的值或性质的范围。而是，为了说明的简化和清楚，夸大了一些元件相对于其他元件的尺寸。
而且，没有详细描述或示出公知的结构和工艺，以避免模糊本发明。相同的参考标号用于各个附图中相同或相应的部分。
图5A是根据本发明的示范性实施例的半导体芯片110的平面图。图5B是图5A中的部分A的局部放大视图。虽然为了说明的简化图5A示出了单个功率焊盘113和单个接地焊盘115，但例如图5B中所示，可以提供一组四个功率焊盘113和一组四个接地焊盘115。
参考图5A和5B，半导体芯片110包括沿有源表面111的边缘排列的多个输入焊盘112和输出焊盘116。输入焊盘112可以沿有源表面111的边缘排列。
输入焊盘112可以包括功率焊盘114和接地焊盘115。功率焊盘114和接地焊盘115可以位于图5A所示的一边的中心区域，沿下边中心排列。连接到输入焊盘112的输入引线图案的长度可以减小以从半导体芯片10直接辐射热。
例如，半导体芯片110可以具有有源表面111，该有源表面具有相对的长边。包括信号焊盘113、功率焊盘114和接地焊盘115的输入焊盘112可以沿有源表面111的一长边排列。功率焊盘114和接地焊盘115可以位于一长边的中心区域。信号焊盘113可以排列在提供有功率和接地焊盘114和115的中心区域的两侧之一。
每个功率焊盘114和接地焊盘115可以根据使用的电压而分组。例如，如果半导体芯片110使用1.5V(V1)和5V(V2)，使用1.5V的功率焊盘114a可以是VDD1，使用5V的功率焊盘114b可以是VDD2，使用1.5V的接地焊盘115a可以是VSS1且使用5V的接地焊盘115b可以是VSS2。VDD1可以位于靠近VSS1，且VDD2可以位于靠近VSS2。虽然此示范性实施例示出了以VDD1、VSS1、VDD2和VSS2顺序的排列，但该顺序可以改变。例如，其他可能的顺序包括VDD1、VSS1、VSS2和VDD2，VSS1、VDD1、VSS2和VDD2，VDD2、VSS2、VDD1和VSS1，VDD2、VSS2、VSS1和VDD1，或者VSS2、VDD2、VSS1和VDD1。虽然这些示范性实施例示出了一组四个功率焊盘和一组四个接地焊盘，功率焊盘或接地焊盘的数目可以不限于此。
输出焊盘116可以沿除去输入焊盘排列之外的有源表面111的边缘排列。虽然此示范性实施例示出了沿有源表面111的边缘排列的输入和输出焊盘112和116，输入焊盘112可以沿有源表面111的一长边排列，且输出焊盘116可以沿有源表面111的相对长边排列。
图6是具有根据本发明示范性实施例的图5的半导体芯片110的条带封装200的平面图；且图7是沿图6的线VII-VII所取的剖面图。
参考图6和7，作为COF封装的条带封装200可以包括条带引线衬底120和使用凸块118倒装芯片键合到条带引线衬底120的半导体芯片110。密封物130可以通过底部填料(underfill)工艺密封倒装芯片键合部分。半导体芯片110倒装芯片键合到条带引线衬底120，使得输入焊盘112和输出焊盘116的一部分以及引线图案123和128的一部分实际位于半导体芯片110之下。图6示出了输入焊盘112和输出焊盘116与引线图案123和128之间的互联。
条带引线衬底120可以具有基膜121，该基膜121上具有引线图案123和128。引线图案123和128可以通过构图基膜121上表面上的金属层而形成。基膜121可以具有在其中心的芯片安装区。链轮齿(sprocket)孔122可以沿基膜21的相对边缘以规则间距排列。芯片安装区可以垂直与链轮齿孔排列的方向。基膜121可以由绝缘合成树脂形成，例如聚酰亚胺树脂、丙烯酸树脂、聚醚腈树脂、聚醚砜树脂、聚对苯二甲酸乙二醇酯树脂、聚萘二甲酸乙二酯树脂或聚氯乙烯树脂。在一个示例中，聚酰亚胺树脂用作基膜121。在另一示例中，条带封装200应用到安装环境，链轮齿孔形成区域可以被除去且封装区域可以基本用作基膜121。
引线图案123和128可以使用基膜121的上表面上的Cu箔并使用光刻工艺构图该Cu箔而形成。引线图案123和128可以通过凸块118连接到输入焊盘112和输出焊盘116。引线图案123和128可以围绕芯片安装区设置。引线图案123包括从芯片安装区延伸到基膜121一侧的输入引线图案123，以及从芯片安装区延伸到基膜121另一侧的输出引线图案128。输入引线图案123和输出引线图案128可以平行于链轮齿孔排列延伸。输入引线图案123可以连接到印刷电路板且输出引线图案128可以连接到面板。
输入引线图案123可以包括连接到功率焊盘114的功率引线图案125、连接到接地焊盘115的接地引线图案126和连接到信号焊盘113的信号引线图案124。由于功率引线图案125和接地引线图案126位于基膜121的中心区，给定功率引线图案125和给定接地引线图案126的长度可以短于给定信号引线图案124的长度。
引线图案123、128可以由具有期望电导率的材料形成，例如Cu、Ni、Au、焊料或其合金。虽然此示范性实施例示出了设置在基膜121上表面上的引线图案123和128，引线图案123、128可以设置在基膜121下表面上或上下表面上。
保护层129例如焊料抗蚀剂可以提供在基膜121上以保护引线图案123、128。输入焊盘112和输出焊盘116以及引线图案123、128的末端可以通过保护层129暴露。
输入引线图案123可以包括衬底焊盘123a、中间部分123b和连接焊盘123c。衬底焊盘123a可以通过凸块118连接到输入焊盘112。中间部分123b可以从衬底焊盘123a延伸并覆盖有保护层129。连接焊盘123c可以从中间部分123b延伸并通过保护层129暴露。连接焊盘123c可以连接到印刷电路板。保护层129可以具有开口129a，通过该开口可以暴露输入引线图案123的连接焊盘123c。以与输入引线图案123相同的方式，输出引线图案128可以包括衬底焊盘、中间部分和连接焊盘。
在此示范性实施例中，功率焊盘114和接地焊盘115可以设置在半导体芯片110的有源表面111的一边的中心区中。功率引线图案125和接地引线图案126具有相对短的长度，并可以连接到功率焊盘114和接地焊盘115。因此从半导体芯片110产生的热可以通过功率引线图案125和接地引线图案126辐射。虽然此示范性实施例示出了COF封装作为条带封装200，但TCP可以应用到条带封装200。
图8是具有图5的半导体芯片的条带封装300的另一示例。条带封装300可以与条带封装200相同，除了输入引线图案的形状。这里为了简化省略了输出引线图案的详细描述；在图8中示出了具有输入引线图案的条带封装300。
参考图8，条带封装300可以具有功率引线图案225和接地引线图案226。每个功率引线图案225和接地引线图案226可以基本形成为直线，从而构建条带封装300以提高通过功率引线图案225和接地引线图案226的热辐射。
热传送或辐射的路径与距离相关。为了有效的热辐射，功率引线图案225和接地引线图案226可以由直线形成。功率引线图案225和接地引线图案226可以在连接焊盘225c和226c之前直线延伸，该连接焊盘通过保护层229的开口229a暴露。信号引线图案224也可以形成为直线。
图9A是具有图5的半导体芯片110的条带封装400的另一示例的平面图；且图9B是图9A中的功率和接地引线图案325和326的局部放大视图。参考图9A和9B，条带封装400可以具有功率引线图案325和接地引线图案326。功率和接地引线图案325、326的宽度可以形成为宽于信号引线图案324的宽度。热传送或辐射的路径可以与面积相关。功率和接地引线图案325、326增加的面积可以导致提高条带封装400的热辐射特性。
由于功率引线图案325和接地引线图案326的衬底焊盘325a、325b连接到半导体芯片110的功率焊盘114和接地焊盘115，衬底焊盘325a和325b对增加的宽度具有限制。然而，覆盖有保护层329的中间部分325b和326b可以具有增加宽度的可能。功率引线图案325和接地引线图案326的中间部分325b和326b的宽度可以大于衬底焊盘325a和326a的宽度。保护层129离开标准水平329b可以具有±150μm的标准偏差。中间部分325b和326b的增加的宽度可以从标准水平329b偏离约150μm。
作为选择，信号引线图案324的中间部分的宽度可以大于衬底焊盘325a、325b。
图10是具有图5的半导体芯片110的另一示范性条带封装500的局部放大视图。参考图10，条带封装500可以包括可以在同一组中一体形成的功率引线图案425和/或接地引线图案426。如上所述，半导体芯片110的功率焊盘114和接地焊盘115可以根据使用的电压分组。连接到至少一组中的输入焊盘的输入引线图案的中间部分可以一体形成。输入焊盘可以是功率焊盘或接地焊盘，且输入引线图案可以是功率引线图案或接地引线图案。各组可以彼此分开。在此示例中，功率引线图案425的中间部分425b可以与相邻接地引线图案426的中间部分426b一体形成并分开。
图11是具有图5的半导体芯片的条带封装600的另一示例的局部放大视图。参考图11，条带封装600可以包括功率引线图案525的整体连接焊盘525c。因此从半导体芯片110产生的热可以通过功率引线图案525和接地引线图案526有效辐射。
功率引线图案525的连接焊盘525c可以与接地引线图案526的连接焊盘526c分开。虽然此示例示出功率引线图案525的整体连接焊盘525c，但可以不限于此。
图12是具有图5的半导体芯片110的条带封装700的另一示例的局部放大视图。参考图12，条带封装700可以包括功率引线图案625的整体中间部分625b和连接焊盘625c。虽然此示例示出了功率引线图案625的整体中间部分625b和连接焊盘625c，但可以不限于此。功率引线图案625的中间部分625b和连接焊盘625c可以与相邻接地引线图案626的中间部分626b和连接焊盘626c分开。
图13是具有根据本发明另一示范性实施例的半导体芯片210的条带封装800的平面图。参考图13，条带封装800可以包括半导体芯片210和倒装芯片键合到半导体芯片210的条带引线衬底720。
半导体芯片210的输入焊盘212可以包括至少一个功率耗散焊盘217。功率耗散焊盘217可以与功率焊盘214和接地焊盘215分开。例如，功率耗散焊盘217可以设置在功率和接地焊盘214、215两侧之一。
条带引线衬底720的输入引线图案723可以包括内引线图案727。内引线图案727把功率耗散焊盘217连接到功率焊盘214。在一个示例中，内引线图案727可以形成在芯片安装区内。内引线图案727的一端可以连接到功率引线图案725的衬底焊盘725a，且内引线图案727的另一端可以使用凸块连接到功率耗散焊盘217。内引线图案727除了其末端之外可以覆盖有保护层。
内引线图案727从功率焊盘214向功率耗散焊盘217提供功率，因此向有源表面211的边缘稳定提供功率。内引线图案727也可以将从功率耗散焊盘217产生的热辐射到功率引线图案725。条带引线衬底720可以与图6到12的条带引线衬底相同，除了具有内引线图案727之外。
根据本发明的示范性实施例，半导体芯片的输入焊盘可以包括设置在半导体芯片的有源表面的一长边的中心区的功率焊盘和接地焊盘。连接到功率焊盘和接地焊盘的功率引线图案和接地引线图案可以具有减小的长度和增加的宽度。从半导体芯片产生的热可以通过连接到功率焊盘和接地焊盘的功率引线图案和接地引线图案有效地辐射到外部。
功率焊盘和接地焊盘可以根据使用的电压而分组。连接到至少一组输入焊盘的输入引线图案的中间部分和/或连接焊盘可以一体形成，因此把半导体芯片产生的热有效辐射到外部环境。
虽然上面详细描述了本发明的示例、非限制实施例，但本领域的技术人员应该理解，此处教导的基本发明概念的许多变化和/改进将落入由所附权利要求所限定的本发明的精神和范畴内。

Claims (34)

1、一种半导体芯片，包括：
沿有源表面至少一边的多个输入焊盘，所述输入焊盘包括功率焊盘和接地焊盘；和
沿所述有源表面的边缘的多个输出焊盘，在所述输入焊盘之外，
其中所述功率焊盘和接地焊盘位于所述至少一边的中心区域。
2、根据权利要求1所述的半导体芯片，其中
所述输入焊盘包括至少一个信号焊盘，和
所述信号焊盘设置在所述功率和接地焊盘两者之一侧。
3、根据权利要求1所述的半导体芯片，其中
每个功率焊盘和接地焊盘根据使用的电压分组。
4、根据权利要求1所述的半导体芯片，其中
所述有源表面具有相对的长边，和
所述输入焊盘设置在所述相对长边之一。
5、根据权利要求4所述的半导体芯片，其中
所述输入焊盘包括至少一个功率耗散焊盘，和
所述功率耗散焊盘与所述功率焊盘和接地焊盘所处的一边的中心区域分隔开。
6、一种载带封装，包括：
根据权利要求1所述的半导体芯片，
条带引线衬底，包括：
具有芯片安装区域的基膜，
引线图案，通过凸块连接到所述输入和输出焊盘，并包括从所述芯片安装区域延伸到所述基膜一边的输入引线图案，以及从所述芯片安装区域延伸到所述基膜另一边的输出引线图案，和
保护层，设置在所述引线图案上以暴露所述引线图案的末端，和
密封所述半导体芯片和条带引线衬底的键合部分的封装物。
7、根据权利要求6所述的封装，其中
给定输入焊盘包括至少一个信号焊盘，和
所述信号焊盘设置在所述功率和接地焊盘两者之一侧。
8、根据权利要求7所述的封装，其中
所述输入引线图案包括连接到功率焊盘的功率引线图案，连接到接地焊盘的接地引线图案和连接到信号焊盘的信号引线图案，
设置每个功率图案和接地图案以基本沿直线延伸。
9、根据权利要求8所述的封装，其中
所述输入引线图案包括通过所述凸块连接到所述输入焊盘的衬底焊盘，从所述衬底焊盘延伸并覆盖有保护层的中间部分，和从所述中间部分延伸并通过保护层暴露的连接焊盘，
所述连接焊盘连接到印刷电路板，和
所述中间部分的宽度大于所述衬底焊盘的宽度。
10、根据权利要求9所述的封装，其中所述功率引线图案和接地引线图案的中间部分的宽度大于所述功率引线图案和接地引线图案的衬底焊盘的宽度。
11、根据权利要求9所述的封装，其中所述每个功率焊盘和接地焊盘根据使用的给定电压分组。
12、根据权利要求11所述的封装，其中连接到至少一组输入焊盘的所述输入引线图案的中间部分一体形成。
13、根据权利要求11所述的封装，其中连接到至少一组输入焊盘的所述输入引线图案的连接焊盘一体形成。
14、根据权利要求11所述的封装，其中连接到至少一组输入焊盘的所述输入引线图案的中间部分和连接焊盘一体形成。
15、根据权利要求9所述的封装，其中
所述输入焊盘还包括至少一个功率耗散焊盘，和
所述功率耗散焊盘位于离开功率焊盘和接地焊盘所处的一边的中心区域的给定距离。
16、根据权利要求15所述的封装，其中
给定输入引线图案还包括形成在芯片安装区域内的内引线图案，
所述内引线图案通过凸块连接到功率引线图案的衬底焊盘和功率耗散焊盘。
17、根据权利要求16所述的封装，其中所述功率耗散焊盘位于所述一边的中心区域的两侧之一。
18、一种用于具有设置在有源表面上的输入焊盘和输出焊盘的半导体芯片的条带引线衬底，输入焊盘设置在有源表面的一边上，输入焊盘包括功率焊盘和接地焊盘，功率和接地焊盘设置在一边的中心区域，所述条带引线衬底包括：
具有芯片安装区域的基膜；
引线图案，通过凸块连接到多个输入和输出焊盘，所述引线图案包括从芯片安装区域延伸到基膜一侧的多个输入引线图案，以及从芯片安装区域延伸到基膜另一侧的多个输出引线图案；和
保护层，设置在所述引线图案上，暴露所述引线图案的末端，其中每个输入引线图案基本沿直线延伸。
19、根据权利要求18所述的条带引线衬底，其中
给定输入引线图案包括连接到功率焊盘的多个引线图案，连接到接地焊盘的多个接地引线图案，和连接到信号焊盘的信号引线图案，和
设置每个功率引线图案和接地引线图案以基本沿直线延伸。
20、根据权利要求19所述的条带引线衬底，其中
给定输入引线图案包括通过凸块连接到输入焊盘的衬底焊盘，从衬底焊盘延伸并覆盖有保护层的中间部分，和从中间部分延伸并通过保护层暴露的连接焊盘，
所述连接焊盘连接到印刷电路板，和
所述输入引线图案的中间部分的宽度大于所述衬底焊盘的宽度。
21、根据权利要求20所述的条带引线衬底，其中所述功率引线图案和接地引线图案的中间部分的宽度大于所述功率引线图案和接地引线图案的衬底焊盘的宽度。
22、根据权利要求21所述的条带引线衬底，其中每个功率焊盘和接地焊盘根据使用的给定电压而分组。
23、根据权利要求22所述的条带引线衬底，其中至少一组输入引线图案的中间部分彼此集成。
24、根据权利要求22所述的条带引线衬底，其中至少一组输入引线图案的连接焊盘彼此集成。
25、根据权利要求22所述的条带引线衬底，其中至少一组输入引线图案的中间部分和连接焊盘一体形成。
26、根据权利要求19所述的条带引线衬底，其中
给定输入引线图案还包括形成在所述芯片安装区域中的内引线图案；和
所述内引线图案通过凸块连接到所述功率引线图案的衬底焊盘和功率耗散焊盘。
27、一种半导体芯片，包括：
多个功率焊盘和接地焊盘，位于有源表面的一边的中心区域，输入焊盘包括功率焊盘和接地焊盘；和
沿所述有源表面外围的多个输出焊盘。
28、根据权利要求27所述的半导体芯片，还包括：
至少一个信号焊盘，设置在所述功率焊盘和接地焊盘两者之一侧。
29、根据权利要求27所述的半导体芯片，其中每个功率焊盘和接地焊盘根据使用的电压而分组。
30、一种条带封装，包括：
半导体芯片，包括沿有源表面边缘的输入焊盘和输出焊盘，所述输入焊盘位于有源表面一边并包括中心位于所述一边的功率焊盘和接地焊盘，
条带引线衬底，通过凸块连接到半导体芯片的输入和输出焊盘，和
密封半导体芯片和条带引线衬底的键合部分的密封物。
31、根据权利要求30所述的封装，其中
给定输入焊盘包括至少一个信号焊盘，和
所述信号焊盘设置在功率和接地焊盘的两者之一侧。
32、根据权利要求31所述的封装，其中
条带引线衬底包括具有连接到功率焊盘的多个功率引线图案的输入引线图案，连接到接地焊盘的多个接地引线图案和连接到信号焊盘的多个信号引线图案，
设置每个功率图案和接地图案使基本沿直线延伸。
33、一种用于半导体芯片的条带引线衬底，包括：
通过凸块连接到半导体芯片的多个输入焊盘和输出焊盘的引线图案，所述引线图案包括多个输入引线图案和多个输出引线图案，和
保护层，暴露输入和输出引线图案的末端，其中每个输入引线图案基本沿直线延伸。
34、根据权利要求33所述的衬底，其中
给定输入引线图案包括连接到功率焊盘的多个引线图案，连接到接地焊盘的多个接地引线图案，和连接到信号焊盘的多个信号引线图案，和
设置每个功率引线图案和接地引线图案使基本沿直线延伸。
CN2006101359939A 2005-12-29 2006-10-16 热辐射半导体芯片和条带引线衬底及使用其的条带封装 Active CN1992247B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020050133623A KR100681398B1 (ko) 2005-12-29 2005-12-29 열방출형 반도체 칩과 테이프 배선기판 및 그를 이용한테이프 패키지
KR133623/05 2005-12-29

Publications (2)

Publication Number Publication Date
CN1992247A true CN1992247A (zh) 2007-07-04
CN1992247B CN1992247B (zh) 2012-03-14

Family

ID=38106092

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006101359939A Active CN1992247B (zh) 2005-12-29 2006-10-16 热辐射半导体芯片和条带引线衬底及使用其的条带封装

Country Status (4)

Country Link
US (1) US7589421B2 (zh)
JP (1) JP4998985B2 (zh)
KR (1) KR100681398B1 (zh)
CN (1) CN1992247B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102508369A (zh) * 2011-11-16 2012-06-20 深圳市华星光电技术有限公司 用于液晶面板的软板上芯片构造
CN103035169A (zh) * 2011-10-04 2013-04-10 乐金显示有限公司 显示设备及其驱动器组件以及传递热的方法
US8665407B2 (en) 2011-11-16 2014-03-04 Shenzhen China Star Optoelectronics Technology Co., Ltd. Chip-on-film structure for liquid crystal panel
CN104037156A (zh) * 2009-07-15 2014-09-10 瑞萨电子株式会社 半导体装置

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100763549B1 (ko) * 2006-10-12 2007-10-04 삼성전자주식회사 반도체 패키지
JP2009019743A (ja) 2007-07-13 2009-01-29 Ｇｋｎ ドライブライン トルクテクノロジー株式会社 動力伝達装置
KR101535223B1 (ko) * 2008-08-18 2015-07-09 삼성전자주식회사 테이프 배선 기판, 칩-온-필름 패키지 및 장치 어셈블리
KR101633373B1 (ko) * 2012-01-09 2016-06-24 삼성전자 주식회사 Ｃｏｆ 패키지 및 이를 포함하는 반도체 장치
KR101900738B1 (ko) * 2012-08-23 2018-09-20 삼성전자주식회사 칩 온 필름
KR20140038823A (ko) * 2012-09-21 2014-03-31 삼성디스플레이 주식회사 표시 패널 및 이의 제조 방법
KR102466918B1 (ko) * 2017-12-27 2022-11-15 삼성디스플레이 주식회사 칩 온 필름 패키지 및 칩 온 필름 패키지를 포함하는 표시 장치
KR102582066B1 (ko) * 2018-04-17 2023-09-25 삼성디스플레이 주식회사 칩 온 필름 패키지 및 칩 온 필름 패키지를 포함하는 표시 장치

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01191433A (ja) * 1988-01-26 1989-08-01 Fujitsu Ltd 集積回路素子
JPH03218062A (ja) * 1990-01-23 1991-09-25 Mitsubishi Electric Corp 半導体装置
US5291043A (en) 1990-02-07 1994-03-01 Mitsubishi Denki Kabushiki Kaisha Semiconductor integrated circuit device having gate array
JP2518569B2 (ja) * 1991-09-19 1996-07-24 三菱電機株式会社 半導体装置
JP2520225B2 (ja) * 1994-01-26 1996-07-31 富士通株式会社 半導体集積回路装置
JPH07253591A (ja) 1995-03-22 1995-10-03 Seiko Epson Corp 液晶パネル駆動用ｉｃ
JP3294490B2 (ja) * 1995-11-29 2002-06-24 株式会社日立製作所 Ｂｇａ型半導体装置
JP3207743B2 (ja) 1996-03-22 2001-09-10 シャープ株式会社 フレキシブル配線基板の端子構造およびそれを用いたｉｃチップの実装構造
JPH09258249A (ja) 1996-03-26 1997-10-03 Citizen Watch Co Ltd 半導体集積回路
JPH1092857A (ja) * 1996-09-10 1998-04-10 Mitsubishi Electric Corp 半導体パッケージ
JPH1098068A (ja) 1996-09-24 1998-04-14 Fujitsu Ltd 半導体集積回路装置
US6057596A (en) * 1998-10-19 2000-05-02 Silicon Integrated Systems Corp. Chip carrier having a specific power join distribution structure
US6403896B1 (en) * 2000-09-27 2002-06-11 Advanced Semiconductor Engineering, Inc. Substrate having specific pad distribution
JP4746770B2 (ja) * 2001-06-19 2011-08-10 ルネサスエレクトロニクス株式会社 半導体装置
JP3803050B2 (ja) * 2001-10-29 2006-08-02 株式会社ルネサステクノロジ 半導体記憶装置、ダイナミックランダムアクセスメモリおよび半導体装置
TW511193B (en) * 2001-12-13 2002-11-21 Acer Labs Inc Inner circuit structure of array type bonding pad chip and its manufacturing method
KR100654338B1 (ko) * 2003-10-04 2006-12-07 삼성전자주식회사 테이프 배선 기판과 그를 이용한 반도체 칩 패키지

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104037156A (zh) * 2009-07-15 2014-09-10 瑞萨电子株式会社 半导体装置
CN103035169A (zh) * 2011-10-04 2013-04-10 乐金显示有限公司 显示设备及其驱动器组件以及传递热的方法
US8773859B2 (en) 2011-10-04 2014-07-08 Lg Display Co., Ltd. Driver package
CN103035169B (zh) * 2011-10-04 2016-03-09 乐金显示有限公司 显示设备及其驱动器组件以及传递热的方法
CN102508369A (zh) * 2011-11-16 2012-06-20 深圳市华星光电技术有限公司 用于液晶面板的软板上芯片构造
WO2013071578A1 (zh) * 2011-11-16 2013-05-23 深圳市华星光电技术有限公司 用于液晶面板的薄膜上芯片构造
US8665407B2 (en) 2011-11-16 2014-03-04 Shenzhen China Star Optoelectronics Technology Co., Ltd. Chip-on-film structure for liquid crystal panel
CN102508369B (zh) * 2011-11-16 2014-06-25 深圳市华星光电技术有限公司 用于液晶面板的软板上芯片构造

Also Published As

Publication number Publication date
JP2007184544A (ja) 2007-07-19
US7589421B2 (en) 2009-09-15
KR100681398B1 (ko) 2007-02-15
US20070152329A1 (en) 2007-07-05
JP4998985B2 (ja) 2012-08-15
CN1992247B (zh) 2012-03-14

Similar Documents

Publication Publication Date Title
CN1992247A (zh) 热辐射半导体芯片和条带引线衬底及使用其的条带封装
KR100652519B1 (ko) 듀얼 금속층을 갖는 테이프 배선기판 및 그를 이용한 칩 온필름 패키지
US8304888B2 (en) Integrated circuit package with embedded components
US8531019B2 (en) Heat dissipation methods and structures for semiconductor device
US6853092B2 (en) Circuit board, mounting structure for semiconductor device with bumps, and electro-optic device and electronic device
US10643948B2 (en) Film package and package module including the same
US8304887B2 (en) Module package with embedded substrate and leadframe
CN1945817A (zh) 半导体器件及其制造方法
KR100788415B1 (ko) 이엠아이 노이즈 특성을 개선한 테이프 배선기판 및 그를이용한 테이프 패키지
DE19500422A1 (de) Halbleiterbaustein mit hoher thermischer Emission
JP4344766B2 (ja) ソースドライバ、ソースドライバの製造方法、および液晶モジュール
US8975762B2 (en) Semiconductor device
KR100644028B1 (ko) 반도체 칩 및 반도체 칩 패키지
KR101524186B1 (ko) 반도체 칩, 반도체 패키지용 배선기판, 이를 갖는 반도체패키지 및 이를 포함하는 표시 장치.
CN112436033A (zh) 显示装置和印刷电路板
US8344500B2 (en) Integrated circuit package module and method of the same
TWI515865B (zh) 多晶片堆疊封裝結構及其製造方法
KR20220054102A (ko) 연성 인쇄회로기판, cof 모듈 및 이를 포함하는 전자디바이스
KR101279469B1 (ko) 방열성을 향상시킨 칩 온 필름 패키지
KR102250825B1 (ko) Ｃｏｆ 패키지
US20240162111A1 (en) Semiconductor package including heat dissipation layers
CN118053824A (zh) 包括散热层的半导体封装
KR20230157588A (ko) 필름 패키지 및 이를 포함하는 패키지 모듈
CN118039579A (zh) 薄膜覆晶封装结构
KR20230082920A (ko) 필름 패키지

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant