KR20230157588A - 필름 패키지 및 이를 포함하는 패키지 모듈 - Google Patents

필름 패키지 및 이를 포함하는 패키지 모듈 Download PDF

Info

Publication number
KR20230157588A
KR20230157588A KR1020220056940A KR20220056940A KR20230157588A KR 20230157588 A KR20230157588 A KR 20230157588A KR 1020220056940 A KR1020220056940 A KR 1020220056940A KR 20220056940 A KR20220056940 A KR 20220056940A KR 20230157588 A KR20230157588 A KR 20230157588A
Authority
KR
South Korea
Prior art keywords
film
connection
area
package
width
Prior art date
Application number
KR1020220056940A
Other languages
English (en)
Inventor
신나래
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020220056940A priority Critical patent/KR20230157588A/ko
Priority to US18/100,859 priority patent/US20230369265A1/en
Publication of KR20230157588A publication Critical patent/KR20230157588A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/08112—Disposition the bonding area being at least partially embedded in the surface of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/182—Disposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)

Abstract

베이스 필름, 상기 베이스 필름은 상기 베이스 필름의 폭 방향의 양단에서 상기 베이스 필름의 길이 방향으로 연장되는 주변 영역들, 및 상기 주변 영역들 사이에서 상기 길이 방향으로 연장되는 내측 영역을 갖고, 및 상기 베이스 필름 상에서 컷 라인에 의해 정의되는 유닛 필름 패키지를 포함하는 필름 패키지를 제공하되, 상기 베이스 필름은 상기 주변 영역들에 제공되고, 상기 길이 방향으로 일정한 간격으로 배열되는 스프로켓 홀들을 갖고, 상기 유닛 필름 패키지는 상기 내측 영역 상에 제공되는 실장 영역, 및 상기 실장 영역으로부터 상기 길이 방향에 제공되는 연결 영역을 갖고, 상기 연결 영역은 상기 내측 영역으로부터 상기 길이 방향으로 인접한 상기 스프로켓 홀들 사이로 연장될 수 있다.

Description

필름 패키지 및 이를 포함하는 패키지 모듈{Film package and Package module including the same}
본 발명은 반도체 패키지에 관한 것으로서, 더욱 상세하게는 칩 온 필름 패키지 및 이를 포함하는 패키지 모듈에 관한 것이다.
최근 전자 제품의 소형화, 박형화 및 경량화 추세에 대응하기 위하여, 플렉서블(flexible) 필름 기판을 이용한 칩 온 필름(chip on film; 이하 COF) 패키지 기술이 제안된 바 있다. 상기 COF 패키지 기술은 반도체 칩이 플립 칩 본딩 방식으로 상기 기판에 직접 실장되고, 짧은 리드 배선에 의해 외부 회로에 접속될 수 있다. 이러한, COF 패키지는 셀룰러 폰 및 피디에이와 같은 휴대용 단말 장치, 랩탑 컴퓨터 또는 디스플레이 장치에 패널에 적용될 수 있다.
본 발명이 해결하고자 하는 과제는 소형화된 필름 패키지 및 이를 포함하는 패키지 모듈을 제공하는데 있다.
본 발명이 해결하고자 하는 다른 과제는 집적도가 향상된 필름 패키지 및 이를 포함하는 패키지 모듈을 제공하는데 있다.
본 발명이 해결하고자 하는 또 다른 과제는 신뢰성이 향상된 필름 패키지 및 이를 포함하는 패키지 모듈을 제공하는데 있다.
본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상술한 기술적 과제들을 해결하기 위한 본 발명의 실시예들에 따른 필름 패키지는 베이스 필름, 상기 베이스 필름은 상기 베이스 필름의 폭 방향의 양단에서 상기 베이스 필름의 길이 방향으로 연장되는 주변 영역들, 및 상기 주변 영역들 사이에서 상기 길이 방향으로 연장되는 내측 영역을 갖고, 및 상기 베이스 필름 상에서 컷 라인에 의해 정의되는 유닛 필름 패키지를 포함할 수 있다. 상기 베이스 필름은 상기 주변 영역들에 제공되고, 상기 길이 방향으로 일정한 간격으로 배열되는 스프로켓 홀들을 가질 수 있다. 상기 유닛 필름 패키지는 상기 내측 영역 상에 제공되는 실장 영역, 및 상기 실장 영역으로부터 상기 길이 방향에 제공되는 연결 영역을 가질 수 있다. 상기 연결 영역은 상기 내측 영역으로부터 상기 길이 방향으로 인접한 상기 스프로켓 홀들 사이로 연장될 수 있다.
상술한 기술적 과제들을 해결하기 위한 본 발명의 실시예들에 따른 필름 패키지는 제 1 방향으로 연장되는 베이스 필름, 상기 베이스 필름 상에 제공되는 반도체 칩, 상기 베이스 필름 상에서 상기 제 1 방향으로 상기 반도체 칩의 일측에 배치되고, 상기 제 1 방향과 교차하는 제 2 방향으로 배열되는 패드들, 및 상기 베이스 필름 상에서 상기 반도체 칩과 상기 패드들을 연결하는 연결 배선들을 포함할 수 있다. 상기 베이스 필름은 상기 베이스 필름을 수직으로 관통하는 스프로켓 홀들을 갖되, 상기 스프로켓 홀들은 상기 제 2 방향으로 상기 베이스 필름의 양단에 배치되고, 상기 제 1 방향으로 균일한 간격으로 배열될 수 있다. 상기 패드들의 적어도 일부는 상기 스프로켓 홀들 중 상기 제 1 방향으로 인접한 한 쌍의 스프로켓 홀들 사이에 위치할 수 있다.
상술한 기술적 과제들을 해결하기 위한 본 발명의 실시예들에 따른 패키지 모듈은 표시 소자, 및 상기 표시 소자와 전기적으로 연결되는 유닛 필름 패키지를 포함할 수 있다. 상기 유닛 필름 패키지는 실장 영역 및 실장 영역의 제 1 방향에 배치되는 연결 영역을 갖는 필름 기판, 상기 필름 기판 상에서 상기 실장 영역에 제공되는 반도체 칩, 상기 필름 기판 상에서 상기 연결 영역에 제공되고, 상기 표시 소자에 연결되는 패드들, 및 상기 필름 기판 상에서 상기 반도체 칩과 상기 패드들을 연결하는 연결 배선들을 포함할 수 있다. 상기 제 1 방향과 교차하는 제 2 방향으로, 상기 연결 영역의 제 1 폭은 상기 실장 영역의 제 2 폭보다 클 수 있다. 상기 제 1 폭은 43mm보다 크고 48mm보다 작을 수 있다.
본 발명의 실시예들에 따른 필름 패키지는 연결 패드들이 내측 영역 상에 만이 아니라 스프로켓 홀들이 배열되는 주변 영역들 상에도 제공될 수 있다. 이에 따라, 베이스 필름의 폭 방향을 따라서 보다 많은 수의 연결 패드들이 배열될 수 있다. 즉, 집적도가 향상된 유닛 필름 패키지들을 갖는 필름 패키지 및 이를 포함하는 패키지 모듈이 제공되는 동시에, 작은 폭의 필름 패키지 및 소형화된 패키지 모듈이 제공될 수 있다.
또한, 유닛 필름 패키지 영역들이 주변 영역들과 중첩되면서도 동시에 스프로켓 홀들과 이격되기 때문에, 유닛 필름 패키지들이 필름 패키지를 이송하기 위한 이송 장치에 의해 손상되지 않을 수 있다. 또한, 스프로켓 홀들이 균일한 간격으로 제공되기 때문에, 필름 패키지와 상기 이송 장치 간의 호환성이 높을 수 있다.
도 1은 본 발명의 실시예들에 따른 필름 패키지를 설명하기 위한 레이아웃이다.
도 2 및 도 3은 본 발명의 실시예들에 따른 필름 패키지를 설명하기 위한 단면도들이다.
도 4는 도 1의 A영역을 확대 도시한 도면이다.
도 5는 본 발명의 실시예들에 따른 필름 패키지를 설명하기 위한 레이아웃이다.
도 6및 도 7은 도 5의 B영역을 확대 도시한 도면들이다.
도 8은 본 발명의 실시예들에 따른 패키지 모듈을 도시한 평면도이다.
도 9는 본 발명의 실시예들에 따른 패키지 모듈을 설명하기 위한 단면도이다.
도면들 참조하여 본 발명의 개념에 따른 필름 패키지를 설명한다.
도 1은 본 발명의 실시예들에 따른 필름 패키지를 설명하기 위한 레이아웃이다. 도 2는 본 발명의 실시예들에 따른 필름 패키지를 설명하기 위한 단면도로, 도 1의 Ⅰ-Ⅰ'선을 따라 자른 단면에 해당한다. 도 3은 발명의 실시예들에 따른 필름 패키지를 설명하기 위한 단면도로, 도 1의 Ⅱ-Ⅱ'선을 따라 자른 단면에 해당한다. 도 4는 도 1의 A영역을 확대 도시한 도면이다. 도 1에서 설명의 편의를 위하여 일부 구성은 투명하게 표시하였다.
도 1 내지 도 3을 참조하여, 필름 패키지(FPKG)는 필름 기판(100), 적어도 하나의 반도체 칩(200), 제 1 및 제 2 연결 패드들(310, 320) 및 연결 배선들(410, 420, 430)을 포함할 수 있다.
필름 기판(100)이 제공될 수 있다. 필름 기판(100)은 반도체 칩(200), 제 1 및 제 2 연결 패드들(310, 320) 및 연결 배선들(400)이 제공되는 베이스 필름일 수 있다. 필름 기판(100)은 제 1 방향(D1)으로 연장될 수 있다. 이하, 제 1 방향(D1)은 필름 기판(100)의 실장면과 평행한 필름 기판(100)의 길이 방향으로 정의되고, 제 2 방향(D2)은 필름 기판(100)의 실장면과 평행한 필름 기판(100)의 폭 방향으로 정의될 수 있다. 제 2 방향(D2)으로의 필름 기판(100)의 제 1 폭(WT1)은 35mm보다 크고 70mm보다 작을 수 있다. 보다 바람직하게는, 필름 기판(100)의 제 1 폭(WT1)은 43mm보다 크고 48mm보다 작을 수 있다. 일 실시예로써, 필름 기판(100)의 제 1 폭(WT1)은 약 35mm, 약 48mm 또는 약 70mm일 수 있다. 보다 바람직하게는, 필름 기판(100)의 제 1 폭(WT1)은 48.175mm 또는 69.95mm일 수 있다. 그러나 본 발명의 실시예들이 이에 한정되는 것은 아니며, 필름 기판(100)의 제 1 폭(WT1)은 요구되는 필름 기판(100)의 크기 또는 필름 기판(100)을 이송시키는 이송 장치의 규격에 따라 다양하게 제공될 수 있다. 필름 기판(100)은 고분자 물질, 예를 들면, 폴리이미드(polyimide)을 포함할 수 있다. 필름 기판(100)은 플렉서블(flexible)할 수 있다.
필름 기판(100)은 내측 영역(100CR) 및 주변 영역들(100PR)을 가질 수 있다.
평면적 관점에서, 주변 영역들(100PR)은 제 2 방향(D2)으로의 필름 기판(100)의 양단, 즉 필름 기판(100)의 엣지(edge)에 위치할 수 있다. 주변 영역들(100PR)은 제 1 방향(D1)으로 연장될 수 있다. 즉, 주변 영역들(100PR)은 필름 기판(100)의 엣지를 따라 연장되는 라인 형상일 수 있다. 주변 영역들(100PR)은 스프로켓 홀들(SPH, sprocket holes)이 제공되는 영역일 수 있다. 스프로켓 홀들(SPH)은 주변 영역들(100PR)에서 제 1 방향(D1)을 따라 배열될 수 있다. 스프로켓 홀들(SPH)은 하나의 주변 영역(100PR) 내에서 제 1 방향(D1)으로 하나의 열을 이룰 수 있다. 도시된 바와는 다르게, 스프로켓 홀들(SPH)은 하나의 주변 영역(100PR) 내에서 둘 또는 셋 이상의 열을 이룰 수 있다. 제 1 방향(D1)으로의 스프로켓 홀들(SPH) 간의 제 1 간격(GA1)은 일정할 수 있다. 예를 들어, 스프로켓 홀들(SPH) 간의 제 1 간격(GA1)은 3mm 내지 5mm일 수 있다. 보다 바람직하게는, 스프로켓 홀들(SPH) 간의 제 1 간격(GA1)은 3.33mm 내지 4.75mm일 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 스프로켓 홀들(SPH) 간의 제 1 간격(GA1)은 필름 기판(100)을 이송하는 이송 장치의 규격에 따라 다양하게 제공될 수 있다. 스프로켓 홀들(SPH)은 제 3 방향(D3)으로 필름 기판(100)을 수직으로 관통할 수 있다. 여기서, 제 3 방향(D3)은 필름 기판(100)에 수직한 방향으로, 제 1 방향(D1) 및 제 2 방향(D2) 모두와 수직일 수 있다. 스프로켓 홀들(SPH)을 사용하여, 필름 기판(100)이 감아지거나 또는 이동될 수 있다. 예를 들어, 상기 이송 장치의 핀들이 필름 기판(100)의 스프로켓 홀들(SPH) 내에 삽입될 수 있으며, 상기 핀들의 이동에 따라 필름 기판(100)이 제 1 방향(D1)으로 이동될 수 있다.
평면적 관점에서, 내측 영역(100CR)은 제 2 방향(D2)으로 주변 영역들(100PR) 사이에 위치할 수 있다. 즉, 주변 영역들(100PR)은 내측 영역(100CR)을 사이에 두고 제 2 방향(D2)으로 이격될 수 있다. 내측 영역(100CR)은 제 1 방향(D1)으로 연장되는 라인 형상을 가질 수 있다. 제 2 방향(D2)으로 내측 영역(100CR)의 폭은 주변 영역들(100PR)의 폭들보다 클 수 있다. 내측 영역(100CR)은 유닛 필름 패키지들(10)이 제공되는 영역일 수 있다. 그러나, 유닛 필름 패키지들(10)이 내측 영역(100CR) 내에만 위치하는 것은 아니며, 유닛 필름 패키지들(10) 각각의 일부는 주변 영역들(100PR) 상으로 연장될 수 있다. 유닛 필름 패키지들(10)은 제 1 방향(D1)으로 배열될 수 있다.
유닛 필름 패키지들(10) 각각은 필름 기판(100) 상에서 컷 라인(CL)에 의해 정의되는 영역에 제공될 수 있다. 필름 패키지(PFKG)에서, 컷 라인(CL)은 필름 기판(100)에서 유닛 필름 패키지 영역들(UFPR)을 정의하는 가상적인 선일 수 있다. 유닛 필름 패키지 영역들(UFPR)은 상기에서 설명한 주변 영역들(100PR) 및 내측 영역(100CR)과는 무관한 별개의 영역일 수 있다. 예를 들어, 유닛 필름 패키지 영역들(UFPR)은 내측 영역(100CR)과 중첩될 수 있고, 유닛 필름 패키지 영역들(UFPR)의 일부는 주변 영역들(100PR) 상으로 연장되어 주변 영역들(100PR)과 중첩될 수 있다. 유닛 필름 패키지 영역들(UFPR)은 제 1 방향(D1)을 따라 배열될 수 있다.
필름 기판(100)의 유닛 필름 패키지 영역들(UFPR) 및 유닛 필름 패키지 영역들(UFPR) 상의 구성 요소들은 유닛 필름 패키지들(10)을 구성할 수 있다. 이하, 단수의 유닛 필름 패키지(10)에 관하여 보다 상세하게 설명한다.
하나의 유닛 필름 패키지(10)는 하나의 유닛 필름 패키지 영역(UFPR)에 제공될 수 있다. 유닛 필름 패키지 영역들(UFPR)은 실장 영역(MR) 및 연결 영역들(CR1, CR2)을 가질 수 있다.
실장 영역(MR)은 내측 영역(100CR)에 위치할 수 있다. 실장 영역(MR)은 평면적 관점에서 주변 영역들(100PR) 사이에 제공될 수 있다. 즉, 실장 영역(MR)은 주변 영역들(100PR)과 중첩되지 않을 수 있다. 제 2 방향(D2)으로 실장 영역(MR)의 제 2 폭(WT2)은 제 2 방향(D2)으로 인접한 스프로켓 홀들(SPH) 사이의 제 2 간격(GA2)보다 작을 수 있다. 보다 바람직하게는, 제 2 방향(D2)으로 실장 영역(MR)의 제 2 폭(WT2)은 제 2 방향(D2)으로 내측 영역(100CR)의 폭보다 작을 수 있다. 즉, 실장 영역(MR)은 스프로켓 홀들(SPH)과 중첩되지 않을 수 있다. 실장 영역(MR)은 후술되는 반도체 칩(200)이 제공되는 영역일 수 있다.
본 발명의 실시예들에 따르면, 실장 영역(MR)이 주변 영역들(100PR)과 중첩되지 않기 때문에, 필름 기판(100)이 이송 장치를 이용하여 의해 이송될 시, 상기 이송 장치(일 예로, 필름 기판(100)의 스프로켓 홀들(SPH)에 삽입되는 상기 이송 장치의 핀들)에 의해 반도체 칩(200) 및 반도체 칩(200)에 연결되는 연결 배선들(400)이 손상되지 않을 수 있다.
연결 영역들(CR1, CR2)은 실장 영역(MR)의 양측에 위치할 수 있다. 예를 들어, 제 1 연결 영역(CR1)이 제 1 방향(D1)의 반대 방향으로 실장 영역(MR)에 연결될 수 있고, 제 2 연결 영역(CR2)이 제 1 방향(D1)으로 실장 영역(MR)에 연결될 수 있다. 제 2 방향(D2)으로 실장 영역(MR)의 제 2 폭(WT2)은 제 1 연결 영역(CR1) 및 제 2 연결 영역(CR2)의 제 3 폭(WT3)보다 작을 수 있다. 제 1 연결 영역(CR1) 및 제 2 연결 영역(CR2)은 제 2 방향(D2)으로 연장되는 라인 형상을 가질 수 있다. 보다 상세하게는, 제 1 연결 영역(CR1) 및 제 2 연결 영역(CR2)은 내측 영역(100CR)으로부터 주변 영역들(100PR) 상으로 연장될 수 있다. 다르게 설명하자면, 제 1 연결 영역(CR1) 및 제 2 연결 영역(CR2)은 내측 영역(100CR)과 중첩될 수 있고, 또한 제 1 연결 영역(CR1)의 일부 및 제 2 연결 영역(CR2)의 일부는 주변 영역들(100PR)과 중첩될 수 있다. 따라서, 유닛 필름 패키지 영역들(UFPR)은 평면적 관점에서 H형상을 가질 수 있다. 도 1에서는 제 1 연결 영역(CR1) 및 제 2 연결 영역(CR2)이 내측 영역(100CR)의 제 2 방향(D2)에 위치하는 주변 영역(100PR) 및 내측 영역(100CR)의 제 2 방향(D2)의 반대 방향에 위치하는 주변 영역(100PR)의 모두 상으로 연장되는 것을 도시하였으나, 본 발명이 이에 한정되는 것은 아니다. 다른 실시예들에 따르면, 제 1 연결 영역(CR1) 및 제 2 연결 영역(CR2)은 내측 영역(100CR)의 제 2 방향(D2)에 위치하는 주변 영역(100PR) 및 내측 영역(100CR)의 제 2 방향(D2)의 반대 방향에 위치하는 주변 영역(100PR) 중 어느 하나 상으로만 연장될 수 있다. 이하, 도 1의 실시예를 기준으로 계속 설명하도록 한다. 제 1 연결 영역(CR1) 및 제 2 연결 영역(CR2)의 제 3 폭(WT3)은 필름 기판(100)의 제 1 폭(WT1)보다 작거나 같을 수 있다.
제 2 방향(D2)으로 제 1 연결 영역(CR1) 및 제 2 연결 영역(CR2)의 제 3 폭(WT3)은 제 2 방향(D2)으로 내측 영역(100CR)의 폭보다 클 수 있다. 보다 바람직하게는, 제 1 연결 영역(CR1) 및 제 2 연결 영역(CR2)의 제 3 폭(WT3)은 제 2 방향(D2)으로 인접한 스프로켓 홀들(SPH) 사이의 제 2 간격(GA2)보다 클 수 있다. 이때, 제 1 연결 영역(CR1) 및 제 2 연결 영역(CR2)은 주변 영역들(100PR)에서 스프로켓 홀들(SPH) 사이에 위치할 수 있다. 제 1 방향(D1)으로 제 1 연결 영역(CR1) 및 제 2 연결 영역(CR2)의 제 4 폭(WT4)은 제 1 방향(D1)으로 인접한 스프로켓 홀들(SPH) 사이의 제 1 간격(GA1)보다 작을 수 있다. 즉, 제 1 연결 영역(CR1) 및 제 2 연결 영역(CR2)은 스프로켓 홀들(SPH)과 중첩되지 않을 수 있다. 제 1 연결 영역(CR1) 및 제 2 연결 영역(CR2)의 제 4 폭(WT4)은 제 1 방향(D1)으로 인접한 스프로켓 홀들(SPH) 사이의 제 1 간격(GA1)의 0.15배 내지 0.90배일 수 있다. 제 1 연결 영역(CR1) 및 제 2 연결 영역(CR2)의 제 4 폭(WT4)은 0.5mm보다 크고 3.3mm보다 작을 수 있다. 제 1 연결 영역(CR1) 및 제 2 연결 영역(CR2)은 연결 패드들(310, 320)이 제공되는 영역일 수 있다.
본 발명의 실시예들에 따르면, 제 1 연결 영역(CR1) 및 제 2 연결 영역(CR2)이 내측 영역(100CR) 뿐만 아니라 주변 영역들(100PR) 상에도 제공되기 때문에, 제 1 연결 영역(CR1) 및 제 2 연결 영역(CR2)의 면적이 넓을 수 있다.
평면적 관점에서, 제 1 연결 영역(CR1)은 주변 영역들(100PR) 상에서 사각형의 형상을 가질 수 있다. 예를 들어, 도 4에 도시된 바와 같이, 제 1 연결 영역(CR1)은 내측 영역(100CR)에서 주변 영역들(100PR)로 연장되는 직사각형의 평면 형상을 가질 수 있다. 보다 상세하게는, 주변 영역들(100PR) 상에서 제 1 방향(D1)으로의 제 1 연결 영역(CR1)의 제 4 폭(WT4)은 제 2 방향(D2)을 따라 일정할 수 있다.
도 4에서는 제 1 연결 영역(CR1)을 기준으로 설명하였으나, 제 2 연결 영역(CR2)의 평면 형상 또한 제 1 연결 영역(CR1)의 그것과 동일 또는 유사할 수 있다. 예를 들어, 제 2 연결 영역(CR2)은 내측 영역(100CR)에서 주변 영역들(100PR)로 연장되는 직사각형의 평면 형상을 가질 수 있다. 보다 상세하게는, 주변 영역들(100PR) 상에서 제 1 방향(D1)으로의 제 2 연결 영역(CR2)의 폭은 제 2 방향(D2)을 따라 일정할 수 있다.
도 1 내지 도 4를 다시 참조하여, 반도체 칩(200)이 필름 기판(100)의 전면(100u) 상에 제공될 수 있다. 이하, 전면이라 함은 필름 기판(100) 상에 전자 소자들이 실장되는 면을 의미할 수 있으며, 필름 기판(100)에는 상기 전자 소자들의 실장 및 연결 등을 위한 배선 또는 패드 등이 제공될 수 있다. 또는, 필름 기판(100)의 상기 전면 상에는 상기 전자 소자들 없이 상기 배선 또는 상기 패드만 제공될 수 있다. 상기 전면에 대향하는 필름 기판(100)의 후면 상에는 상기 전자 소자들이 제공되지 않을 수 있다. 다른 실시예들에 따르면, 필름 기판(100) 상기 후면 상에 상기 배선 또는 상기 패드들만 제공되거나, 또는 상기 배선 또는 상기 패드들과 함께 상기 전자 소자들에 제공될 수도 있다. 이하, 도 1 내지 도 3의 실시예를 기준으로 계속 설명하도록 한다. 반도체 칩(200)은 유닛 필름 패키지 영역(UFPR)의 실장 영역(MR) 상에 제공될 수 있다. 반도체 칩(200)은 필름 기판(100)에 페이스 다운(face down) 방식으로 배치될 수 있다. 일 예로, 반도체 칩(200)의 활성면(active surface)이 필름 기판(100)을 향할 수 있다. 보다 상세하게는, 반도체 칩(200)은 칩 패드들(202)을 가질 수 있으며, 칩 패드들(202)은 필름 기판(100)을 향하는 반도체 칩(200)의 일면 상에 제공될 수 있다.
도 1 내지 도 3에서는 하나의 실장 영역(MR) 상에 하나의 반도체 칩(200)이 제공되는 것을 도시하였으나, 본 발명이 이에 한정되는 것은 아니다. 다른 실시예들에 따르면, 하나의 실장 영역(MR) 상에 복수의 반도체 칩들(200)이 제공될 수 있다.
필름 기판(100)의 전면(100u) 상에 연결 배선들(410, 420, 430)이 배치될 수 있다. 연결 배선들(410, 420, 430)은 제 1 연결 배선들(410) 및 제 2 연결 배선들(420)을 포함할 수 있다. 제 1 연결 배선들(410)은 반도체 칩(200)으로부터 제 1 방향(D1)의 반대 방향을 따라 제 1 연결 영역(CR1)으로 연장될 수 있다. 제 1 연결 배선들(410)은 반도체 칩(200)의 제 1 방향(D1)의 반대 방향의 일측에서 제 2 방향(D2)으로 서로 이격될 수 있다. 제 2 연결 배선들(420)은 반도체 칩(200)으로부터 제 1 방향(D1)을 따라 제 2 연결 영역(CR2)으로 연장될 수 있다. 제 2 연결 배선들(420)은 반도체 칩(200)의 제 1 방향(D1)의 일측에서 제 2 방향(D2)으로 서로 이격될 수 있다. 제 1 연결 영역(CR1) 상에서의 제 1 연결 배선들(410) 간의 간격 및 제 2 연결 영역(CR2) 상에서의 제 2 연결 배선들(420) 간의 간격은 반도체 칩(200)의 아래에서 제 1 연결 배선들(410) 간의 간격 및 제 2 연결 배선들(420) 간의 간격보다 작을 수 있다. 즉, 제 1 연결 배선들(410) 간의 간격은 반도체 칩(200)으로부터 제 1 연결 영역(CR1)을 향할수록 커질 수 있고, 제 2 연결 배선들(420) 간의 간격은 반도체 칩(200)으로부터 제 2 연결 영역(CR2)을 향할수록 커질 수 있다. 도시된 바와는 다르게, 제 1 연결 배선들(410) 간의 간격 및 제 2 연결 배선들(420) 간의 간격 중 어느 하나는 실장 영역(MR) 및 연결 영역들(CR1, CR2)에서 균일하게 제공될 수 있다.
연결 배선들(410, 420, 430) 중 일부는 반도체 칩(200)과 연결되지 않을 수 있다. 예를 들어, 연결 배선들(410, 420, 430)은 제 3 연결 배선들(430)을 포함할 수 있다. 제 3 연결 배선들(430)은 반도체 칩(200)으로부터 제 2 방향(D2) 또는 제 2 방향(D2)의 반대 방향에 위치할 수 있다. 제 3 연결 배선들(430)은 제 1 연결 배선들(410) 및 제 2 연결 배선들(420)과 수평으로 이격될 수 있다. 제 3 연결 배선들(430)은 후술되는 제 1 연결 패드들(310) 및 제 2 연결 패드들(320)을 직접 연결할 수 있다.
반도체 칩(200)은 필름 기판(100) 상에서 제 1 연결 배선들(410) 및 제 2 연결 배선들(420)에 실장될 수 있다. 예를 들어, 제 1 연결 배선들(410)의 일부 및 제 2 연결 배선들(420)의 일부는 반도체 칩(200)과 중첩될 수 있다. 도 2 및 도 3에 도시된 바와 같이, 제 1 연결 배선들(410)의 상기 일부 및 제 2 연결 배선들(420)의 상기 일부는 반도체 칩(200)의 아래로 연장될 수 있다. 보다 상세하게는, 제 1 연결 배선들(410)의 상기 일부 및 제 2 연결 배선들(420)의 상기 일부는 칩 패드들(202)과 수직으로 중첩될 수 있다. 칩 단자들(210)이 제 1 연결 배선들(410)의 상기 일부 및 제 2 연결 배선들(420)의 상기 일부와 칩 패드들(202) 사이에 제공될 수 있다. 반도체 칩(200)은 칩 단자들(210)을 통해 제 1 연결 배선들(410) 및 제 2 연결 배선들(420)과 전기적으로 연결될 수 있다. 칩 단자들(210)은 솔더(solder), 필라(pillar), 및 범프(bump) 중에서 적어도 하나일 수 있다. 칩 단자들(210)은 금속을 포함할 수 있다.
언더필 막(220)이 필름 기판(100)과 반도체 칩(200) 사이의 갭에 형성되어, 상기 갭을 채울 수 있다. 언더필 막(220)은 칩 단자들(210)을 밀봉할 수 있다. 언더필 막(220)은 에폭시계 폴리머와 같은 절연성 폴리머를 포함할 수 있다.
필름 기판(100)의 전면(100u) 상에 연결 패드들(310, 320)이 제공될 수 있다. 제 1 연결 영역(CR1) 및 제 2 연결 영역(CR2) 상에 연결 패드들(310, 320)이 제공될 수 있다. 연결 패드들(310, 320)은 제 1 연결 영역(CR1)에 제공되는 제 1 연결 패드들(310) 및 제 2 연결 영역(CR2)에 제공되는 제 2 연결 패드들(320)을 포함할 수 있다. 제 1 연결 패드들(310)은 제 1 연결 영역(CR1) 상에서 제 2 방향(D2)으로 배열될 수 있다. 예를 들어, 제 1 연결 패드들(310)은 제 1 연결 영역(CR1)의 제 1 방향(D1)의 반대 방향의 일단을 따라 배열될 수 있다. 도 1에서는 제 1 연결 패드들(310)이 제 1 연결 영역(CR1)의 제 1 방향(D1)의 반대 방향의 상기 일단에 접하는 것으로 도시되어 있으나, 본 발명이 이에 한정되는 것은 아니다. 제 1 연결 패드들(310)이 제 1 연결 영역(CR1)의 제 1 방향(D1)의 반대 방향의 상기 일단으로부터 이격될 수 있다. 제 2 연결 패드들(320)은 제 2 연결 영역(CR2) 상에서 제 2 방향(D2)으로 배열될 수 있다. 예를 들어, 제 2 연결 패드들(320)은 제 2 연결 영역(CR2)의 제 1 방향(D1)의 일단을 따라 배열될 수 있다. 도 1에서는 제 2 연결 패드들(320)이 제 2 연결 영역(CR2)의 제 1 방향(D1)의 상기 일단에 접하는 것으로 도시되어 있으나, 본 발명이 이에 한정되는 것은 아니다. 제 2 연결 패드들(320)이 제 2 연결 영역(CR2)의 제 1 방향(D1)의 상기 일단으로부터 이격될 수 있다.
제 1 연결 영역(CR1) 및 제 2 연결 영역(CR2)이 스프로켓 홀들(SPH) 사이에 위치할 수 있으며, 이에 따라 제 1 연결 패드들(310)의 적어도 일부 및 제 2 연결 패드들(320)의 적어도 일부는 스프로켓 홀들(SPH) 사이에 위치할 수 있다. 제 1 연결 패드들(310) 및 제 2 연결 패드들(320)은 필름 기판(100)으로부터 유닛 필름 패키지들(10)이 분리되었을 때, 유닛 필름 패키지들(10)을 외부 장치에 전기적으로 연결시키기 위한 패드들일 수 있다.
일반적으로 유닛 필름 패키지 영역들(UFPR)은 필름 기판(100)의 내측 영역(100CR) 내에 제공될 수 있다. 이 경우, 유닛 필름 패키지 영역들(UFPR)의 연결 영역들에 제공되는 연결 패드들(310, 320)의 수가 적을 수 있다. 즉, 연결 패드들(310, 320)의 수가 많은 유닛 필름 패키지들(10)을 형성하고자 하는 경우, 보다 넓은 폭(WT1)의 필름 기판(100)이 필요하게 된다.
본 발명의 실시예들에 따르면, 제 1 연결 패드들(310) 및 제 2 연결 패드들(320)이 내측 영역(100CR) 상에 만이 아니라 주변 영역들(100PR) 상에도 제공될 수 있다. 이러한 구조에 의해, 제 2 방향(D2)을 따라서 보다 많은 수의 제 1 연결 패드들(310) 및 제 2 연결 패드들(320)이 배열될 수 있다. 즉, 집적도가 향상된 유닛 필름 패키지들(10)을 갖는 필름 패키지(FPKG)가 제공되는 동시에, 작은 폭(WT1)의 필름 패키지(FPKG)가 제공될 수 있다.
또한, 유닛 필름 패키지 영역들(UFPR)이 주변 영역들(100PR)과 중첩되면서도 동시에 스프로켓 홀들(SPH)과 이격되기 때문에, 유닛 필름 패키지들(10)이 필름 패키지(FPKG)를 이송하기 위한 이송 장치에 의해 손상되지 않을 수 있다. 또한, 스프로켓 홀들(SPH)이 균일한 간격으로 제공되기 때문에, 필름 패키지(FPKG)와 상기 이송 장치 간의 호환성이 높을 수 있다.
도 1 내지 도 4를 계속 참조하여, 제 1 연결 패드들(310) 및 제 2 연결 패드들(320)은 반도체 칩(200)과 전기적으로 연결될 수 있다. 예를 들어, 제 1 연결 패드들(310)은 제 1 연결 배선들(410)을 통해 반도체 칩(200)과 연결될 수 있고, 제 2 연결 패드들(320)은 제 2 연결 배선들(420)을 통해 반도체 칩(200)과 연결될 수 있다. 제 1 연결 패드들(310)의 일부 및 제 2 연결 패드들(320)의 일부는 제 3 연결 배선들(430)을 통해 직접 연결될 수 있다. 도 1에 도시된 바와 같이, 연결 배선들(410, 420, 430)은 굴곡질 수 있다. 그러나, 본 발명이 이에 한정되는 것은 아니며, 제 1 연결 패드들(310) 및 제 2 연결 패드들(320)의 배치, 반도체 칩(200)의 크기 및 반도체 칩(200)의 칩 패드들(202)의 배치에 따라 다양한 형태로 제공될 수 있다.
도시하지는 않았으나, 보호막이 제 1 연결 배선(410) 및 제 2 연결 배선(420) 상에 제공될 수 있다. 상기 보호막은 제 1 연결 배선(410) 및 제 2 연결 배선(420)을 덮어, 제 1 연결 배선(410) 및 제 2 연결 배선(420)을 보호할 수 있다. 상기 보호막은 절연 물질을 포함할 수 있다. 예를 들어, 상기 보호막은 솔더 레지스트(solder resist) 물질을 포함할 수 있다.
필름 기판(100) 상에 보호 필름(500)가 제공될 수 있다. 보호 필름(500)는 필름 기판(100) 상에 부착되어, 반도체 칩(200) 및 상기 보호막을 덮을 수 있다. 보호 필름(500)는 상기 보호막, 반도체 칩(200)의 상부면 및 측면들과 물리적으로 접촉할 수 있으며, 반도체 칩(200)을 밀봉할 수 있다. 보호 필름(500)은 제 1 연결 패드들(310) 및 제 2 연결 패드들(320)을 노출시킬 수 있다. 보호 필름(500)은 절연성 폴리머를 포함할 수 있다. 상기 절연성 폴리머는 폴리 이미드, 폴리(에틸렌 테레프탈레이트(Poly(ethyleneterephtalate), PET), 및 폴리 에틸렌 나프탈레이트(poly(ethylene naphthalate), PEN) 중에서 적어도 하나를 포함할 수 있다. 또는, 보호 필름(500)은 전도성이 높은 물질을 포함할 수 있다. 여기서, “전도성”은 열적 전도성 및 전기 전도성 중에서 적어도 하나를 의미할 수 있다. 보호 필름(500)은 알루미늄(Al) 및/또는 구리(Cu)와 같은 금속을 포함하거나, 그래핀(graphene), 탄소 나노 튜브(carbon nano tube), 및/또는 그라파이트(graphite)와 같은 탄소 함유 물질을 포함할 수 있다. 이 경우, 보호 필름(500)은 상기 보호막에 의해 제 1 연결 배선(410) 및 제 2 연결 배선(420)과 전기적으로 절연될 수 있다. 보호 필름(500)는 접착 필름을 통해 필름 기판(100) 또는 상기 보호막에 접착될 수 있다. 상기 접착 필름은 에폭시계 폴리머, 아크릴계 폴리머, 또는 실리콘 함유 물질을 포함할 수 있다.
도 5는 본 발명의 실시예들에 따른 필름 패키지를 설명하기 위한 레이아웃이다. 도 6및 도 7은 도 5의 B영역을 확대 도시한 도면들이다. 이하의 실시예들에서는, 설명의 편의를 위하여 앞서 도 1 내지 도 4를 참조하여 설명한 것과 중복되는 기술적 특징에 대한 상세한 설명은 생략하고, 차이점에 대해 상세히 설명한다. 위에서 설명한 본 발명의 실시예들에 따른 반도체 패키지와 동일 또는 유사한 구성에 대하여는 동일한 참조 번호가 제공될 수 있다.
도 5를 참조하여, 평면적 관점에서, 주변 영역들(100PR) 상에서 제 1 방향(D1)으로의 제 1 연결 영역(CR1)의 제 4 폭(WT4)은 제 2 방향(D2)을 따라 달라질 수 있다. 보다 상세하게는, 제 1 연결 영역(CR1)의 제 4 폭(WT4)은 내측 영역(100CR)으로부터 멀어질수록 작아질 수 있다.
도 6에 도시된 바와 같이, 평면적 관점에서, 주변 영역들(100PR) 상에서 제 1 연결 영역(CR1)은 사다리꼴 형태를 가질 수 있다. 다르게 설명하자면, 제 1 연결 영역(CR1)의 제 4 폭(WT4)은 내측 영역(100CR)으로부터의 거리에 따라 일정하게 감소될 수 있다. 제 1 방향(D1)으로 제 1 연결 영역(CR1) 및 제 2 연결 영역(CR2)의 제 4 폭(WT4)은 제 1 방향(D1)으로 인접한 스프로켓 홀들(SPH) 사이의 제 1 간격(GA1)보다 작을 수 있다. 주변 영역들(100PR) 상에 위치하는 제 1 연결 영역(CR1)의 일부는 스프로켓 홀들(SPH) 사이에 위치할 수 있다. 제 1 연결 영역(CR1)은 스프로켓 홀들(SPH)과 중첩되지 않을 수 있다.
다른 실시예들에 따르면, 도 7에 도시된 바와 같이, 주변 영역들(100PR) 상에서 제 1 연결 영역(CR1)은 굴곡진 측면을 가질 수 있다. 다르게 설명하자면, 제 1 연결 영역(CR1)의 제 4 폭(WT4)은 내측 영역(100CR)으로부터의 거리에 따라 불규칙하게 감소될 수 있다. 제 1 방향(D1)으로 제 1 연결 영역(CR1) 및 제 2 연결 영역(CR2)의 제 4 폭(WT4)은 제 1 방향(D1)으로 인접한 스프로켓 홀들(SPH) 사이의 제 1 간격(GA1)보다 작을 수 있다. 주변 영역들(100PR) 상에 위치하는 제 1 연결 영역(CR1)의 일부는 스프로켓 홀들(SPH) 사이에 위치할 수 있다. 제 1 연결 영역(CR1)은 스프로켓 홀들(SPH)과 중첩되지 않을 수 있다.
도 6 및 도 7에서는 제 1 연결 영역(CR1)을 기준으로 설명하였으나, 제 2 연결 영역(CR2)의 평면 형상 또한 제 1 연결 영역(CR1)의 그것과 동일 또는 유사할 수 있다. 예를 들어, 주변 영역들(100PR) 상에서 제 2 연결 영역(CR2)은 사다리꼴 형태를 갖거나, 주변 영역들(100PR) 상에서 제 2 연결 영역(CR2)은 굴곡진 측면을 가질 수 있다.
도 6 및 도 7을 참조하여 설명한 제 1 연결 영역(CR1)의 평면 형상 및 제 2 연결 영역(CR2)의 평면 형상은 일 실시예에 해당하며, 본 발명이 이에 한정되는 것은 아니다. 제 1 연결 영역(CR1)의 상기 평면 형상 및 제 2 연결 영역(CR2)의 상기 평면 형상은 제 1 연결 패드들(310)의 배치, 제 2 연결 패드들(320)의 배치, 및 스프로켓 홀들(SPH)의 배치에 따라 다양한 형태로 제공될 수 있다. 이 경우 또한 본 발명의 실시예들과 동일하게, 주변 영역들(100PR) 상에서 제 1 연결 영역(CR1) 및 제 2 연결 영역들(CR2)은 스프로켓 홀들(SPH) 사이에 위치할 수 있으며, 제 1 연결 영역(CR1) 및 제 2 연결 영역(CR2)은 스프로켓 홀들(SPH)과 중첩되지 않을 수 있다.
도 8은 본 발명의 실시예들에 따른 패키지 모듈을 도시한 평면도이다. 도 9는 본 발명의 실시예들에 따른 패키지 모듈을 설명하기 위한 단면도로, 도 8의 Ⅲ-Ⅲ'을 따라 자른 단면에 해당한다.
도 8 및 도 9를 참조하여, 패키지 모듈(1)은 유닛 필름 패키지(10), 회로 기판(20), 및 표시 소자(30)를 포함할 수 있다. 패키지 모듈(1)은 표시 장치 어셈블리일 수 있다. 이 때, 도 1 내지 도 7을 참조하여 설명한 필름 패키지(FPKG)를 사용하여, 패키지 모듈(1)이 제조될 수 있다. 도 1을 다시 참조하면, 필름 패키지(FPKG)가 컷 라인(CL)을 따라 커팅되어, 복수의 유닛 필름 패키지들(10)이 서로 분리될 수 있다. 유닛 필름 패키지들(10)은 필름 기판(100)의 유닛 필름 패키지 영역들(UFPR) 상의 구성 요소들을 포함할 수 있다. 예를 들어, 유닛 필름 패키지들(10) 각각은 필름 기판(100), 반도체 칩(200), 제 1 연결 배선들(410), 제 2 연결 배선들(420), 제 1 연결 패드들(310), 제 2 연결 패드들(320) 및 보호 필름(500)을 포함할 수 있다. 유닛 필름 패키지들(10) 각각에서, 필름 기판(100)의 외측 경계는 컷 라인(CL)에 대응될 수 있다. 도시된 바와 달리, 도 5 내지 도 7을 참조하여 설명한 필름 패키지를 사용하여, 유닛 필름 패키지들(10)이 제조될 수 있다. 이하, 단수의 유닛 필름 패키지(10)에 대하여 서술한다.
회로 기판(20) 및 표시 소자(30)가 유닛 필름 패키지(10)의 필름 기판(100)의 제 1 단부(100a) 및 제 2 단부(100b)에 각각 실장되어, 패키지 모듈(1)이 제조될 수 있다. 도 1을 기준으로 하여, 필름 기판(100)의 제 1 단부(100a)는 필름 기판(100)의 제 1 방향(D1)의 단부일 수 있고, 필름 기판(100)의 제 2 단부(100b)는 필름 기판(100)의 제 1 방향(D1)의 반대 방향의 단부일 수 있다. 다르게 설명하자면, 필름 기판(100)의 제 1 단부(100a)는 제 2 연결 패드들(320)이 제공되는 필름 기판(100)의 단부이며, 필름 기판(100)의 제 2 단부(100b)는 제 1 연결 패드들(310)이 제공되는 필름 기판(100)의 단부이다. 도 9와 같이, 필름 기판(100)은 플렉서블(flexible)하여 휘어질 수 있다. 예를 들어, 반도체 칩(200)이 제공되는 필름 기판(100)의 상부면(100u)의 일부는 상부면(100u)의 다른 일부와 마주볼 수 있다.
회로 기판(20)이 필름 기판(100)의 상부면(100u) 상에 배치될 수 있다. 회로 기판(20)은 필름 기판(100)의 제 1 단부(100a)에 인접할 수 있다. 일 예로, 인쇄회로기판(PCB) 또는 연성 인쇄회로기판(Flexible Printed Circuit Board; FPCB)이 회로 기판(20)으로 사용될 수 있다. 도 1을 참조하여 설명한 보호막 및 보호 필름(500)은 제 2 연결 패드들(320)을 노출시킬 수 있다. 입력 연결부들(710)이 제 2 연결 패드들(320)과 회로 기판(20)의 패드들(21) 사이에 제공될 수 있다. 입력 연결부들(710)은 이방성 도전 필름(ACF)을 포함할 수 있다. 또는, 입력 연결부들(710)은 솔더 볼(solder ball) 또는 솔더 범프(solder bump)을 포함할 수 있다. 도 9와 같이, 회로 기판(20)은 입력 연결부들(710)에 의해 제 2 연결 패드들(320)과 전기적으로 연결될 수 있다. 회로 기판(20)은 제 2 연결 패드들(320) 및 제 2 연결 배선들(420)을 통해 반도체 칩(200)과 전기적으로 연결될 수 있다.
표시 소자(30)는 필름 기판(100)의 상부면(100u) 상에 배치될 수 있다. 표시 소자(30)는 필름 기판(100)의 제 2 단부(100b)에 인접할 수 있다. 표시 소자(30)는 적층된 표시 기판(31), 표시 패널(32), 및 보호부(33)를 포함할 수 있다. 출력 연결부들(720)이 표시 기판(31)과 제 1 연결 패드들(310) 사이에 제공될 수 있다. 출력 연결부들(720)은 이방성 도전 필름일 수 있다. 또는, 출력 연결부들(720)은 솔더 볼(solder ball) 또는 솔더 범프(solder bump)을 포함할 수 있다. 도 9와 같이, 표시 기판(31)은 출력 연결부들(720)에 의해 반도체 칩(200)과 전기적으로 연결될 수 있다. 표시 소자(30)는 제 1 연결 패드들(310) 및 제 1 연결 배선들(410)을 통해 반도체 칩(200)과 전기적으로 연결될 수 있다.
반도체 칩(200)은 제 2 연결 배선들(420)을 통해 회로 기판(20)으로부터 신호를 공급받을 수 있다. 반도체 칩(200)은 구동 집적 회로들(예를 들어, 게이트 구동 집적 회로 및/또는 데이터 구동 집적 회로)을 포함하며, 구동 신호(예를 들어, 게이트 구동신호 및/또는 데이터 구동신호)를 발생시킬 수 있다. 반도체 칩(200)에서 발생한 상기 구동 신호는 제 1 연결 배선들(410)을 통해 표시 기판(31)의 게이트 라인 및/또는 데이터 라인에 공급될 수 있다. 이에 따라, 표시 패널(32)이 구동할 수 있다. 실시예들에 따르면, 반도체 칩(200)은 복수로 제공될 수 있다.
이상, 첨부된 도면들을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
FPKG: 필름 패키지
100: 베이스 기판 200: 반도체 칩
310: 제 1 패드 320: 제 2 패드
410: 제 1 연결 배선 420: 제 2 연결 배선
500: 보호 필름
100CR: 내측 영역 100PR: 주변 영역
SPH: 스프로켓 홀 FPKG: 필름 패키지
10: 유닛 필름 패키지 UFPR: 유닛 필름 패키지 영역
MR: 실장 영역 CR1: 제 1 연결 영역
CR2: 제 2 연결 영역

Claims (10)

  1. 베이스 필름, 상기 베이스 필름은 상기 베이스 필름의 폭 방향의 양단에서 상기 베이스 필름의 길이 방향으로 연장되는 주변 영역들, 및 상기 주변 영역들 사이에서 상기 길이 방향으로 연장되는 내측 영역을 갖고; 및
    상기 베이스 필름 상에서 컷 라인에 의해 정의되는 유닛 필름 패키지를 포함하되,
    상기 베이스 필름은 상기 주변 영역들에 제공되고, 상기 길이 방향으로 일정한 간격으로 배열되는 스프로켓 홀들을 갖고,
    상기 유닛 필름 패키지는 상기 내측 영역 상에 제공되는 실장 영역, 및 상기 실장 영역으로부터 상기 길이 방향에 제공되는 연결 영역을 갖고,
    상기 연결 영역은 상기 내측 영역으로부터 상기 길이 방향으로 인접한 상기 스프로켓 홀들 사이로 연장되는 필름 패키지.
  2. 제 1 항에 있어서,
    상기 실장 영역의 상기 폭 방향의 제 1 폭은 상기 연결 영역의 상기 폭 방향의 제 2 폭보다 작고,
    상기 제 2 폭은 상기 폭 방향의 상기 베이스 필름의 제 3 폭보다 작거나 같은 필름 패키지.
  3. 제 2 항에 있어서,
    상기 유닛 필름 패키지는 평면적 관점에서 H 형상을 갖는 필름 패키지.
  4. 제 2 항에 있어서,
    상기 실장 영역은 상기 주변 영역들과 중첩되지 않고,
    상기 연결 영역은 상기 내측 영역 및 상기 주변 영역들과 중첩되는 필름 패키지.
  5. 제 1 항에 있어서,
    상기 연결 영역의 상기 길이 방향의 제 4 폭은 상기 길이 방향으로 인접한 상기 스프로켓 홀들 사이의 상기 제 1 간격보다 작은 필름 패키지.
  6. 제 5 항에 있어서,
    상기 제 4 폭은 상기 제 1 간격의 0.15배 내지 0.90배인 필름 패키지.
  7. 제 1 항에 있어서,
    상기 유닛 필름 패키지는 상기 스프로켓 홀들과 중첩되지 않는 필름 패키지.
  8. 제 1 방향으로 연장되는 베이스 필름;
    상기 베이스 필름 상에 제공되는 반도체 칩;
    상기 베이스 필름 상에서 상기 제 1 방향으로 상기 반도체 칩의 일측에 배치되고, 상기 제 1 방향과 교차하는 제 2 방향으로 배열되는 패드들; 및
    상기 베이스 필름 상에서 상기 반도체 칩과 상기 패드들을 연결하는 연결 배선들을 포함하되,
    상기 베이스 필름은 상기 베이스 필름을 수직으로 관통하는 스프로켓 홀들을 갖되, 상기 스프로켓 홀들은 상기 제 2 방향으로 상기 베이스 필름의 양단에 배치되고, 상기 제 1 방향으로 균일한 간격으로 배열되고,
    상기 패드들의 적어도 일부는 상기 스프로켓 홀들 중 상기 제 1 방향으로 인접한 한 쌍의 스프로켓 홀들 사이에 위치하는 필름 패키지.
  9. 제 8 항에 있어서,
    상기 반도체 칩, 상기 패드들, 및 상기 연결 배선들은 상기 베이스 필름 상에서 컷 라인에 의해 정의되고,
    상기 유닛 필름 패키지는:
    상기 반도체 칩이 실장되는 실장 영역; 및
    상기 패드들이 제공되고, 상기 실장 영역의 상기 제 1 방향에서 상기 제 2 방향으로 연장되는 라인 형상의 연결 영역을 포함하되,
    상기 연결 영역의 적어도 일부는 상기 스프로켓 홀들 중 상기 제 1 방향으로 인접한 상기 한 쌍의 스프로켓 홀들 사이에 위치하는 필름 패키지.

  10. 표시 소자; 및
    상기 표시 소자와 전기적으로 연결되는 유닛 필름 패키지를 포함하되,
    상기 유닛 필름 패키지는:
    실장 영역 및 실장 영역의 제 1 방향에 배치되는 연결 영역을 갖는 필름 기판;
    상기 필름 기판 상에서 상기 실장 영역에 제공되는 반도체 칩;
    상기 필름 기판 상에서 상기 연결 영역에 제공되고, 상기 표시 소자에 연결되는 패드들; 및
    상기 필름 기판 상에서 상기 반도체 칩과 상기 패드들을 연결하는 연결 배선들을 포함하고,
    상기 제 1 방향과 교차하는 제 2 방향으로, 상기 연결 영역의 제 1 폭은 상기 실장 영역의 제 2 폭보다 크고,
    상기 제 1 폭은 43mm보다 크고 48mm보다 작은 패키지 모듈.
KR1020220056940A 2022-05-10 2022-05-10 필름 패키지 및 이를 포함하는 패키지 모듈 KR20230157588A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020220056940A KR20230157588A (ko) 2022-05-10 2022-05-10 필름 패키지 및 이를 포함하는 패키지 모듈
US18/100,859 US20230369265A1 (en) 2022-05-10 2023-01-24 Film package and package module including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220056940A KR20230157588A (ko) 2022-05-10 2022-05-10 필름 패키지 및 이를 포함하는 패키지 모듈

Publications (1)

Publication Number Publication Date
KR20230157588A true KR20230157588A (ko) 2023-11-17

Family

ID=88699487

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220056940A KR20230157588A (ko) 2022-05-10 2022-05-10 필름 패키지 및 이를 포함하는 패키지 모듈

Country Status (2)

Country Link
US (1) US20230369265A1 (ko)
KR (1) KR20230157588A (ko)

Also Published As

Publication number Publication date
US20230369265A1 (en) 2023-11-16

Similar Documents

Publication Publication Date Title
US9113545B2 (en) Tape wiring substrate and chip-on-film package including the same
TWI714985B (zh) 薄膜封裝以及包含該薄膜封裝的封裝模組
KR100652519B1 (ko) 듀얼 금속층을 갖는 테이프 배선기판 및 그를 이용한 칩 온필름 패키지
KR100765478B1 (ko) 구멍이 형성된 테이프 배선기판과, 그를 이용한 테이프패키지 및 평판 표시 장치
US20230077996A1 (en) Chip-on-film packages and display apparatuses including the same
KR101941615B1 (ko) 중앙 콘택 및 향상된 열적 특성을 갖는 향상된 적층형 마이크로전자 조립체
KR100788415B1 (ko) 이엠아이 노이즈 특성을 개선한 테이프 배선기판 및 그를이용한 테이프 패키지
US10211142B1 (en) Chip-on-film package structure
JP2003133518A (ja) 半導体モジュール
US20080085038A1 (en) Flim type package for fingerprint sensor
TW201423954A (zh) 堆疊兩個或更多個晶粒的複合晶粒
KR100658442B1 (ko) 열분산형 테이프 패키지 및 그를 이용한 평판 표시 장치
US10840175B2 (en) Film package, chip-on-film package, and package module
KR20230157588A (ko) 필름 패키지 및 이를 포함하는 패키지 모듈
KR20240008178A (ko) 반도체 패키지 및 이를 포함하는 패키지 모듈
US20230178450A1 (en) Film package
US20230037785A1 (en) Chip-on-film package
JP2012069772A (ja) 半導体装置およびその製造方法
US11682633B2 (en) Semiconductor package
KR102250825B1 (ko) Ｃｏｆ 패키지
KR102374299B1 (ko) 올인원 칩 온 필름용 연성 회로기판 및 이를 포함하는 칩 패키지, 및 이를 포함하는 전자 디바이스
US20240096904A1 (en) Chip-on-film package and display device including the same
CN111106097B (zh) 膜上芯片封装件
US7939951B2 (en) Mounting substrate and electronic apparatus
KR20240040509A (ko) 칩 온 필름 패키지 및 이를 포함하는 디스플레이 장치