JP2012069772A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2012069772A JP2012069772A JP2010213843A JP2010213843A JP2012069772A JP 2012069772 A JP2012069772 A JP 2012069772A JP 2010213843 A JP2010213843 A JP 2010213843A JP 2010213843 A JP2010213843 A JP 2010213843A JP 2012069772 A JP2012069772 A JP 2012069772A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- relay
- terminals
- mounting
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Abstract
【課題】はんだバンプが破断することなく、かつ半導体パッケージにも不要な曲げの力が加わらずに実装基板に追従せず、信頼性が維持できる。
【解決手段】半導体パッケージ基板1、中継基板3および実装基板2のヤング率をそれぞれE1、E3およびE2とすると、E1>E3>E2という関係を満たす中継基板3を使用する。端子間ピッチL1=端子間ピッチL2<ビア間ピッチL3となっている。このようなL1=L2<L3の関係では、中央のはんだバンプにおける両端接合領域の中心間距離(接続距離)L4より、その側方のはんだバンプについての接続距離L5が長くなる。
【選択図】図1
【解決手段】半導体パッケージ基板1、中継基板3および実装基板2のヤング率をそれぞれE1、E3およびE2とすると、E1>E3>E2という関係を満たす中継基板3を使用する。端子間ピッチL1=端子間ピッチL2<ビア間ピッチL3となっている。このようなL1=L2<L3の関係では、中央のはんだバンプにおける両端接合領域の中心間距離(接続距離)L4より、その側方のはんだバンプについての接続距離L5が長くなる。
【選択図】図1
Description
本発明は、半導体装置およびその製造方法に関し、特に、ウェハレベルのチップスケールパッケージを意図しており、また、屈曲が許容され機器に搭載される半導体装置およびその製造方法に関する。
従来、電子部品で用いられる半導体パッケージ構造として、例えば、半導体チップを樹脂により封止したパッケージ(Dual Inline Package:DIP、Quad Flat Package:QFP)では、樹脂パッケージ周辺の側面に金属リード電極を配置する周辺端子配置型が主流であった。
これに対し、近年広く普及している半導体パッケージ構造として、例えば、ボールグリッドアレイ(Ball Grid Aray:BGA)がある。これは、パッケージの平坦な表面にはんだバンプと呼ばれる電極を二次元的に配置した構造を有しているため、DIPやQFPに比べて高密度な実装が可能となる(図9(a)参照)。このため、BGAは、コンピュータのCPUやメモリなどのパッケージとして使われている。従来のBGAタイプの半導体パッケージは、パッケージサイズがチップサイズよりも大きいが、なかでもパッケージをほとんどチップサイズに近い大きさまで小型化したパッケージは、チップスケールパッケージ(Chip Size/Scale Package:CSP) と呼ばれ、電子機器の小型軽量化に大きく貢献している。
これらBGAタイプの半導体パッケージは、回路を形成したウェハ基板を切断し、その半導体チップをインターポーザと呼ばれる基板に搭載してパッケージを完成させるもので、ターニングされたインターポーザが必要である上に、個々に半導体チップを個別にインターポーザに実装する工程が必要である。このため、専用の材料や製造装置を用いなければならず、コストが高くなるという欠点があった。
これに対し、一般的に「ウェハレベルCSP」と呼ばれる製法においては、このウェハ基板上に、絶縁樹脂層、再配線層、封止樹脂層、はんだバンプ等を形成し、最終工程において、ウェハを所定のチップ寸法に切断することでパッケージ構造を具備した半導体チップを得ることができる。従って、パッケージ構造をウェハ基板上に一括形成するため、従来のようにインターポーザを必要とせず、またウェハ状態で加工するので専用の装置を必要としない。これら優れた特徴は、現在急速に進んでいる実装の高密度化や、情報処理速度の高速化が実現できるという点において、非常に優位である。このウェハレベルCSPの技術については、例えば、非特許文献1〜3などに詳細が記載されている。
ところで、実装基板に実装した半導体パッケージは、衝撃、振動など外部から機械的な荷重を受けるだけでなく、半導体パッケージと実装基板との熱膨張率の違いによって発生する熱応力を受ける。このような応力は、BGAといったはんだバンプを介して実装基板と半導体チップとを電気的・機械的に接続する半導体パッケージでは、はんだバンプの接合部に最も集中しやすい。
かかる課題への対処として、例えば特許文献1には、電極接合用のはんだボールとは別に、形状制御用のはんだボールを設け、そのランドを電極接合のランドとは異なる面積とすることにより、リフロー後に、電極接合のはんだの形状を鼓形形状として、強度を増す技術が開示されている。
また、特許文献2および特許文献3には、プリント基板と実装部品との間に、中継基板を介在させ、プリント基板と実装部品との間の熱膨張率の差によるせん断応力を吸収する技術が開示されている。
更に、特許文献4には、上述の中継基板において、そのはんだバンプ間にスリットを設けることにより、せん断応力を更に効率的に吸収する技術が開示されている。
また、特許文献2および特許文献3には、プリント基板と実装部品との間に、中継基板を介在させ、プリント基板と実装部品との間の熱膨張率の差によるせん断応力を吸収する技術が開示されている。
更に、特許文献4には、上述の中継基板において、そのはんだバンプ間にスリットを設けることにより、せん断応力を更に効率的に吸収する技術が開示されている。
一方、BGAを前提とした技術ではないが、特許文献5には、熱膨張率の差異に基づく基板と平行方向のせん断応力に対処するために、基板に対してそれぞれ異なる角度を有する2組の接続リード群を備える技術を開示している。
ところで、近年においては、携帯電話等のように持ち運んで使用するいわゆるモバイル機器や、コンピュータを身に着けつつ操作する、いわゆるウェアラブルコンピュータが多くなってきている。かかる各機器は、使用に際して機器自体が変形するように設計されているものもある。この場合、機器に搭載される基板は、ある程度曲ることが許容され、又は必要とされることとなる。いわゆるフレキシブルエレクトロニクスの開発である。
しかしながら、基板に搭載される半導体パッケージは信頼性を維持するために一定の剛性が要求される。従って、上記各機器においては、必然的に、基板と半導体パッケージとの間の剛性の差が非常に大きくなる。すると、図9(b)に示すように、はんだバンプ10にはより大きな力が加わり、破断11の可能性が大きくなる。また、はんだバンプが持ちこたえたとしても、基板の曲りに追従してパッケージが曲ってしまうと、その信頼性が低下する。
一方、ウェハレベルCSPであれば、基板の曲りの程度に応じて、曲るようにパッケージを薄く実装することも可能であるが、屈曲が繰り返されたときには、やはり信頼性は低下する。
また、前述の各特許文献等の各技術を採用することを考えると、これらは基板の曲げを許容することが前提でないため、対処の程度が不十分であるという課題がある。
日経マイクロデバイス誌、2000年2月号、p.42
日経マイクロデバイス誌、2000年3月号、p.121
日経マイクロデバイス誌、2000年4月号、p.114
本発明は上述のような事情から為されたものであり、本発明の目的は、ある程度曲がることが許容される実装基板にパッケージ基板を実装する場合にも、実装基板の屈曲を許容する一方で、はんだバンプが破断することなく、かつパッケージ基板にも不要な曲げの力が加わらずに実装基板に追従せず、信頼性が維持できる半導体装置およびその製造方法を提供することにある。
上記目的を達成するため、請求項1に記載の半導体装置は、実装基板と、両面を導通する複数のビアが形成され、前記実装基板に実装される中継基板と、前記中継基板の、前記実装基板とは反対側の面に実装されるパッケージ基板と、を備えた半導体装置であって、前記実装基板と前記中継基板とは、前記実装基板の一方の面に形成された複数の第一端子と、前記中継基板の一方の面に露出した前記複数のビアとの間の複数の第一バンプにより電気的に接続され、前記中継基板と前記パッケージ基板とは、前記パッケージ基板の一方の面に形成された複数の第二端子と、前記中継基板の他方の面に露出した前記複数のビアとの間の複数の第二バンプにより電気的に接続され、隣接する各第一端子の間隔および隣接する各第二端子の間隔の少なくとも一方の一部が、隣接する各ビアの間隔とは異なることを要旨とする。
請求項2に記載の半導体装置は、請求項1に記載の半導体装置において、前記実装基板、前記中継基板および前記パッケージ基板の各剛性は、この順で高くなることを要旨とする。
請求項3に記載の半導体装置は、請求項1に記載の半導体装置において、隣接する各第一端子の間隔および隣接する各第二端子の間隔の少なくとも一方の一部が、隣接する各ビアの間隔よりも短いことを要旨とする。
請求項4に記載の半導体装置は、請求項3に記載の半導体装置において、隣接する各第一端子の間隔と、隣接する各第二端子の間隔とは等しいことを要旨とする。
請求項5に記載の半導体装置は、請求項1乃至4のいずれかに記載の半導体装置において、前記中継基板を複数枚備えていることを要旨とする。
請求項6に記載の半導体装置は、請求項1乃至4のいずれかに記載の半導体装置において、前記中継基板は、分割された複数の基板で構成されていることを要旨とする。
請求項2に記載の半導体装置は、請求項1に記載の半導体装置において、前記実装基板、前記中継基板および前記パッケージ基板の各剛性は、この順で高くなることを要旨とする。
請求項3に記載の半導体装置は、請求項1に記載の半導体装置において、隣接する各第一端子の間隔および隣接する各第二端子の間隔の少なくとも一方の一部が、隣接する各ビアの間隔よりも短いことを要旨とする。
請求項4に記載の半導体装置は、請求項3に記載の半導体装置において、隣接する各第一端子の間隔と、隣接する各第二端子の間隔とは等しいことを要旨とする。
請求項5に記載の半導体装置は、請求項1乃至4のいずれかに記載の半導体装置において、前記中継基板を複数枚備えていることを要旨とする。
請求項6に記載の半導体装置は、請求項1乃至4のいずれかに記載の半導体装置において、前記中継基板は、分割された複数の基板で構成されていることを要旨とする。
また、上記目的を達成するため、請求項7に記載の半導体装置の製造方法は、一方の面に複数の第一端子を有する実装基板と、一方の面に複数の第二端子を有するパッケージ基板と、隣接する各第一端子の間隔および隣接する各第二端子の間隔の少なくとも一方の一部と異なる間隔を有する、両面を導通する複数のビアを有する中継基板を用意し、前記中継基板の一方の面にはんだペーストを印刷する工程と、前記はんだペーストが形成された中継基板に対して、バンプが形成された前記半導体パッケージ基板をリフローにより実装する工程と、前記中継基板に形成されたビアの前記実装基板を接続する側にはんだペーストを印刷し、リフローによりはんだバンプを形成する工程と、前記実装基板の前記中継基板を実装する側に、はんだペーストを印刷する工程と、前記はんだペーストが形成された実装基板に対して、前記はんだバンプが形成された中継基板をリフローにより実装する工程と、を少なくとも備えたことを特徴とする半導体装置の製造方法。
請求項1乃至4に記載の半導体装置に記載の半導体装置の製造方法によれば、ある程度曲がることが許容される実装基板にパッケージ基板を実装する場合にも、実装基板の屈曲を許容する一方で、はんだバンプが破断することなく、かつパッケージ基板にも不要な曲げの力が加わらずに実装基板に追従せず、信頼性が維持できる。
請求項5に記載の半導体装置によれば、請求項1乃至4に記載の半導体装置の効果に加えて、実装基板の屈曲による力をより効率的に緩和することができる。
請求項6に記載の半導体装置によれば、請求項1乃至4に記載の半導体装置の効果に加えて、実装基板をより曲げ易くできる。
請求項5に記載の半導体装置によれば、請求項1乃至4に記載の半導体装置の効果に加えて、実装基板の屈曲による力をより効率的に緩和することができる。
請求項6に記載の半導体装置によれば、請求項1乃至4に記載の半導体装置の効果に加えて、実装基板をより曲げ易くできる。
請求項7に記載の半導体装置の製造方法によれば、ある程度曲がることが許容される実装基板にパッケージ基板を実装する場合にも、実装基板の屈曲を許容する一方で、はんだバンプが破断すること無く、かつ、パッケージ基板にも不要な曲げの力が加わらずに実装基板に追従せず、信頼性が維持した状態を保ちつつ、半導体装置を製造できる。
以下、図面を参照して、本発明の実施の形態について詳細に説明する。
<基本実施形態>
図1は、本発明の半導体装置の基本的な実施形態を説明するための図である。同図に示すように、本発明の半導体装置の基本実施形態は、パッケージ基板側端子パッド(ランド)4aを有した半導体パッケージ基板1と、実装基板側端子パッド4bを有する実装基板2と、半導体パッケージ基板1と実装基板2の間に内挿された中継基板3と、半導体パッケージ基板1と中継基板3とを電気的に接続するためのパッケージ基板側はんだバンプ5aと、中継基板3と実装基板2とを電気的に接続するための実装基板側はんだバンプ5bと、を備えている。
<基本実施形態>
図1は、本発明の半導体装置の基本的な実施形態を説明するための図である。同図に示すように、本発明の半導体装置の基本実施形態は、パッケージ基板側端子パッド(ランド)4aを有した半導体パッケージ基板1と、実装基板側端子パッド4bを有する実装基板2と、半導体パッケージ基板1と実装基板2の間に内挿された中継基板3と、半導体パッケージ基板1と中継基板3とを電気的に接続するためのパッケージ基板側はんだバンプ5aと、中継基板3と実装基板2とを電気的に接続するための実装基板側はんだバンプ5bと、を備えている。
なお、かかるウェハレベルCSPにおいては、正確には更に他の層も存在するが、発明の内容とは直接関係なく、むしろ説明することによって発明のポイントが誤解されるおそれもあるため、積極的に図示および説明を省略した。
そこで、中継基板3としては、ヤング率が2〜110GPaのエポキシ系又はポリイミド系の樹脂を使用する。また、中継基板3は、半導体パッケージ基板1および実装基板2の各端子に対応したスルーホールビア31を有しており、通常、金属が充填されている。但し、金属の代わりに、はんだや導電性ペーストが充填されていてもよい。
そこで、中継基板3としては、ヤング率が2〜110GPaのエポキシ系又はポリイミド系の樹脂を使用する。また、中継基板3は、半導体パッケージ基板1および実装基板2の各端子に対応したスルーホールビア31を有しており、通常、金属が充填されている。但し、金属の代わりに、はんだや導電性ペーストが充填されていてもよい。
上述のヤング率について更に説明を加えれば、実装基板2は、前述のように屈曲することを前提とするものであるが、半導体パッケージ基板1、中継基板3および実装基板2のヤング率をそれぞれE1、E3およびE2とすると、E1>E3>E2という関係を満たす中継基板3を使用する。
図1は、半導体パッケージ基板1および実装基板2が、それぞれ、長さL1およびL2の一定の端子(パッド)間ピッチを有すると共に、中継基板3が、長さL3の一定のビア間ピッチを有してなる構成例を示している。しかしながら、長さL1およびL2は各々複数の異なる端子間ピッチとしても構わない。
この基本実施形態(図1の構成例)においては、L1=L2、かつ、L1<L3となっている。なお、これはこの実施形態についてのものであり、本明細書を読み進めれば理解できるように、本発明の趣旨としては、L1とL2のうちの少なくとも一方が、L3と異なっていればよく、また、L1とL2が等しい必要はない。
図1(a)に示すようなL1=L2<L3の関係では、同図に明確に示されているように、中央のはんだバンプにおける両端接合領域の中心間距離(以下、「接続距離」と称する)L4より、その側方のはんだバンプについての接続距離L5が長くなる。
図1(b)は、図1(a)に示した半導体装置の平面図である。逆に言えば、同図(a)は、その平面図の線分a−aの位置で切断した断面図である。
図1(b)は、図1(a)に示した半導体装置の平面図である。逆に言えば、同図(a)は、その平面図の線分a−aの位置で切断した断面図である。
但し、図1(b)においては、実装基板側はんだバンプ5bを含めたそれより下方の部品については省略している。つまり、ここでは、パッケージ基板側はんだバンプ5aのパッケージ基板1への接合領域6と中継基板3への接合領域7の間の平面的な位置関係を明確に示している。この位置ずれは、二次元的なピッチ差に基づくものである。但し、周辺へいくほど、その位置ずれは大きくなるが、最も周辺においても少なくとも一部が重なっているようなピッチ差を選択するものとする。なお、図1(b)において、正確には、接合領域6も点線で示すべきものであるが、接合領域7との視覚的な差異を明確にするために、便宜的に両者異なる点線で示している(図1(c)や以下の図面も同様)。
そこで、図1(a)および(b)で示すような半導体装置に対して、同図(b)におけるy軸と平行な軸を屈曲の軸とする屈曲の力が働いた場合の屈曲の状態を同図(d)に示す。図1(d)も同図(a)と同様、同図(b)における線分a−aの位置で切断した断面図である。
上述のような屈曲の力が加わった場合、図1(d)に示すように、接続距離L4と接続距離L5の差(具体的には、L4<L5)により、実装基板2は十分に屈曲が許容され、かつ、中継基板3の存在により、実装基板2の屈曲の力は、緩衝板としての中継基板3により吸収されるので(上記ヤング率の差に基づく)、半導体パッケージ基板1に有害となる不要な屈曲力が加わることがなく、その平坦性が維持される。言い換えれば、実装基板2の十分な屈曲を許容する一方で、半導体パッケージ基板1の破損が防止されると共に、はんだバンプ5a、5bの破断も抑制される。
なお、図1(b)に示すような二次元的なピッチ差の採用は、二次元平面的基板の二次元的全方向の曲がりを前提としているものであるが、例えば、前述のように、y軸と平行な軸を屈曲の軸とする屈曲の力のみが働くのであれば、ピッチ差を設けるのは、図1(c)に示すように、x軸方向の一次元のみでよい。
また、製造方法の説明で詳述するが、図1(a)において、接続距離の違いから、中央のはんだバンプの容量よりも、左右の両はんだバンプの容量を大きくしている。一般的には、周辺のはんだバンプほど容量が大きくなる。
更に、図1に示すように、端子間ピッチおよびビア間ピッチを均一(一定)としたのは、均一な屈曲を前提としたものである(均一でない例は後述する)。
更に、図1に示すように、端子間ピッチおよびビア間ピッチを均一(一定)としたのは、均一な屈曲を前提としたものである(均一でない例は後述する)。
図2は、図1の基本実施形態の変形例を説明するための図である。半導体パッケージ基板1については、各種が適用でき、例えば、図2(a)に示すように更なる基板がワイヤーボンディングされたものでもよいし、図2(b)に示すように更なる基板がフリップチップ実装されたものであってもよい。他の構成は図1と同様なので、その説明を省略する。
次に、上述の基本実施形態に係る半導体装置の製造方法を説明する。図3は、その製造方法の一実施形態の工程を説明するための図である。
まず、図3(a)に示すように、中継基板3にはんだペースト9を印刷する。このとき、周辺へいくほど、つまりパッケージ基板側端子パッド4aとスルーホールビア31との位置ずれが大きくなるほど、更に言い換えれば、接続距離が大きくなるほど、はんだペースト9の容量を多くする(印刷マスクの開口面積を大きくする)。接続距離に拘わらず、強度等を同等にするためである。次に、そのようにはんだペースト9が形成された中継基板3に対して、バンプ8が形成された半導体パッケージ基板1をリフローにより実装する(図3(b))。その結果、中心軸の角度が異なる、言い換えれば接続距離の異なる、各はんだバンプ5aが形成される。なお、はんだペースト9の容量を変化させる代わりに、それを一定とし、半導体パッケージ基板1のバンプ8の大きさを変化させておいてもよい。
次に、中継基板3の実装基板2を接続する側のスルーホールビア31にはんだペースト9を印刷し(図3(c))、リフローによりはんだバンプ5bを形成する。
次に、図3(d)に示すように、実装基板2にはんだペースト9を印刷する。このときのはんだの容量については、中継基板3への場合と同様である。そして最後に、はんだペースト9が形成された実装基板2に対して、はんだバンプ5bが形成された中継基板3をリフローにより実装すると、図3(e)に示すような、図1(a)と同一の半導体装置が完成する。
なお、上述の製造方法においては、ペースト印刷法を採用した場合を示したが、これに限らず、他の方法、例えばボール搭載法を採用してもよい。
最終的な半導体装置を製造する工程については、上述のものに限らず、各種存在する。図4および図5は、本発明の半導体装置の製造方法の他の実施形態の工程を説明するための図である。
図4の製造方法は、半導体パッケージ基板1を実装する前に、中継基板3の実装基板2側にはんだバンプ5bを形成してしまう場合を示している。つまり、まず、図4(a)に示すように、中継基板3の、パッケージ基板1側に、はんだペースト9を印刷すると共に、実装基板2側に、はんだペーストを印刷してはんだバンプ5bを形成する。そして、そのような中継基板3に対して、バンプ8が形成された半導体パッケージ基板1をリフローにより実装する(図4(a)(b))。はんだの容量や、それ以降の実装基板2への実装等は、図3に示した製造方法と同じである。
図5の製造方法は、中継基板3に対して半導体パッケージ基板1を実装する前に、先に、中継基板3を実装基板2に実装してしまう場合を示している。リフローの回数が問題とならない場合である。つまり、まず、図5(a)に示すように、中継基板3の実装基板2の側にはんだペーストを印刷してはんだバンプ5bを形成すると共に、実装基板2にはんだペースト9を印刷する。次に、図5(b)に示すように、リフローにより、実装基板2に中継基板3を実装する。次に、図5(c)に示すように、半導体パッケージ基板1を用意すると共に、中継基板3にはんだペースト9を印刷する。最後に、リフローにより、中継基板3に対して、半導体パッケージ基板1を実装すると、図5(d)に示すような、図3(e)と同一の半導体装置が完成する。
<装置の各種実施形態>
次に、図1(a)に示した基本実施形態に対して各種の追加修正変更を施して得られた実施形態を説明する。
図6は、本発明の半導体装置の各種の実施形態を説明するための断面図である。図1の基本実施形態においては、端子間ピッチL1とL2とは等しいとし、かつ、パッケージ基板側端子パッド4aと実装基板側端子パッド4bが鉛直方向で完全に一致しているが、図6に示した形態は、シフトすることにより、又は端子間ピッチL1とL2を異ならせることにより、パッケージ基板側端子パッド4aと実装基板側端子パッド4bが鉛直方向で、完全に一致しない、又は一部が一致しない場合を示している。
次に、図1(a)に示した基本実施形態に対して各種の追加修正変更を施して得られた実施形態を説明する。
図6は、本発明の半導体装置の各種の実施形態を説明するための断面図である。図1の基本実施形態においては、端子間ピッチL1とL2とは等しいとし、かつ、パッケージ基板側端子パッド4aと実装基板側端子パッド4bが鉛直方向で完全に一致しているが、図6に示した形態は、シフトすることにより、又は端子間ピッチL1とL2を異ならせることにより、パッケージ基板側端子パッド4aと実装基板側端子パッド4bが鉛直方向で、完全に一致しない、又は一部が一致しない場合を示している。
図6(a)は、端子間ピッチL1とL2は等しいが、実装基板側端子パッド4b(実装基板側はんだバンプ5b)を、パッケージ基板側端子パッド4a(パッケージ基板側はんだバンプ5a)に対してシフトすることにより、いずれの実装基板側はんだバンプ5bも、パッケージ基板側はんだバンプ5aに完全には重ならないようにしている。かかる構成によれば、図1(a)に示した基本実施形態と比較して、更に実装基板2および中継基板3が曲がり易くなる。
図6(b)は、端子間ピッチL1およびL2について、L1>L2とした場合である(ファンイン)。この場合、図1(a)に示した基本実施形態と比較して、実装基板2の曲がりを許容するが、実装基板2の端部にかかる負荷に対するバンプ5bの接続強度は落ちる。
図6(c)は、端子間ピッチL1およびL2について、L1<L2とした場合である(ファンアウト)。この場合、図1(a)に示した基本実施形態と比較して、実装基板2の曲がりを比較的許容しないが、実装基板2の端部にかかる負荷に対するバンプ5bの接続強度は高い。
図6(a)乃至(c)においては、図1(a)と同様、断面図で示しているが、図1の基本実施形態のところで説明したように、上述のシフトやピッチ差の概念は、二次元平面的にも適用できるし、一次元平面的にも適用できる。
以上の説明においては、内挿する中継基板は1枚であったが、これに限られることはなく、図6(d)に例えば2枚の中継基板3a、3bを内挿した場合を示す。中継基板を2枚設けたことにより、中継基板3aと中継基板3bとの間に、中間はんだバンプ5cが設けられている。このように内挿する中継基板の枚数を増やすほど、半導体パッケージ基板1に伝搬する曲げの力は緩和されるが、小型化に反するという欠点も生じてくる。
図6(a)乃至(d)に示した半導体装置の製造方法については、基本実施形態と同様、図3乃至図5に示すような各種の製造方法が考えられる。
図6(a)乃至(d)に示した半導体装置の製造方法については、基本実施形態と同様、図3乃至図5に示すような各種の製造方法が考えられる。
次に、端子(パッド)間ピッチとビア間ピッチについて説明する。図1で説明した基本実施形態では、説明したように、各端子間ピッチおよび各ビア間ピッチは均一であったが、これに限られることはない。例えば、図7に示すように、パッケージ基板バンプ接合領域6のピッチ(端子間ピッチ)は全面に渡って均一である一方、中継基板バンプ接合領域7のピッチ(ビア間ピッチ)は、中央の4つのバンプについては、端子間ピッチと等しくし(L1=L3)、その周辺のバンプについては、端子間ピッチよりも長く(L1<L3)なるようしている。つまり、中央の4つのバンプについては、L1=L3=L2となる。この場合は、実装基板2の中央部分は屈曲しない、ということを意図している。つまり、図1の場合は、実装基板2は均一に屈曲する、と説明したが、図7の場合、実装基板2は均一には屈曲しない(中央部は屈曲が許容されない)こととなる。なお、この概念は、このような二次元的な適用のみならず、一次元的(例えば、x軸方向の中央の2列)にも適用できる。
図8は、本発明の半導体装置の更に他の実施形態を説明するための図であり、同図(a)は平面図であり、同図(b)は、同図(a)において線分b−bで切断して得られた断面図である。
この実施形態においては、中継基板が複数の中継基板3A、3B、3C、3Dで構成されている。この場合は、中継基板を1枚で構成する場合と比較して、実装基板2の屈曲の力をより吸収できるという効果がある。パッケージ基板1が比較的大きな場合に採用でき、効果がある。なお、ここでは4枚の中継基板で構成した場合を挙げたが、枚数はこれに限られることはない。
本発明は、携帯電話等のように持ち運んで使用するいわゆるモバイル機器や、コンピュータを身に着けつつ操作する、いわゆるウェアラブルコンピュータの基板群に適用できる。
1 半導体パッケージ基板、2 実装基板、3 中継基板、31 スルーホールビア、4a パッケージ基板側端子パッド、4b 実装基板側端子パッド、5a パッケージ基板側はんだバンプ、5b 実装基板側はんだバンプ、6 パッケージ基板バンプ接合領域、7 中継基板バンプ接合領域、L1 パッケージ基板端子間ピッチ、L2 実装基板端子間ピッチ、L3 ビア間ピッチ。
Claims (7)
- 実装基板と、
両面を導通する複数のビアが形成され、前記実装基板に実装される中継基板と、
前記中継基板において、前記実装基板とは反対側の面に実装されるパッケージ基板と、
を備えた半導体装置であって、
前記実装基板と前記中継基板とは、前記実装基板の一方の面に形成された複数の第一端子と、前記中継基板の一方の面に露出した前記複数のビアとの間の複数の第一バンプにより電気的に接続され、
前記中継基板と前記パッケージ基板とは、前記パッケージ基板の一方の面に形成された複数の第二端子と、前記中継基板の他方の面に露出した前記複数のビアとの間の複数の第二バンプにより電気的に接続され、
隣接する各第一端子の間隔および隣接する各第二端子の間隔の少なくとも一方の一部が、隣接する各ビアの間隔とは異なることを特徴とする半導体装置。 - 前記実装基板、前記中継基板および前記パッケージ基板の各剛性は、この順で高くなることを特徴とする請求項1に記載の半導体装置。
- 隣接する各第一端子の間隔および隣接する各第二端子の間隔の少なくとも一方の一部が、隣接する各ビアの間隔よりも短いことを特徴とする請求項1に記載の半導体装置。
- 隣接する各第一端子の間隔と、隣接する各第二端子の間隔とは等しいことを特徴とする請求項3に記載の半導体装置。
- 前記中継基板を複数枚備えていることを特徴とする請求項1乃至4のいずれかに記載の半導体装置。
- 前記中継基板は、分割された複数の基板で構成されていることを特徴とする請求項1乃至4のいずれかに記載の半導体装置。
- 一方の面に複数の第一端子を有する実装基板と、一方の面に複数の第二端子を有するパッケージ基板と、隣接する各第一端子の間隔および隣接する各第二端子の間隔の少なくとも一方の一部と異なる間隔を有する、両面を導通する複数のビアを有する中継基板を用意し、
前記中継基板の一方の面にはんだペーストを印刷する工程と、
前記はんだペーストが形成された中継基板に対して、バンプが形成された前記半導体パッケージ基板をリフローにより実装する工程と、
前記中継基板に形成されたビアの前記実装基板を接続する側にはんだペーストを印刷し、リフローによりはんだバンプを形成する工程と、
前記実装基板の前記中継基板を実装する側に、はんだペーストを印刷する工程と、
前記はんだペーストが形成された実装基板に対して、前記はんだバンプが形成された中継基板をリフローにより実装する工程と、
を少なくとも備えたことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010213843A JP2012069772A (ja) | 2010-09-24 | 2010-09-24 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010213843A JP2012069772A (ja) | 2010-09-24 | 2010-09-24 | 半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012069772A true JP2012069772A (ja) | 2012-04-05 |
Family
ID=46166663
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010213843A Pending JP2012069772A (ja) | 2010-09-24 | 2010-09-24 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012069772A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015115500A (ja) * | 2013-12-12 | 2015-06-22 | パナソニックIpマネジメント株式会社 | 電子部品の実装方法及び実装構造体 |
US9402315B2 (en) | 2013-10-29 | 2016-07-26 | Samsung Electronics Co., Ltd. | Semiconductor package having magnetic connection member |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0855875A (ja) * | 1994-08-17 | 1996-02-27 | Hitachi Ltd | 半導体装置 |
JP2000022311A (ja) * | 1998-07-01 | 2000-01-21 | Fujitsu Ltd | プリント回路基板および多段バンプ用中継基板 |
JP2001060759A (ja) * | 1999-08-19 | 2001-03-06 | Yaskawa Electric Corp | 電子部品のボール端子接続構造 |
JP2003258154A (ja) * | 2002-03-05 | 2003-09-12 | Fujitsu Ltd | 半導体素子の実装構造 |
JP2005243760A (ja) * | 2004-02-25 | 2005-09-08 | Ngk Spark Plug Co Ltd | 中継基板、中継基板付き樹脂製基板 |
-
2010
- 2010-09-24 JP JP2010213843A patent/JP2012069772A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0855875A (ja) * | 1994-08-17 | 1996-02-27 | Hitachi Ltd | 半導体装置 |
JP2000022311A (ja) * | 1998-07-01 | 2000-01-21 | Fujitsu Ltd | プリント回路基板および多段バンプ用中継基板 |
JP2001060759A (ja) * | 1999-08-19 | 2001-03-06 | Yaskawa Electric Corp | 電子部品のボール端子接続構造 |
JP2003258154A (ja) * | 2002-03-05 | 2003-09-12 | Fujitsu Ltd | 半導体素子の実装構造 |
JP2005243760A (ja) * | 2004-02-25 | 2005-09-08 | Ngk Spark Plug Co Ltd | 中継基板、中継基板付き樹脂製基板 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9402315B2 (en) | 2013-10-29 | 2016-07-26 | Samsung Electronics Co., Ltd. | Semiconductor package having magnetic connection member |
JP2015115500A (ja) * | 2013-12-12 | 2015-06-22 | パナソニックIpマネジメント株式会社 | 電子部品の実装方法及び実装構造体 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101815754B1 (ko) | 반도체 디바이스 | |
KR100765478B1 (ko) | 구멍이 형성된 테이프 배선기판과, 그를 이용한 테이프패키지 및 평판 표시 장치 | |
US7880290B2 (en) | Flip-chip packages allowing reduced size without electrical shorts and methods of manufacturing the same | |
US6816385B1 (en) | Compliant laminate connector | |
US10304764B2 (en) | Film product, film packages and package modules using the same | |
US7928543B2 (en) | Tape wiring substrate and tape package using the same | |
JP2009212315A (ja) | 半導体装置及びその製造方法 | |
JP2003133518A (ja) | 半導体モジュール | |
JP2011142185A (ja) | 半導体装置 | |
KR20130089473A (ko) | 반도체 패키지 | |
JP5012612B2 (ja) | 半導体デバイスの実装構造体及び実装構造体を用いた電子機器 | |
EP1041618A1 (en) | Semiconductor device and manufacturing method thereof, circuit board and electronic equipment | |
JP2022168758A (ja) | フレキシブル配線板、モジュール、及び電子機器 | |
US20240032195A1 (en) | Film package and package module including the same | |
US7397132B2 (en) | Semiconductor device | |
JP2012069772A (ja) | 半導体装置およびその製造方法 | |
WO2023176006A1 (ja) | 半導体パッケージおよび高周波モジュール | |
KR100612783B1 (ko) | 반도체 장치 | |
JP2010161295A (ja) | プリント基板およびこれを備えた半導体装置 | |
JP4699089B2 (ja) | チップオンフィルム半導体装置 | |
JP3961491B2 (ja) | 半導体装置の製造方法,半導体装置およびそれを用いる液晶モジュール | |
JP2020136624A (ja) | 半導体装置 | |
US20100053923A1 (en) | Semiconductor device and circuit board assembly | |
CN115497901B (zh) | 改善凸点开裂失效的高密度封装装置和方法 | |
JP2014078578A (ja) | 電子部品モジュール |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130611 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140207 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140225 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140715 |