CN115497901B - 改善凸点开裂失效的高密度封装装置和方法 - Google Patents

改善凸点开裂失效的高密度封装装置和方法 Download PDF

Info

Publication number
CN115497901B
CN115497901B CN202211462989.9A CN202211462989A CN115497901B CN 115497901 B CN115497901 B CN 115497901B CN 202211462989 A CN202211462989 A CN 202211462989A CN 115497901 B CN115497901 B CN 115497901B
Authority
CN
China
Prior art keywords
bump
functional
chip
substrate
bumps
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202211462989.9A
Other languages
English (en)
Other versions
CN115497901A (zh
Inventor
朱珂
毛英杰
王渊
徐涛
王盼
刘长江
杨晓龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jingxin Microelectronics Technology Tianjin Co Ltd
Original Assignee
Jingxin Microelectronics Technology Tianjin Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jingxin Microelectronics Technology Tianjin Co Ltd filed Critical Jingxin Microelectronics Technology Tianjin Co Ltd
Priority to CN202211462989.9A priority Critical patent/CN115497901B/zh
Publication of CN115497901A publication Critical patent/CN115497901A/zh
Application granted granted Critical
Publication of CN115497901B publication Critical patent/CN115497901B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1712—Layout
    • H01L2224/1713—Square or rectangular array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1751—Function
    • H01L2224/17515—Bump connectors having different functions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

本公开提出了一种改善凸点开裂失效的高密度封装装置和方法。本公开的装置包括：基板和芯片以及凸点；芯片的主动面包括功能区和非功能区；凸点包括：连接于功能区和基板之间的功能凸点，连接于非功能区和基板之间的虚拟凸点，功能凸点包括传输电源或接地的第一凸点以及传输信号的第二凸点，第一凸点的直径大于第二凸点的直径，虚拟凸点的直径大于或等于第一凸点的直径。本公开通过在芯片主动面的功能区设置直径大小不等的第一凸点和第二凸点，并在功能区四周的非功能区设置虚拟凸点，当基板因翘曲产生应力需要释放时，虚拟凸点能够对功能凸点起到保护作用，功能凸点中的第一凸点能够对第二凸点起到保护作用，以此确保整个产品的功能和性能。

Description

改善凸点开裂失效的高密度封装装置和方法
技术领域
本公开涉及半导体封装技术领域，具体涉及一种改善凸点开裂失效的高密度封装装置和方法。
背景技术
随着集成电路的发展，芯片的制程工艺越来越先进，在单位空间内能够集成更多的晶体管。在计算机、互联网和大数据等行业，为了提升系统的性能，芯片往往需要具备更高的工作频率和更快的信号传输速率，将大大增加高速封装基板的设计难度和复杂度。封装基板的主要功能是为芯片（Die）提供一个载体平台，对信号和电源进行分配，以减小不必要的信号延迟和电压损耗，传导并散发芯片工作产生的热量，为芯片和其他器件的互连提供牢固可靠的机械支撑，达到保护芯片的目的。由于产品功能提升的需求和工艺技术的进步，集成电路芯片封装有多种不同的形态和内部结构，根据Die芯片和基板之间的互连方式主要分为：引线键合（WB，Wire Bonding）、倒扣焊接（FC，Flip Chip）和硅通孔（TSV，ThroughSilicon Via）等。
对于需要传输高频信号的高速封装基板，考虑单位空间集成密度、互连长度及信号完整性等指标要求，通常采用凸点倒扣球栅阵列（FC-BGA，Flip Chip-Ball Grid Array）的封装形式，如图1所示。信号I/O（输入/出）通过Bump（凸点或凸块）的方式分布在Die芯片表面，由于Bump的直径和高度相对较小，因此可以在单位空间内分布更多的I/O凸点，减小Die芯片和封装基板的连接长度。封装时，通过将带有Bump的Die芯片进行180°镜像翻转，使芯片的主动面（即有源区域）面对基板，完成Bump与基板的焊接，实现芯片与基板的互连，将芯片上的I/O信号通过封装基板扇出到底部的Ball（焊球）。由于Bump间距较小，因此FC-BGA的封装形态有利于I/O信号的高密度集成。
FC-BGA封装以Bump作为Die芯片和封装基板连接的桥梁，Bump的数量多、分布密集，且中心间距较小，Bump互连的牢固性和可靠性会直接影响产品功能和性能。传统的FC-BGA封装，Die芯片的Bump规格是均匀一致的，即所有Bump的直径相同、高度相同。当基板尺寸较大，例如超过30mm×30mm时，因为物理结构引起的翘曲度增加，由此带来的平整度问题不可忽视。在FC倒扣回流焊接时，升温和降温带来的基板翘曲会产生应力施加给Bump，如果Bump承受应力的能力较差，在Bump连接的位置会出现开裂现象，导致产品失效。
Die芯片通常放置在基板中心，对于正方形的基板，因温度循环引起的翘曲形变通常会集中在基板四周。因此，基板翘曲释放的应力会施加在Die芯片的四个角落，FC倒扣时开裂的Bump也大都集中在Die四个角落，裂纹方向大都是从边缘往内部开裂，裂纹由大到小。
发明内容
本公开提出了一种改善凸点开裂失效的高密度封装装置和方法。
第一方面，本公开提供一种改善凸点开裂失效的高密度封装装置，包括：基板和芯片以及凸点；所述芯片设置在所述基板上，且所述芯片的主动面朝向所述基板，所述主动面包括功能区和分布在所述功能区四周的非功能区；所述凸点包括：连接于所述功能区和所述基板之间的功能凸点，连接于所述非功能区和所述基板之间的虚拟凸点，所述功能凸点进一步包括被配置成传输电源或接地的第一凸点以及被配置成传输信号的第二凸点，所述第一凸点的直径大于所述第二凸点的直径，所述虚拟凸点的直径大于或等于所述第一凸点的直径。
在一些可选的实施方式中，所述第一凸点、所述第二凸点和所述虚拟凸点的高度实质相等。
在一些可选的实施方式中，所述第一凸点和所述第二凸点交叉分布。
在一些可选的实施方式中，所述功能区包括至少一个IP模块，所述IP模块阵列分布，且所述IP模块内的功能凸点阵列分布。
在一些可选的实施方式中，所述基板为正方形或长方形，至少在所述主动面的四个角设置有所述虚拟凸点。
这里，所说的“角”可以理解成角落及其四周、附近一定范围内。并且需要理解，虚拟凸点不止可以在四个角落有，在功能区外围的四周都可以有分布。
第二方面，本公开提供一种改善凸点开裂失效的高密度封装方法，包括：提供芯片，所述芯片具有主动面，所述主动面包括功能区和分布在所述功能区四周的非功能区；在所述芯片的主动面上设置凸点，所述凸点包括：位于所述功能区的功能凸点和位于所述非功能区的虚拟凸点，所述功能凸点进一步包括被配置成传输电源或接地的第一凸点以及被配置成传输信号的第二凸点，所述第一凸点的直径大于所述第二凸点的直径，所述虚拟凸点的直径大于或等于所述第一凸点的直径；将所述芯片以倒扣焊接方式设置在基板上，使得所述芯片的主动面朝向所述基板，所述虚拟凸点连接于所述非功能区和所述基板之间，所述功能凸点连接于所述功能区和所述基板之间。
在一些可选的实施方式中，所述第一凸点、所述第二凸点和所述虚拟凸点的高度实质相等。
在一些可选的实施方式中，所述第一凸点和所述第二凸点交叉分布。
在一些可选的实施方式中，所述功能区包括至少一个IP模块，所述IP模块阵列分布，且所述IP模块内的功能凸点阵列分布。
在一些可选的实施方式中，所述基板为正方形或长方形，在所述芯片的主动面上设置凸点，包括：至少在所述主动面的四个角设置所述虚拟凸点。
为了解决由于基板翘曲产生的应力会导致FC-BGA封装的凸点（Bump）开裂失效的问题，本公开提出了一种改善凸点开裂失效的高密度封装装置和方法。本公开通过在芯片主动面的功能区及其四周的非功能区设置不同直径的凸点（Bump），当基板因翘曲产生应力需要释放时，非功能区的虚拟凸点将会优先收受到冲击，承受一部分应力作为缓冲，起到保护作用，且由于非功能区的虚拟凸点的直径较大，跟基板和芯片的接触面积大，能承受相对较大的应力，以此，能够对功能区的功能凸点起到较好的保护作用，避免功能凸点开裂失效，确保整个产品的功能和性能。即使非功能区的大直径的虚拟凸点因应力而断裂失效，也不影响整个产品的功能和性能。进一步的，功能区的功能凸点可进一步设置成直径大小不同的第一凸点和第二凸点且可以交叉分布，以直径较小的第二凸点传输信号，以直径较大的第一凸点传输电源或接地并保护第二凸点，以此，可以进一步提高产品的可靠性，确保产品的功能和性能。
附图说明
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本公开的其它特征、目的和优点将会变得更明显：
图1是根据现有的一种FC-BGA封装的纵向截面结构示意图；
图2是根据本公开的一种改善凸点开裂失效的高密度封装装置的一个实施例的纵向截面结构示意图；
图3A-3D分别是根据本公开的一种改善凸点开裂失效的高密度封装装置的几个不同实施例中的芯片的主动面的一个结构示意图；
图4是FC倒扣焊接时开裂凸点裂纹方向的示意图；
图5是根据本公开的一种改善凸点开裂失效的高密度封装装置的又一个实施例中的芯片的主动面的结构示意图；
图6是根据本公开的一种改善凸点开裂失效的高密度封装方法的流程图。
具体实施方式
下面结合附图和实施例对本公开作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释相关发明，而非对该发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与有关发明相关的部分。
在本公开的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系，仅是为了便于描述本公开和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本公开的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本公开的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”等应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本公开中的具体含义。
在本公开的描述中，需要说明的是，在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互组合。
参考图2和图3A-3D，本公开提出了一种改善凸点开裂失效的高密度封装装置2a。本公开的改善凸点开裂失效的高密度封装装置2a包括：基板10和芯片20以及凸点30；芯片20设置在基板10上，且芯片20的主动面21朝向基板10，主动面21包括功能区210和分布在功能区210四周的非功能区211；凸点30包括：连接于功能区210和基板10之间的功能凸点31，连接于非功能区211和基板10之间的虚拟凸点32。
这里，基板10可以是各种类型的基板。基板10可以包括有机物和/或无机物，有机物例如可以是：聚酰胺纤维(Polyamide，PA)、聚酰亚胺(Polyimide，PI)、环氧树脂(Epoxy)、聚对苯撑苯并二噁唑(Poly-p-phenylene benzobisoxazole，PBO)纤维、FR-4环氧玻璃布层压板、PP(PrePreg，预浸材料或称为半固化树脂、半固化片)、ABF(Ajinomoto Build-upFilm)等，无机物例如可以是硅(Si)，玻璃(glass)，陶瓷(ceramic)，氧化硅，氮化硅，氧化钽等。基板10也可以是PCB(Printed Circuit Board，印制电路板)。基板10上可以是设置有线路。另外，根据实际需要，基板10上还可以设置有通孔、埋孔或盲孔以实现线路连接。这里对通孔、埋孔或盲孔的大小或方向并不做具体限定。如果设置有通孔、埋孔或盲孔，则通孔、埋孔或盲孔中还可以填充例如金属或金属合金的导电材料，或包含例如金属或金属合金的导电材料。这里，金属例如可以是金（Au）、银（Ag）、铝（Al）、铜（Cu）或其合金。
这里，芯片20包括但不限于是裸芯片（Die）和小芯片（Chip）。芯片20可以是实现各种功能的芯片，例如可以是实现逻辑运算的逻辑芯片或者实现数据存储的存储芯片。芯片20的主动面21是其有源区域，用于对外电性连接。
这里，凸点30又可称为凸块，可用于实现芯片20和基板10之间的电性连接及物理连接。凸点30包括但不限于是焊料（Solder）。凸点30也可以采用柱（Pillar）的形态，Pillar的直径能做到更小，Pillar的材质包括但不限于铜、金、锡或者它们的合金。示例性的，凸点30可以为铜柱（Copper Pillar）。
在一些可选的实施方式中，功能凸点31可以被配置成传输电信号，既起到物理连接作用，也起到电性连接作用。虚拟凸点32则可以被配置成不传输电信号，不实现电性功能，主要起物理连接作用。功能凸点31可进一步包括：被配置成传输电源或接地的第一凸点311，以及被配置成传输信号（数据信号、数字信号）的第二凸点312，其中，第一凸点311的直径大于第二凸点312的直径，且虚拟凸点32的直径大于或等于第一凸点311的直径。
在一些可选的实施方式中，功能凸点31中的第一凸点311和第二凸点312以及虚拟凸点32的高度被配置成实质相等，以提供平整的连接平面。实质相等是指在允许的误差范围内，允许的误差范围例如可以设成5%或3%或2%等。
对于FC-BGA封装的产品，在一个基板10上通常放置一个芯片20，而且芯片20的面积远小于基板10的面积，因此可以在芯片20的功能区210的外围设计非功能区211。
参考图3A，在一些可选的实施方式中，功能区210的外围的非功能区211可以单条，即，功能区210四周的每一侧可以仅有一行或一列虚拟凸点32。
参考图3B，在一些可选的实施方式中，功能区210的外围的非功能区211可以有多条，即，可以多行和/或多列虚拟凸点32，以此，可以进一步提高产品的可靠性。
当基板10因翘曲产生应力需要释放时，非功能区211的虚拟凸点32将会优先受到冲击，承受一部分应力作为缓冲，起到保护作用。而且非功能区211的虚拟凸点32直径较大，跟基板10和芯片20的接触面积较大，能承受相对较大的应力。以此，能够对功能区210的功能凸点31起到较好的保护作用，避免功能凸点31开裂失效，确保整个产品的功能和性能。即使非功能区211的大直径的虚拟凸点32因应力而断裂失效，也不影响整个产品的功能和性能。进一步的，功能区210的功能凸点31可进一步设置成直径大小不同的第一凸点311和第二凸点312，以直径较小的第二凸点312传输信号，以直径较大的第一凸点311传输电源或接地并保护第二凸点312，以此，可以进一步提高产品的可靠性，确保产品的功能和性能。
参考图3C-3D，在一些可选的实施方式中，功能凸点31中的第一凸点311和第二凸点312可以采用交叉分布的方式布置。第一凸点311尺寸大，能抵抗较大的应力，可以较好的起到支撑保护第二凸点312的作用。
参考图4，FC倒扣焊接时开裂的凸点大都集中在芯片20的四个角落，裂纹方向大都是从边缘往内部开裂，裂纹由大到小。因此，在一些可选的实施方式中，基板10为正方形或长方形时，可以至少在芯片20的主动面21的四个角设置有虚拟凸点32。通过至少在芯片20的四个角设置虚拟凸点32，可以更有效的保护中间的功能凸点31。
这里，所说的“角”可以理解成角落及其四周、附近一定范围内。并且，需要理解，虚拟凸点不止可以在四个角落有，在功能区外围的四周都可以有分布。
参考图5，在一些可选的实施方式中，芯片20的主动面21的功能区210进一步划分为一个以上IP模块2101。一个以上IP模块2101可以阵列排布，例如4个IP模块2101按照2×2阵列分布。功能区210的IP模块2101包括集成的不同功能的电路，用于实现不同的各种功能模块，按照既定的约束规则和协议提供并预留信号接口。位于功能区210的IP模块2101的功能凸点31可以受到非功能区211的悬空的大直径的虚拟凸点32的保护。
在一些可选的实施方式中，设在功能区210的各个IP模块2101，受功能设计实现的影响，不可避免的会放置在芯片20的主动面21的四个角落，对基板10应力更为敏感。于是，在设计IP模块2101时，可以采用大/小凸点交叉分布的方案，即第一凸点311和第二凸点312交叉分布的方案，大凸点（即第一凸点311）和小凸点（即第二凸点312）的直径不同而高度相同，保证芯片凸点的平整度。也即，用于传输电源、接地和信号的各个功能凸点31按照一定布局规则交叉并存。通过在功能区210的每个IP模块2101内将大凸点（即第一凸点311）和小凸点（即第二凸点312）阵列分布且交叉并存，由于第一凸点311尺寸大，能抵抗较大的应力，可以起到支撑保护第二凸点312的作用。
在一些可选的实施方式中，第一凸点311进一步包括用于接地的接地凸点311a和用于传输电源的电源凸点311b，各个IP模块2101在凸点排布上可以是，接地凸点311a位于多个第二凸点312的外围或之间，电源凸点311b可以位于多个第二凸点312的外围或之间。不同行或者不同列的第二凸点312中间的第一凸点311，可以是电源凸点311b，也可以是接地凸点311a。
这里，通过设置大凸点（即第一凸点311）和小凸点（即第二凸点312）交叉阵列拓扑分布有以下优点：
①电源/接地采用大凸点（即第一凸点311），直径较第二凸点312大，载流能力强，原本需要多个小凸点才能满足载流要求的位置，这里采用几个大凸点（即第一凸点311）即可，能够减少大电流电源的凸点数量；
②大凸点（即第一凸点311）和小凸点（即第二凸点312）交叉并存，可扩展到整个芯片20的表面区域，虽然局部的空间被大凸点（即第一凸点311）占用，但整体的空间利用率会大幅提高；
③大凸点（即第一凸点311）的机械性能好，能起到支撑小凸点（即第二凸点312）的作用，在IP模块的凸点排布范围内，只要较小的第二凸点312和较大的第一凸点311交叉分布，第一凸点311就能起到支撑第二凸点312的作用；交叉辅助分布可提高周围小凸点（即第二凸点312）的可靠性，降低因芯片20尺寸大而带来的局部碎裂风险；
④电源和接地网络采用大凸点（即第一凸点311），信号网络采用小凸点（即第二凸点312），既能够增强电源载流能力，提升供电性能，也可以引出更多的信号引脚；
⑤ FC倒扣时，在功能区IP内大凸点（即第一凸点311）能承受相对较大的应力，改善凸点开裂失效的问题，提高封装良率。
在一些可选的实施方式中，对于FC-BGA封装的产品，在芯片20的功能区210中内，大凸点（即第一凸点311）和小凸点（即第二凸点312）也可以不交叉分布，而是可以在芯片20的一部分区域采用大凸点，另一部分区域采用小凸点，但是这样会导致应力承受不均，凸点开裂失效会大概率在小凸点区域内出现，封装良率较低，不利于高密度大规模集成。即，相对于将大凸点（即第一凸点311）和小凸点（即第二凸点312）交叉分布而言，效果略差。
综上，本公开实施例提出了一种改善凸点开裂失效的高密度封装装置。其采用的技术特征主要包括：
（1）在非功能区211增加悬空的更大凸点（即虚拟凸点32），可以不做任何信号连接、电连接；
（2）合理排布功能区的功能凸点31的排布阵列，可以按照大凸点（即第一凸点311）和小凸点（即第二凸点312）交叉的方式设计IP模块接口；
（3）大凸点（即第一凸点311）和小凸点（即第二凸点312）的直径不同而高度相同，保证芯片凸点整体的共面性。
本公开通过采用以上技术方案，在实际的工程应用中可以达到的技术效果包括但不限于：
a、在功能区210四周的非功能区，利用悬空的更大直径凸点（即虚拟凸点32）最先承受基板10翘曲形变带来的应力，能起到保护功能区210的作用；
b、在功能区210内，电源和接地网络采用大凸点（即第一凸点311），增加电源路径的载流能力，提高产品的供电性能；
c、在功能区210内，大凸点（即第一凸点311）和小凸点（即第二凸点312）交叉分布，大凸点可以支撑小凸点，降低信号小凸点开裂失效的风险，提高封装良率。
参考图6，图6是根据本公开的一种改善凸点开裂失效的高密度封装方法的实施例的流程图。本公开的方法可以包括：
步骤61、提供芯片，芯片具有主动面，主动面包括功能区和分布在功能区四周的非功能区；
步骤62、在芯片的主动面上设置凸点，凸点包括：位于功能区的功能凸点和位于非功能区的虚拟凸点，功能凸点进一步包括被配置成传输电源或接地的第一凸点以及被配置成传输信号的第二凸点，第一凸点的直径大于第二凸点的直径，虚拟凸点的直径大于或等于第一凸点的直径；
步骤63、将芯片以倒扣焊接方式设置在基板上，使得芯片的主动面朝向基板，虚拟凸点连接于非功能区和基板之间，功能凸点连接于功能区和基板之间。
在一些可选的实施方式中，第一凸点、第二凸点和虚拟凸点的高度实质相等。
在一些可选的实施方式中，第一凸点和第二凸点交叉分布。
在一些可选的实施方式中，功能区包括至少一个IP模块，IP模块阵列分布，且IP模块内的功能凸点阵列分布。
在一些可选的实施方式中，基板为正方形或长方形，步骤62可以进一步包括：至少在主动面的四个角设置虚拟凸点。
关于本公开方法的未尽之处，可参考上文的装置实施例。
通过本公开方法制成的改善凸点开裂失效的高密度封装装置，在芯片主动面的功能区及其四周的非功能区设置有不同直径的凸点（Bump），其中，功能区的功能凸点进一步包括被配置成传输电源或接地的第一凸点以及被配置成传输信号的第二凸点，第一凸点的直径大于第二凸点的直径，非功能区的虚拟凸点（Dummy Bump）的直径大于或等于第一凸点的直径。一方面，当基板因翘曲产生应力需要释放时，非功能区的虚拟凸点将会优先受到冲击，承受一部分应力作为缓冲，起到保护作用。且由于非功能区的虚拟凸点的直径较大，跟基板和芯片的接触面积大，能承受相对较大的应力。以此，能够对功能区的功能凸点起到较好的保护作用，避免功能凸点开裂失效，确保整个产品的功能和性能。即使非功能区的大直径的虚拟凸点因应力而断裂失效，也不影响整个产品的功能和性能。另一方面，功能区IP模块内的较大的第一凸点，也进一步保护支撑了功能区的较小的第二凸点，缓冲部分应力，双向改善良率。
以上，通过具体实施例对本公开的技术方案进行了详细说明。在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详细描述的部分，可以参见其它实施例的相关描述。
以上描述仅为本公开的较佳实施例以及对所运用技术原理的说明。本领域技术人员应当理解，本公开中所涉及的发明范围，并不限于上述技术特征的特定组合而成的技术方案，同时也应涵盖在不脱离上述发明构思的情况下，由上述技术特征或其等同特征进行任意组合而形成的其它技术方案。例如上述特征与本公开中公开的（但不限于）具有类似功能的技术特征进行互相替换而形成的技术方案。

Claims (8)

1.一种改善凸点开裂失效的高密度封装装置，其特征在于，包括：基板和芯片以及凸点；所述芯片设置在所述基板上，且所述芯片的主动面朝向所述基板，所述主动面包括功能区和分布在所述功能区四周的非功能区；所述凸点包括：连接于所述功能区和所述基板之间的功能凸点，以及连接于所述非功能区和所述基板之间的虚拟凸点，所述功能凸点进一步包括被配置成传输电源或接地的第一凸点以及被配置成传输信号的第二凸点，所述第一凸点的直径大于所述第二凸点的直径，所述虚拟凸点的直径大于或等于所述第一凸点的直径；
其中，所述第一凸点和所述第二凸点交叉分布，所述第一凸点中的一部分位于所述第二凸点外围，另一部分位于所述第二凸点之间。
2.根据权利要求1所述的装置，其特征在于，所述第一凸点、所述第二凸点和所述虚拟凸点的高度实质相等。
3.根据权利要求1所述的装置，其特征在于，所述功能区包括至少一个IP模块，所述IP模块阵列分布，且所述IP模块内的功能凸点阵列分布。
4.根据权利要求1-3任一所述的装置，其特征在于，所述基板为正方形或长方形，至少在所述主动面的四个角设置有所述虚拟凸点。
5.一种改善凸点开裂失效的高密度封装方法，其特征在于，包括：
提供芯片，所述芯片具有主动面，所述主动面包括功能区和分布在所述功能区四周的非功能区；
在所述芯片的主动面上设置凸点，所述凸点包括：位于所述功能区的功能凸点和位于所述非功能区的虚拟凸点，所述功能凸点进一步包括被配置成传输电源或接地的第一凸点以及被配置成传输信号的第二凸点，所述第一凸点的直径大于所述第二凸点的直径，所述虚拟凸点的直径大于或等于所述第一凸点的直径；
将所述芯片以倒扣焊接方式设置在基板上，使得所述芯片的主动面朝向所述基板，所述虚拟凸点连接于所述非功能区和所述基板之间，所述功能凸点连接于所述功能区和所述基板之间；
其中，所述第一凸点和所述第二凸点交叉分布，所述第一凸点中的一部分位于所述第二凸点外围，另一部分位于所述第二凸点之间。
6.根据权利要求5所述的方法，其特征在于，所述第一凸点、所述第二凸点和所述虚拟凸点的高度实质相等。
7.根据权利要求5所述的方法，其特征在于，所述功能区包括至少一个IP模块，所述IP模块阵列分布，且所述IP模块内的功能凸点阵列分布。
8.根据权利要求5-7任一所述的方法，其特征在于，所述基板为正方形或长方形，在所述芯片的主动面上设置凸点，包括：
至少在所述主动面的四个角设置所述虚拟凸点。
CN202211462989.9A 2022-11-22 2022-11-22 改善凸点开裂失效的高密度封装装置和方法 Active CN115497901B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211462989.9A CN115497901B (zh) 2022-11-22 2022-11-22 改善凸点开裂失效的高密度封装装置和方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211462989.9A CN115497901B (zh) 2022-11-22 2022-11-22 改善凸点开裂失效的高密度封装装置和方法

Publications (2)

Publication Number Publication Date
CN115497901A CN115497901A (zh) 2022-12-20
CN115497901B true CN115497901B (zh) 2023-03-10

Family

ID=85116291

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211462989.9A Active CN115497901B (zh) 2022-11-22 2022-11-22 改善凸点开裂失效的高密度封装装置和方法

Country Status (1)

Country Link
CN (1) CN115497901B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011165872A (ja) * 2010-02-09 2011-08-25 Renesas Electronics Corp Ｂｇａタイプ半導体装置の接続構造
CN102376679A (zh) * 2010-08-24 2012-03-14 三星电子株式会社 封装基板以及包括该封装基板的倒装芯片封装
CN216597570U (zh) * 2021-07-02 2022-05-24 西安紫光国芯半导体有限公司 芯片单元和芯片组件
CN115332216A (zh) * 2022-10-14 2022-11-11 北京华封集芯电子有限公司 一种用于芯片封装的中介层及芯片封装

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101472403B (zh) * 2007-12-26 2011-11-09 无锡江南计算技术研究所 印刷线路板及其制作方法
US9082674B2 (en) * 2013-10-14 2015-07-14 Nvidia Corporation Microelectronic package with stress-tolerant solder bump pattern
CN113314493A (zh) * 2021-07-02 2021-08-27 西安紫光国芯半导体有限公司 芯片单元和芯片组件

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011165872A (ja) * 2010-02-09 2011-08-25 Renesas Electronics Corp Ｂｇａタイプ半導体装置の接続構造
CN102376679A (zh) * 2010-08-24 2012-03-14 三星电子株式会社 封装基板以及包括该封装基板的倒装芯片封装
CN216597570U (zh) * 2021-07-02 2022-05-24 西安紫光国芯半导体有限公司 芯片单元和芯片组件
CN115332216A (zh) * 2022-10-14 2022-11-11 北京华封集芯电子有限公司 一种用于芯片封装的中介层及芯片封装

Also Published As

Publication number Publication date
CN115497901A (zh) 2022-12-20

Similar Documents

Publication Publication Date Title
US10403606B2 (en) Method of fabricating a semiconductor package
US9613922B2 (en) Semiconductor device and manufacturing method thereof
US20190259733A1 (en) Semiconductor package
US8823172B2 (en) Semiconductor package and method for fabricating the same
CN100470793C (zh) 半导体器件和制造半导体器件的方法
US5898223A (en) Chip-on-chip IC packages
US7173330B2 (en) Multiple chip semiconductor package
KR101652386B1 (ko) 집적회로 칩 및 이의 제조방법과 집적회로 칩을 구비하는 플립 칩 패키지 및 이의 제조방법
JPH07202378A (ja) パッケージ化電子ハードウェア・ユニット
US7667473B1 (en) Flip-chip package having thermal expansion posts
US10490506B2 (en) Packaged chip and signal transmission method based on packaged chip
TW202044496A (zh) 電子封裝
US6566761B1 (en) Electronic device package with high speed signal interconnect between die pad and external substrate pad
WO2011021364A1 (ja) 半導体装置およびその製造方法
CN115497901B (zh) 改善凸点开裂失效的高密度封装装置和方法
CN110911384A (zh) 一种嵌入式无源桥接芯片及其应用
JP2002026073A (ja) 半導体装置およびその製造方法
JP2001203298A (ja) 半導体装置およびその製造方法
US20240023346A1 (en) Semiconductor package and method of manufacturing the semiconductor package
CN211376635U (zh) 一种嵌入式无源桥接芯片及其封装结构
TWI763337B (zh) 封裝載板及應用其的晶片封裝結構
US20240096909A1 (en) Chip on film package and display apparatus including the same
US7939951B2 (en) Mounting substrate and electronic apparatus
US20120112342A1 (en) Semiconductor device and stacked semiconductor package
KR20240022069A (ko) 반도체 패키지

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant