CN216597570U - 芯片单元和芯片组件 - Google Patents

Abstract

本实用新型提供了一种芯片单元和芯片组件，其中，芯片单元包括：基底；导电组件，设置在所述基底的部分区域上，所述导电组件包括第一凸点和第一焊盘，所述第一焊盘设置在所述基底上，所述第一凸点设置在所述第一焊盘上；冗余凸点，设置在所述基底另外一部分区域上。该芯片单元能够降低了第一凸点开裂的概率，能够保障芯片单元与封装结构之间连接的稳定性；能够使得基底上的应力分布更为均匀，进而能够起到保护芯片单元内部功能模块的作用，能够降低芯片单元发生功能失效现象的概率。

Description

芯片单元和芯片组件

技术领域

本实用新型涉及半导体技术领域，具体而言，涉及一种芯片单元和一种芯片组件。

背景技术

在半导体技术领域中，通常会在芯片上形成凸点，凸点与芯片内部的金属层连接，在芯片封装过程中需要在凸点上键合引线，再将引线连接于封装结构以实现芯片信号的传输，但是目前技术中仅仅依照芯片的结构设计，在芯片的部分区域上设置用于键合引线的凸点，这部分凸点在制造或者使用过程中因为应力的不均匀的原因容易产生开裂，导致芯片与封装结构之间的连接不稳定，从而引起芯片失效。

实用新型内容

本实用新型旨在至少解决现有技术或相关技术中存在的技术问题之一。

有鉴于此，根据本申请实施例的第一方面提出了一种芯片单元包括：基底；导电组件，设置在所述基底的部分区域上，所述导电组件包括第一凸点和第一焊盘，所述第一焊盘设置在所述基底上，所述第一凸点设置在所述第一焊盘上；冗余凸点，设置在所述基底另外一部分区域上。

在第一方面的第一种可能的实现方式中，所述芯片单元还包括：应力分散件，所述应力分散件设置在所述基底与所述冗余凸点之间。

在第一方面的第二种可能的实现方式中，所述冗余凸点的数量为多个，每个所述冗余凸点连接有一个所述应力分散件。

在第一方面的第三种可能的实现方式中，芯片单元还包括：所述冗余凸点的数量为多个，多个所述冗余凸点连接于一个所述应力分散件。

在第一方面的第四种可能的实现方式中，芯片单元还包括：空洞，开设在所述应力分散件上。

在第一方面的第五种可能的实现方式中，所述冗余凸点的数量为多个，多个所述冗余凸点中与第一凸点相邻的冗余凸点为第一冗余凸点，与所述第一凸点不相邻的冗余凸点为第二冗余凸点；

每个所述第一冗余凸点连接有一个所述应力分散件，多个所述第二冗余凸点中的至少部分第二冗余凸点连接于一个所述应力分散件。

在第一方面的第六种可能的实现方式中，芯片单元还包括：金属层，设置在所述基底上和/或设置在所述基底内，所述第一凸点通过第一焊盘电连接于所述金属层。

在第一方面的第七种可能的实现方式中，所述第一焊盘与所述应力分散件的材质相同；所述第一凸点与所述冗余凸点的材质相同。

在第一方面的第八种可能的实现方式中，所述第一焊盘和所述应力分散件由铝材制成；所述第一凸点和所述冗余凸点由铅材和/或锡材制成。

在第一方面的第九种可能的实现方式中，所述应力分散件包括第二焊盘。

在第一方面的第十种可能的实现方式中，所述第一凸点为第一焊球；所述冗余凸点为第二焊球。

在第一方面的第十一种可能的实现方式中，所述第一凸点与所述基底之间的第一最大距离和所述冗余凸点与所述基底之间的第二最大距离相同。

根据本申请实施例的第二方面提出了一种芯片组件，包括：上述任一技术方案的芯片单元。

在第二方面的第一种可能的实现方式中，芯片组件还包括：封装结构，所述封装结构包括外引线，所述芯片单元的所述导电组件连接于所述外引线，所述导电组件、所述应力分散件和所述冗余凸点位于所述封装结构和所述基底之间。

在第二方面的第二种可能的实现方式中，芯片组件还包括：填充胶，填充在所述芯片单元和所述封装结构之间。

在第二方面的第三种可能的实现方式中，芯片组件还包括：端部芯片，所述芯片单元连接于所述端部芯片，所述导电组件、所述冗余凸点和所述应力分散件位于所述基底背离于所述端部芯片的一侧。

相比现有技术，本实用新型至少包括以下有益效果：

本实用新型提供的芯片单元，在基底上形成了导电组件和冗余凸点，导电组件包括了第一凸点和第一焊盘，第一凸点设置在基底上，第一焊盘设置在第一凸点和基底之间，冗余凸点设置在基底上。在芯片单元封装过程中，基底可以通过第一凸点连接于封装结构，实现信号的传输，第一凸点和冗余凸点组合设置，使得凸点不仅仅局限在基底的特定区域，通过冗余凸点的设置，增加了基底上凸点的设置密度，能够通过第一凸点和冗余凸点共同承担应力，能够使得应力分布更为均匀，进而降低了第一凸点开裂的概率，能够保障芯片单元与封装结构之间连接的稳定性。

附图说明

本实用新型的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：

图1为本申请提供的一种实施例的芯片单元的一个角度结构示意图；

图2为本申请提供的一种实施例的芯片单元的另一个角度结构示意图；

图3为本申请提供的另一种实施例的芯片单元的一个角度结构示意图；

图4为本申请提供的另一种实施例的芯片单元的另一个角度结构示意图；

图5为本申请提供的又一种实施例的芯片单元的一个角度结构示意图。

其中，图1至图5中附图标记与部件名称之间的对应关系为：

1基底、2导电组件、3应力分散件、4冗余凸点、5空洞；

201第一凸点、202第一焊盘；

401第一冗余凸点、402第二冗余凸点。

具体实施方式

为了能够更清楚地理解本实用新型的上述目的、特征和优点，下面结合附图和具体实施方式对本实用新型进行进一步地详细描述。需要说明的是，在不冲突的情况下，本申请的实施例及实施例中的特征可以相互组合。

在下面的描述中阐述了很多具体细节以便于充分理解本实用新型，但是，本实用新型还可以采用其他不同于在此描述的其他方式来实施，因此，本实用新型的保护范围并不受下面公开的具体实施例的限制。

如图1至图5所示，根据本申请实施例的第一方面提出了一种芯片单元包括：基底1；导电组件2，设置在基底1的部分区域上，导电组件2包括第一凸点201和第一焊盘202，第一焊盘202设置在基底1上，第一凸点201设置在第一焊盘202上；冗余凸点4，设置在基底1的另外一部分区域上。

本实用新型提供的芯片单元，在基底1上形成了导电组件2和冗余凸点4，导电组件2包括了第一凸点201和第一焊盘202，第一凸点201设置在基底1上，第一焊盘202设置在第一凸点201和基底1之间，冗余凸点4设置在基底1上。在芯片单元封装过程中，基底1可以通过第一凸点201连接于封装结构，实现信号的传输，第一凸点201和冗余凸点4组合设置，使得凸点不仅仅局限在基底1的特定区域，通过冗余凸点4的设置，增加了基底1上凸点的设置密度，能够通过第一凸点201和冗余凸点4共同承担封装结构施加在基底1上的应力和芯片单元自身形变而产生的应力，能够使得应力分布更为均匀，进而降低了第一凸点201开裂的概率，能够保障芯片单元与封装结构之间连接的稳定性。

在一些示例，芯片单元还包括：应力分散件3，应力分散件3设置在基底1和冗余凸点4之间。

本实用新型提供的芯片单元，包括了第一焊盘202和应力分散件3，第一焊盘202设置在第一凸点201和基底1之间，应力分散件3设置在冗余凸点4和基底1之间，通过第一焊盘202的设置能够进一步分散第一凸点201施加在基底1上的应力，通过应力分散件3的设置能够进一步分散冗余凸点4施加在基底1上的应力，使得基底1上的应力分布更为均匀，进而能够起到保护芯片单元内部功能模块的作用，能够降低因为应力分布不均匀进而导致的芯片单元发生功能失效现象的概率。

在一些示例，至少部分冗余凸点4位于第一凸点201的周侧，以更好地分散封装结构施加在基底1上的应力和芯片单元自身形变而产生的应力。

在一些示例中，仅在基底1上设置了导电组件2和冗余凸点4，并未设置应力分散件3，这种设置方式同样可以起到避免用于与封装结构进行电连接的第一凸点201开裂的作用。然而在并未设置应力分散件3的情况下，芯片单元的使用寿命较低，而损坏的芯片单元大多是部分芯片功能无法实现。

进一步地，进一步对损坏的芯片单元进行了检查，发现芯片失去功能的区域大多是与基底1上设置了冗余凸点4的区域相对设置。

再进一步地，这部分芯片功能的缺失是由于冗余凸点4的横截面积较小，而冗余凸点4的密度相对较大，进而导致冗余凸点4会给基底1施加较大的应力。基于此在冗余凸点4和基底1之间设置了应力分散件3，通过应力分散件3的设置能够分散冗余凸点4施加在基底1上的应力，能够降低芯片单元失效的概率，提高了芯片单元的使用寿命。

本实用新型提供的芯片单元，特别适用于堆叠形成3D(three dimensional三维)芯片，在通过多个芯片单元进行堆叠以形成3D芯片的过程中，会对多个芯片单元中的至少部分芯片的基底进行减薄处理，而进行减薄处理的芯片更容易发生破损、失效。本实用新型提供的芯片单元在基底1上形成了第一焊盘202和应力分散件3，通过第一焊盘202的设置可以分散第一凸点201的应力，通过应力分散件3的设置可以分散冗余凸点4的应力，使得基底1承受的应力更为均衡，降低了芯片单元损坏的概率。

本实用新型提供的芯片单元，在制备过程中，可以先在芯片单元的基底1上同步形成第一焊盘202和应力分散件3，不同之处在于第一焊盘202与芯片中功能单元的金属层之间具备电连接的关系，而应力分散件3与芯片中功能单元的金属层之间无需具备连接关系，第一焊盘202在结构和形状上均可与应力分散件3相同，能够简化芯片单元的制备工艺。在第一焊盘202和应力分散件3形成在基底1上以后，可以在第一焊盘202上形成第一凸点201，在应力分散件3上形成冗余凸点4，冗余凸点4同样可以与第一凸点201同步形成，冗余凸点4的结构和形状同样可以与第一凸点201相同，能够更进一步地简化芯片单元的制备工艺。

可以理解的是，第一焊盘202的沿基底1宽度方向的截面大于第一凸点201沿基底1宽度方向的截面，应力分散件3沿基底1宽度方向的截面大于冗余凸点4沿基底1宽度方向的截面。

如图1和图2所示，在一些示例，冗余凸点4的数量为多个，每个冗余凸点4连接有一个应力分散件3。

通过多个冗余凸点4的设置，能够更好地分散封装结构施加在基底1上的应力和芯片单元自身形变产生的应力，能够进一步降低第一凸点201导致开裂甚至失效的概率。

每个冗余凸点4连接有一个应力分散件3，与导电组件2的结构相适配，能够使得基底1应力分布更为均匀，更进一步地降低了第一凸点201开裂的概率。同时每个冗余凸点4连接有一个应力分散件3，每个冗余凸点4均配备有一个应力分散件3进行应力的分散，能够避免因冗余凸点4向基底1施加的应力过大而导致芯片单元损坏。

如图1所示，为了防止冗余凸点4对芯片单元内部器件的损坏，在每一个冗余凸点4和基底1直接接触的位置放置单独的一个应力分散件3。

如图3和图4所示，在一些示例，芯片单元还包括：冗余凸点4的数量为多个，多个冗余凸点4连接于一个应力分散件3。

通过多个冗余凸点4的设置，能够更好地分散封装结构施加在基底1上的应力和芯片单元自身形变产生的应力，能够进一步降低第一凸点201导致开裂甚至失效的概率。

多个冗余凸点4连接于同一个应力分散件3，一方面可以进一步提高应力分散件3的面积，进而能够使得应力的分布更为均衡，进一步提高芯片单元的使用寿命；另一方面在芯片制备的过程中能够减少应力分散件3的设置数量，能够更进一步地简化工艺。

如图3所示，可以在尽可能多的冗余凸点4和基底1接触位置放置一个较大的应力分散件3，即多个冗余凸点4对应一个较大的应力分散件3，这样可以用一个较大的应力分散件3来分担所有在其上面冗余凸点4对基底1的应力。

如图5所示，在一些示例，冗余凸点4的数量为多个，多个冗余凸点4中与第一凸点201相邻的冗余凸点4为第一冗余凸点401，与第一凸点201不相邻的冗余凸点4为第二冗余凸点402；每个第一冗余凸点401连接有一个应力分散件3，多个第二冗余凸点402中的至少部分第二冗余凸点402连接于一个应力分散件3。

在每个第一冗余凸点401连接有一个应力分散件3，第一冗余凸点401与第一凸点201相邻，能够使得第一凸点201的应力分布更为均匀，能够进一步降低第一凸点201导致开裂甚至失效的概率。多个与第一凸点201不相邻的第二冗余凸点402公用一个应力分散件3，能够降低工艺难度。同时，因为第一冗余凸点401与第一凸点201相邻，且第一冗余凸点401与第一凸点201匹配(这里的匹配是指第一冗余凸点401和第一凸点201都是单独的凸点，且进一步的凸点下面的应力分散件或焊盘形状大小相似)，这样的好处是能够是第一凸点201与周围的环境能够保持一致，提高第一凸点201在生产制造以及工作过程中的良率或者可靠性。

如图5所示，在一些示例，芯片单元还包括：空洞5，开设在应力分散件3上。

通过在应力分散件3上形成空洞5，一方面能够降低应力分散件3在基底1上的覆盖面积，降低金属在基底1上的覆盖面积，满足芯片单元对金属覆盖密度的要求，提高良品率；另一方面能够使得芯片单元的散热效果得到提高。

通过在应力分散件3上形成空洞5，能够避免在制备应力分散件3的过程中，应力分散件3出现卷曲，能够保障应力分散件3的平整度，利于提高芯片单元的质量和良品率。

在一些示例，芯片单元还包括：金属层，设置在基底1上和/或设置在基底1内，第一凸点201通过第一焊盘202电连接于金属层。

第一凸点201通过第一焊盘202与金属层进行电连接，在封装过程中，第一凸点201再连接于封装结构即可实现芯片单元信号向外部的输送。

在一些示例，第一焊盘202与应力分散件3的材质相同；第一凸点201与冗余凸点4的材质相同。

第一焊盘202与应力分散件3的材质相同；第一凸点201与冗余凸点4的材质相同，使得第一焊盘202与应力分散件3的制备可以同步完成，使得第一凸点201与冗余凸点4的制备可以同步完成，能够降低工艺难度，进而即可降低生产成本。

在一些示例，第一焊盘202和应力分散件3由铝材制成；第一凸点201和冗余凸点4由铅材和/或锡材制成。

第一焊盘202和应力分散件3由铝材制成，铝材制成的第一焊盘202和应力分散件3能够具备良好的机械强度、耐高温性能和抗形变能力，能够对第一凸点201和冗余凸点4产生的应力进行良好的分散。

第一凸点201由铅材和/或锡材制成，便于第一凸点201与引线或封装结构的键合。冗余凸点4与第一凸点201的材质相同，使得第一凸点201与冗余凸点4的制备可以同步完成，能够降低工艺难度。

在一些示例，应力分散件3包括第二焊盘。

第一焊盘202包括第一焊盘；应力分散件3包括第二焊盘，便于第一焊盘202和应力分散件3的制备，同时能够降低制备第一焊盘202和应力分散件3的成本。

在一些示例，第一凸点201为第一焊球；冗余凸点4为第二焊球。

第一凸点201为第一焊球，便于第一凸点201与引线或封装结构进行键合，冗余凸点4为第二焊球能够使得冗余焊球与第一凸点201的结构和材质相同，使得第一凸点201和冗余凸点4能够同步制备，进而降低了工艺难度。

在一些示例，第一凸点201与基底1之间的第一最大距离和冗余凸点4与基底1之间的第二最大距离相同。

第一凸点201与基底1之间的第一最大距离和冗余凸点4与基底1之间的第二最大距离相同，便于芯片单元的封装。

根据本申请实施例的第一方面提出了一种芯片组件，包括：上述任一技术方案的芯片单元。

该实施例提供的芯片组件包括了上述任一技术方案的芯片单元，因此该芯片组件具备上述芯片单元的全部有意效果，在此不做赘述。

在一些示例中，芯片组件还包括：封装结构，所述封装结构包括外引线，芯片单元的导电组件2连接于外引线，导电组件2、应力分散件3和冗余凸点4位于封装结构和基底1之间。

本实用新型提供的芯片组件，芯片组件的基底1上形成了导电组件2和冗余凸点4，导电组件2包括了第一凸点201和第一焊盘202，第一凸点201设置在基底1上，第一焊盘202设置在第一凸点201和基底1之间，冗余凸点4设置在基底1上，基底1可以通过第一凸点201连接于封装结构，实现信号的传输，第一凸点201和冗余凸点4组合设置，使得凸点不仅仅局限在基底1的特定区域，通过冗余凸点4的设置，增加了基底1上凸点的设置密度，能够通过第一凸点201和冗余凸点4共同承担封装结构施加在基底1上的应力和芯片单元自身形变而产生的应力，能够使得应力分布更为均匀，进而降低了第一凸点201开裂的概率，能够保障芯片单元与封装结构之间连接的稳定性。

可以理解的是，封装结构可以为球珊阵列封装、插针网络阵列封装、焊盘阵列封装或四侧引脚扁平封装。

在一些示例中，芯片组件还包括：填充胶，填充在芯片单元和封装结构之间。

通过在芯片单元和封装结构之间填充填充胶，能够使芯片单元在封装结构内的固定更为可靠，进而能够避免芯片单元发生位移，保障了芯片单元信号传输的稳定性。

该芯片组件，芯片单元在基底1上形成了导电组件2和冗余凸点4，导电组件2包括了第一凸点201和第一焊盘202，第一凸点201设置在基底1上，第一焊盘202设置在第一凸点201和基底1之间，冗余凸点4设置在基底1上。使得芯片单元的基底1上具备多个凸点，在填充胶填充的过程中，能够使填充胶的流动更为均匀，继而使得填充胶均匀分布在芯片单元和封装结构之间，能够使得填充胶施加在基底1上的应力更为均匀，进一步提高了芯片组件的使用寿命。

在一些示例中芯片组件还包括：端部芯片，芯片单元连接于端部芯片，导电组件2、冗余凸点4和应力分散件3位于基底1背离于端部芯片的一侧。

需要说明的是这里的端部芯片可以为晶圆(Wafer)或者由晶圆切割而成的芯片(Chip)，两个或两个以上的端部芯片与一个或一个以上的芯片单元相互连接即可形成3D芯片，能够提高芯片组件的运算能力，同时能够利于芯片组件体积的缩小，具备更大的适用范围。

导电组件2、冗余凸点4和应力分散件3位于芯片单元背离于端部芯片的一侧，使得导电组件2和冗余凸点4经由芯片单元的基底1侧引出，便于3D芯片的堆叠形成，同时能够避免导电组件2和冗余凸点4影响端部芯片的性能。

在本实用新型的描述中，术语“多个”则指两个或两个以上，除非另有明确的限定，术语“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制；术语“连接”、“安装”、“固定”等均应做广义理解，例如，“连接”可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是直接相连，也可以通过中间媒介间接相连。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本实用新型中的具体含义。

在本实用新型的描述中，术语“一个实施例”、“一些实施例”、“具体实施例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或特点包含于本实用新型的至少一个实施例或示例中。在本实用新型中，对上述术语的示意性表述不一定指的是相同的实施例或实例。而且，描述的具体特征、结构、材料或特点可以在任何的一个或多个实施例或示例中以合适的方式结合。

以上所述仅为本实用新型的优选实施例而已，并不用于限制本实用新型，对于本领域的技术人员来说，本实用新型可以有各种更改和变化。凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。

Claims (16)

1.一种芯片单元，其特征在于，包括：

基底；

导电组件，设置在所述基底的部分区域上，所述导电组件包括第一凸点和第一焊盘，所述第一焊盘设置在所述基底上，所述第一凸点设置在所述第一焊盘上；

冗余凸点，设置在所述基底另外一部分区域上。

2.根据权利要求1所述的芯片单元，其特征在于，所述芯片单元还包括：

应力分散件，所述应力分散件设置在所述基底与所述冗余凸点之间。

3.根据权利要求2所述的芯片单元，其特征在于，

所述冗余凸点的数量为多个，每个所述冗余凸点连接有一个所述应力分散件。

4.根据权利要求3所述的芯片单元，其特征在于，还包括：

所述冗余凸点的数量为多个，多个所述冗余凸点连接于一个所述应力分散件。

5.根据权利要求3所述的芯片单元，其特征在于，

所述冗余凸点的数量为多个，多个所述冗余凸点中与第一凸点相邻的冗余凸点为第一冗余凸点，与所述第一凸点不相邻的冗余凸点为第二冗余凸点；

每个所述第一冗余凸点连接有一个所述应力分散件；

多个所述第二冗余凸点中的至少部分第二冗余凸点连接于一个所述应力分散件。

6.根据权利要求3所述的芯片单元，其特征在于，还包括：

空洞，开设在所述应力分散件上。

7.根据权利要求1至6中任一项所述的芯片单元，其特征在于，还包括：

金属层，设置在所述基底上和/或设置在所述基底内，所述第一凸点通过第一焊盘电连接于所述金属层。

8.根据权利要求2至6中任一项所述的芯片单元，其特征在于，

所述第一焊盘与所述应力分散件的材质相同；

所述第一凸点与所述冗余凸点的材质相同。

9.根据权利要求2至6中任一项所述的芯片单元，其特征在于，

所述第一焊盘和所述应力分散件由铝材制成；

所述第一凸点和所述冗余凸点由铅材或锡材制成。

10.根据权利要求2至6中任一项所述的芯片单元，其特征在于，

所述应力分散件包括第二焊盘。

11.根据权利要求1至6中任一项所述的芯片单元，其特征在于，

所述第一凸点为第一焊球；

所述冗余凸点为第二焊球。

12.根据权利要求1至6中任一项所述的芯片单元，其特征在于，

所述第一凸点与所述基底之间的第一最大距离和所述冗余凸点与所述基底之间的第二最大距离相同。

13.一种芯片组件，其特征在于，包括：权利要求1至12中任一项所述的芯片单元。

14.根据权利要求13所述的芯片组件，其特征在于，还包括：

封装结构，所述封装结构包括外引线，所述芯片单元的所述导电组件连接于所述外引线，所述导电组件、所述芯片单元的应力分散件和所述冗余凸点位于所述封装结构和所述基底之间。

15.根据权利要求14所述的芯片组件，其特征在于，还包括：

填充胶，填充在所述芯片单元和所述封装结构之间。

16.根据权利要求14所述的芯片组件，其特征在于，还包括：

端部芯片，所述芯片单元连接于所述端部芯片，所述导电组件、所述冗余凸点和所述应力分散件位于所述基底背离于所述端部芯片的一侧。

Images