JP2003258154A - 半導体素子の実装構造 - Google Patents

半導体素子の実装構造

Info

Publication number
JP2003258154A
JP2003258154A JP2002059220A JP2002059220A JP2003258154A JP 2003258154 A JP2003258154 A JP 2003258154A JP 2002059220 A JP2002059220 A JP 2002059220A JP 2002059220 A JP2002059220 A JP 2002059220A JP 2003258154 A JP2003258154 A JP 2003258154A
Authority
JP
Japan
Prior art keywords
bump
substrate
bumps
sheet
relay member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002059220A
Other languages
English (en)
Inventor
Akiomi Hiruma
明臣 比留間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2002059220A priority Critical patent/JP2003258154A/ja
Priority to US10/271,571 priority patent/US6664625B2/en
Publication of JP2003258154A publication Critical patent/JP2003258154A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09063—Holes or slots in insulating substrate not used for electrical connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

(57)【要約】 【課題】 車載用のエンジン制御ユニットとして適用さ
れる場合の使用環境に対して、バンプ接合部の長期にわ
たる接合信頼性を確保できる半導体装置を提供する。 【解決手段】 半導体装置において、基板６と、基板上
に実装される実装部品２と、複数段のバンプを積み上げ
て接合することにより基板６と実装部品２を電気的に接
続する多段バンプ５と、前記積み上げられた複数段のバ
ンプの間に配置されるとともに、樹脂材から形成され、
前記多段バンプ５と該多段バンプ５の斜め方向に位置す
る多段バンプとの間に開口部３を有するシート状中継部
材４を設ける。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体素子の実装
構造に係り、特に、半導体素子を有する実装部品と基板
との間に積み上げた多段バンプの間に介在するシート状
中継部材を備える半導体装置及びその製造方法に関する
ものである。
【０００２】
【従来の技術】従来、ボールグリッドアレイ（ＢＧＡ）
パッケージといった半導体素子を有する実装部品をバン
プ接合により実装した半導体装置が広く知られている。
このような半導体装置では、使用環境によって基板や実
装部品に熱収縮が生じた場合に、バンプ接合部には長期
にわたる繰り返し応力が働き、亀裂や破断等の不具合が
発生しやすい。
【０００３】一方、自動車等に搭載されるエンジン制御
ユニットに適用する半導体装置について研究開発が進め
られている。現段階では、エンジン制御ユニットを自動
車のシャーシに搭載するシャーシマウントの仕様が確立
され、その検証が進められている。このような車載用の
半導体装置には、厳しい使用環境に対して長期にわたる
接合寿命や高い信頼性が要求されている。
【０００４】将来的にも、自動車のエンジンに直接搭載
するエンジン制御ユニットの開発が開始される予定であ
るが、現仕様の半導体装置には、上記のようにバンプ接
合部の強度に問題があり、要求される接合寿命や信頼性
を達成することが困難である。
【０００５】
【発明が解決しようとする課題】例えば、特開２０００
−２２３１１号公報では、プリント基板と実装部品との
間で積み上げられる多段半田バンプの隣接段の半田バン
プ同士をつなぎ合わせる中継基板を使用することが提案
されている。
【０００６】この従来の半導体装置は、通常の使用環境
下（例えば、周囲温度−５℃ないし４０℃）において、
多段半田バンプの上下に積み上げられた半田バンプ同士
に発生するせん断応力を中継基板によって吸収すること
で半田バンプの接合寿命を延ばすことを目的としてい
る。
【０００７】しかし、車載用のエンジン制御ユニットの
厳しい使用環境（例えば、周囲温度−４０℃ないし１２
５℃）に適用した場合には、プリント基板や実装部品に
発生する熱収縮は、通常の使用環境に較べて格段に大き
くなる。したがって、車載用の使用環境下に長期にわた
り、この従来の半導体装置を使用した場合には、隣接段
の半田バンプ同士をつなぎ合わせる中継基板自体の強度
が不充分となる。すなわち、この従来の半導体装置の場
合にも、中継基板や半田バンプ接合部に長期にわたる繰
り返し応力が働き、破断や亀裂等の不具合が発生しやす
い。
【０００８】また、上記特開２０００−２２３１１号公
報では、中継基板として、柔軟性のある多孔質材のフィ
ルムやセラミック材を使用し、更に、たて横方向の各バ
ンプ間に、スリット状の穴を開口させて、応力による歪
みを吸収している。
【０００９】しかしながら、このような技術を用いて
も、例えば、車に搭載する場合等、特殊な環境下での使
用については、信頼性上十分な効果が得られない。
【００１０】本発明は、上記の点に鑑みてなされたもの
であり、車載用として使用される場合の使用環境下にお
いても、バンプ接合部の長期にわたる接合寿命と信頼性
を確保できる半導体装置を提供することを目的とする。
【００１１】
【課題を解決するための手段】上記課題を解決するた
め、請求項１に記載された発明は、半導体装置が、基板
と、前記基板上に実装される実装部品と、複数段のバン
プを積み上げて接合することにより前記基板と前記実装
部品を電気的に接続する多段バンプと、前記積み上げら
れた複数段のバンプの間に配置されるとともに、樹脂材
から形成され、前記多段バンプと該多段バンプの斜め方
向に位置する多段バンプとの間に開口部を有するシート
状中継部材とを備えることを特徴とする。
【００１２】また、上記課題を解決するため、請求項２
に記載された発明は、半導体装置が、基板と、前記基板
上に実装される実装部品と、複数段のバンプを積み上げ
て接合することにより前記基板と前記実装部品を電気的
に接続する多段バンプと、前記積み上げられた複数段の
バンプの間に配置されるとともに、樹脂材から形成さ
れ、前記多段バンプと該多段バンプの斜め方向に位置す
る多段バンプとの間に開口部を有し、前記多段バンプと
該多段バンプの隣り合うバンプ同士の間を接続する継ぎ
手部を有するシート状中継部材とを備えることを特徴と
する。
【００１３】請求項３に記載された発明は、請求項２記
載の半導体装置において、前記継ぎ手部が、前記バンプ
に横方向に応力が加わった場合に、該応力によって該バ
ンプ又は該バンプの基板接合部に亀裂が発生する応力値
よりも小さい応力値で破断することを特徴とする。
【００１４】請求項４に記載された発明は、請求項１ま
たは請求項２記載の半導体装置において、前記樹脂材
が、ガラスクロスが含まれた樹脂であることを特徴とす
る。
【００１５】請求項５に記載された発明は、請求項１記
載の半導体装置において、前記基板と前記実装部品が異
なる線膨張係数を有することを特徴とする。
【００１６】請求項６に記載された発明は、請求項１記
載の半導体装置において、前記シート状中継部材の前記
開口部が円形、矩形、十字形の内いずれかの形状を有す
ることを特徴とする。
【００１７】請求項７に記載された発明は、シート状中
継部材が、基板と、前記基板上に実装される実装部品
と、複数段のバンプを積み上げて接合することにより、
前記基板と前記実装部品を電気的に接続する多段バンプ
とを備える半導体装置に使用されるシート状中継部材で
あって、前記積み上げられた複数段のバンプの間に配置
されるとともに、樹脂材から形成され、前記多段バンプ
と該多段バンプの斜め方向に位置する多段バンプとの間
に開口部を有することを特徴とする。
【００１８】また、上記課題を解決するため、請求項８
に記載された発明は、半導体装置が、ボールグリッドア
レイ基板と、複数段のバンプを積み上げて接合すること
により前記基板と外部の集積回路基板を電気的に接続す
る多段バンプと、前記積み上げられた複数段のバンプの
間に配置されるとともに、樹脂材から形成され、前記多
段バンプと該多段バンプの斜め方向に位置する多段バン
プとの間に開口部を有するシート状中継部材とを備える
ことを特徴とする。
【００１９】また、上記課題を解決するため、請求項９
に記載された発明は、半導体装置の製造方法が、基板
と、前記基板上に実装される実装部品と、複数段のバン
プを積み上げて接合することにより前記基板と前記実装
部品を電気的に接続する多段バンプと、前記積み上げら
れた複数段のバンプの間に配置されるとともに、樹脂材
から形成され、前記多段バンプと該多段バンプの斜め方
向に位置する多段バンプとの間に開口部を有するシート
状中継部材とを備える半導体装置を製造する製造方法で
あって、シート状中継部材の第１の面に第１のバンプを
実装する工程と、シート状中継部材の第１の面と反対側
の第２の面に塗布した接合材により第２のバンプを実装
した実装部品を、前記シート状中継部材の第１の面に接
合することにより、多段バンプを形成する工程と、前記
シート状中継部材の第２の面に接合した前記多段バンプ
を基板に接合する工程とを有することを特徴とする。
【００２０】また、上記課題を解決するため、請求項１
０に記載された発明は、半導体装置の製造方法が、基板
と、前記基板上に実装される実装部品と、複数段のバン
プを積み上げて接合することにより前記基板と前記実装
部品を電気的に接続する多段バンプと、前記積み上げら
れた複数段のバンプの間に配置されるとともに、樹脂材
から形成され、前記多段バンプと該多段バンプの斜め方
向に位置する多段バンプとの間に開口部を有するシート
状中継部材とを備える半導体装置を製造する製造方法で
あって、シート状中継部材の第１の面に第１のバンプを
実装する工程と、基板に塗布した接合材により、前記シ
ート状中継部材の第１の面に実装した第１のバンプを前
記基板に接合する工程と、前記シート状中継部材の前記
第１の面と反対側の第２の面に接合材を塗布する工程
と、前記シート状中継部材の前記第２の面に塗布した接
合材により、第２のバンプを実装した実装部品と、前記
基板に接合した前記シート状中継部材とを接合すること
により、多段バンプを形成する工程とを有することを特
徴とする。
【００２１】
【発明の実施の形態】以下、本発明の実施の形態を添付
の図面を参照しながら具体的に説明する。
【００２２】図１に、本発明の一実施例に係る半導体装
置の基本的構成を示す。図２は、図１に示した半導体装
置のシート状中継部材における矢印Ａで示した部分の詳
細を示す図である。
【００２３】図１に示したように、この実施例の半導体
装置１０は基本的に、実装すべき半導体素子を有する実
装部品２と、この実装部品２を実装する基板６と、実装
部品２と基板６の間に介在するシート状中継部材４と、
実装部品２と基板６の間に少なくとも２段の半田バンプ
を積み上げて接合することにより、基板６と実装部品２
とを電気的に接続する多段半田バンプ５とから構成され
る。
【００２４】この実施例の半導体装置１０において、基
板６上には、複数の電極パッド７が所定の格子状の配列
で形成してあり、これらの電極パッド７は、基板６の内
部回路と電気的に接続されている。
【００２５】シート状中継部材４は、積み上げられた複
数段の半田バンプの間に配置されるとともに、樹脂材か
ら形成される部材であり、図２に示したように、多段半
田バンプ５と該多段半田バンプ５の斜め方向に位置する
多段半田バンプ５との間に開口部（抜き穴）３がそれぞ
れ形成されている。この複数の開口部３は、電極パッド
７の配列とほぼ一致する格子状の配列（例えば、ピッチ
０．５ｍｍ乃至１．０ｍｍ）で形成されている。また、
脆弱な構造をもたせるため、シート状中継部材４の厚さ
を可能な限り小さくすることが望ましい。例えば、この
実施例のシート状中継部材４は、厚さ１００μｍとして
いる。
【００２６】また、シート状中継部材４は、好ましく
は、ガラスクロスが含まれた樹脂材から形成するとよ
い。ガラスクロスは細い繊維状のガラスが編まれた構造
をしているので、樹脂の中にガラスクロスを有すること
によって、厚さ１００μｍ程度の薄いシート基板であっ
ても、実装時の加熱により反りが発生しない硬性を有し
つつ、樹脂の部分に亀裂（クラック）が発生した後に、
残ったガラスクロスが、繰り返し応力によって切断可能
となる。
【００２７】多段半田バンプ５は、図２に示すように、
間にシート状中継部材４を挟んで、２段の半田バンプが
基板６の電極パッド７に対応する位置で積み上げられ、
接合されている。シート状中継部材４の開口部３の中、
多段半田バンプ５の各半田バンプが接合される位置の開
口部３にはパッドが埋め込まれている。各半田バンプ接
合部（パッド埋め込み位置）と隣り合う位置のシート状
中継部材４の開口部３は貫通孔である。
【００２８】また、シート状中継部材４は、開口部３を
形成したことにより、多段半田バンプ５の隣り合う半田
バンプ接合部（電極パッド７の位置に対応）同士を連結
する継ぎ手部４ａを有する。この継ぎ手部４ａの作用に
ついては、後述する。この実施例の半導体装置１０にお
いては、基板６は、通常、インターポーザと呼ばれる中
継基板であり、基板６の裏面に所定の配列で接合される
複数のボール８を介して、マザーボードなどの外部の集
積回路基板９上に実装される。この場合には、基板６
は、インターポーザとして、実装部品２と集積回路基板
９を互いに接続させる中継機能を果たしている。
【００２９】ただし、この明細書中では、本発明に係る
半導体装置１０のシート状中継部材４との混同を避ける
ため、部材４をシート状中継部材と呼び、部材６をイン
ターポーザではなく、パッケージ基板と呼ぶ。
【００３０】図６に、本発明に係る半導体装置の適用例
としての車載用エンジン制御ユニット２０を示す。この
エンジン制御ユニット２０は、自動車走行時のエンジン
の噴射制御等を行う集積回路を備える制御装置である。
【００３１】図６のエンジン制御ユニット２０に、本発
明に係る半導体装置を取付けた場合のバンプ接合部の強
度について図２を参照しながら説明する。
【００３２】上述したように、バンプ接合する相互の材
料において、材料のもつ線膨張係数が大きく異なる場
合、使用環境の熱収縮によって、バンプ接合部に繰り返
し応力が働き、亀裂などが発生しやすい。例えば、図１
の実施例では、パッケージ基板６の材料は、例えば、ガ
ラスエポキシ樹脂やポリイミド樹脂などの樹脂（或い
は、セラミックである場合も考えられる）であり、実装
部品２の構成材料は、例えば、シリコンである。一般
に、実装部品２（シリコン）とパッケージ基板６（樹脂
又はセラミック）の線膨張係数は異なる。
【００３３】この実施例の半導体装置１０では、半田バ
ンプ接合部（多段半田バンプ５の導通部）以外は脆弱な
構造を有するシート状中継部材４を用いている。図２に
示したように、シート状中継部材４は、多段半田バンプ
５の隣り合う半田バンプ接合部同士を連結する継ぎ手部
４ａを有する。この継ぎ手部４ａは、半田バンプに横方
向に応力が加わった場合に、その応力によって該半田バ
ンプ又は該半田バンプの基板接合部に亀裂（クラック）
が発生する応力値よりも小さい応力値で破断するよう形
成される。使用環境に応じて実装部品２およびパッケー
ジ基板６に発生する応力を利用して、シート状中継部材
４の継ぎ手部４ａを破断させて、隣り合う半田バンプ接
合部同士が独立した柱を形成する。したがって、本実施
例の半導体装置１０は、厳しい使用環境においても、継
ぎ手部４ａの脆性破壊によって、半田バンプ接合部に発
生する繰り返し応力が緩和され、接合寿命を延伸するこ
とができる。
【００３４】ここで、シート状中継部材４に複数の穴３
を形成する理由について説明する。
【００３５】本発明の半導体装置において、シート状中
継部材４の上下でバンプ接合される実装部品２とパッケ
ージ基板６の構成材料が、同じ熱伸縮を繰り返すのであ
れば、接合寿命の信頼性に関して問題はない。しかし、
通常、実装部品２とパッケージ基板６の構成材料が異な
る場合が多い。例えば、実装部品２はシリコン製であ
り、パッケージ基板６は樹脂製である。一般に、樹脂は
シリコンに較べて熱収縮が大きい。このような構成材料
の組み合わせで、熱伸縮を繰り返すと、上下の部品のバ
ンプ接合部には繰り返し応力が働く。この応力が、半導
体装置の接合寿命を決定する大きな要因である。
【００３６】上記の応力を緩和するには、接合部におい
て実装部品２とパッケージ基板６間の間隔をできる限り
大きく設定することが必要になる。接合部にはボールや
バンプを使用するが、本発明の半導体装置では、シート
状中継部材４を中間に置いて上下２段に半田バンプを形
成して多段化するため、高さ方向の間隔をある程度大き
くできる。ただし、多段化半田バンプ５を形成する場
合、中間に入れたシート状中継部材４も上記応力の影響
を受けるため、半田バンプ接合部を周辺から独立させる
必要がある。
【００３７】よって、半導体装置の接合寿命の信頼性を
向上するためには、シート状中継部材４の厚さをできる
限り小さくし、かつ、シート状中継部材４に複数の穴３
を格子状の配列で形成することが望ましい。シート状中
継部材４に穴３を形成することで、半田バンプ接合部に
隣接する継ぎ手部４ａに繰り返し応力が集中し、半田バ
ンプ接合部よりも先に、使用環境による熱収縮で継ぎ手
部４ａを脆性破壊される。この結果、上下２段に半田バ
ンプを積み重ねて高さを大きくした、独立した柱（半田
バンプ接合部）を形成することで、半田バンプ接合部に
かかる繰り返し応力を緩和する機能が生まれる。
【００３８】図１１に、本発明に係るシート状中継部材
４を作製するために用意される素材シート１００を示
す。
【００３９】図１１に示した素材シート１００は、一枚
の素材シートから３０個のシート状中継部材４が作製さ
れる。各中継部材４には、図１の実施例に示した複数の
穴３が形成され、これらの穴はパッケージ基板６上に形
成される電極パッド７の格子状の配列と一致する格子状
の配列（例えば、ピッチ０．５ｍｍ−１．０ｍｍ）で形
成されている。格子状に配列した複数の穴３の中、多段
半田バンプ５の各半田バンプが接合される位置の穴３に
はパッドが埋め込まれ、各半田バンプ接合部（パッド埋
め込み位置）と隣り合う位置の穴３は貫通孔である。
【００４０】また、素材シート１００の材料は、例え
ば、ガラスエポキシ樹脂等の樹脂であり、ＭＣＬ−Ｅ−
６７９（日立化成）またはＭＣＬ−Ｅ−６７９Ｆ（日立
化成）が使用される。図１の実施例で説明したように、
継ぎ手部４ａの脆弱性をもたせるために、素材シート１
００の各中継部材４に対応する箇所の厚さは、１００μ
ｍとしている。
【００４１】図３及び図４は、本発明の一実施例に係る
半導体装置の製造方法を説明するための図である。
【００４２】図３、図４に示したように、まず、実装部
品２上に所定ピッチに配列された複数の半田バンプ５を
形成する（Ｓ１１）。次に、シート状中継部材４の第１
の面（パッケージ基板側）に所定ピッチに配列された複
数の半田バンプ５を形成する（Ｓ１２）。バンプ実装さ
れたシート状中継部材４は反転される。周知のスクリー
ン印刷処理により、シート状中継部材４の第１の面と反
対側の第２の面（実装部品側）上の、第１の面に実装さ
れた各半田バンプ５と対応する位置にそれぞれ、半田ペ
ースト（フラックス中に半田粒子が混在するゲル状の半
田）を塗布する（Ｓ１３）。
【００４３】バンプ実装された実装部品２を反転して、
工程Ｓ１３で半田ペーストを塗布したシート状中継部材
４の第２の面に重ね合わせ、リフロー処理を行うことに
より、多段半田バンプ５を形成する（Ｓ１４）。この工
程Ｓ１４において、リフロー処理の加熱により半田ペー
ストが溶融され、実装部品２の半田バンプとシート状中
継部材４の半田バンプは互いに半田接合される。説明の
都合上、この接合された状態の実装部品２とシート状中
継部材４の組み合わせを半完成体とよぶ。
【００４４】一方、パッケージ基板６上に所定ピッチ
（半田バンプのピッチより大きなピッチ）に配列された
複数のボール８を形成する（Ｓ１５）。ボール実装され
たパッケージ基板６は反転される。周知のスクリーン印
刷処理により、ボール実装されたパッケージ基板６の面
と反対側の面（中継部材側）上の、シート状中継部材４
に実装された各半田バンプ５と対応する位置（即ち、各
電極パッド７の位置）にそれぞれ、半田ペーストを塗布
する（Ｓ１６）。
【００４５】半田ペーストが塗布されたパッケージ基板
６に、工程Ｓ１４で作られた半完成体を重ね合わせ、リ
フロー工程を行うことにより、実装部品２がパッケージ
基板６に実装される（Ｓ１７）。この工程Ｓ１７におい
て、リフロー処理の加熱により半田ペーストが溶融さ
れ、パッケージ基板６の電極パッド７とシート状中継部
材４の半田バンプは互いに半田接合される。したがっ
て、パッケージ基板６と実装部品２とは、多段半田バン
プ５によって電気的に接続される。
【００４６】ただし、この実施例の場合、実装部品２
は、工程Ｓ１４および工程Ｓ１７において、リフロー処
理による加熱の影響を受けることになる。
【００４７】工程Ｓ１７で作られた半導体装置１０は、
この状態で使用される場合もあるが、さらに、パッケー
ジ基板６の裏面に実装されたボール８を介して、マザー
ボードなどの集積回路基板９上に実装される場合もある
（Ｓ１８）。この工程Ｓ１８で作られた実施例の半導体
装置１０が、例えば、車載用のエンジン制御ユニット２
０（図６）として車両のシャーシなどに実装される。
【００４８】次に、図５は、本発明の他の実施例に係る
半導体装置の製造方法を説明するための図である。
【００４９】図５に示したように、この実施例では、ま
ず、実装部品２上に所定ピッチに配列された複数の半田
バンプ５を形成する（Ｓ２１）。次に、シート状中継部
材４の第１の面（パッケージ基板側）に所定ピッチに配
列された複数の半田バンプ５を形成する（Ｓ２２）。
【００５０】次に、パッケージ基板６上に所定ピッチ
（半田バンプのピッチより大きなピッチ）に配列された
複数のボール８を形成する（Ｓ２３）。ボール実装され
たパッケージ基板６は反転される。周知のスクリーン印
刷処理により、ボール実装されたパッケージ基板６の面
と反対側の面（中継部材側）上の、シート状中継部材４
の第１の面に実装された各半田バンプ５と対応する位置
（即ち、各電極パッド７の位置）にそれぞれ、半田ペー
ストを塗布する（Ｓ２４）。
【００５１】半田ペーストが塗布されたパッケージ基板
６上に、工程Ｓ２２でバンプ実装されたシート状中継部
材４を反転して重ね合わせ、リフロー工程を行うことに
より、シート状中継部材４がパッケージ基板６に実装さ
れる（Ｓ２５）。さらに、スクリーン印刷処理により、
シート状中継部材４の第１の面と反対側の第２の面（実
装部品側）上の、第１の面に実装された各半田バンプ５
と対応する位置にそれぞれ、半田ペーストを塗布する
（Ｓ２６）。
【００５２】バンプ実装された実装部品２を反転して、
工程Ｓ２６で半田ペーストを塗布したシート状中継部材
４の第２の面に重ね合わせ、リフロー処理を行うことに
より、多段半田バンプ５を形成する（Ｓ２７）。この工
程Ｓ２７において、リフロー処理の加熱により半田ペー
ストが溶融され、実装部品２の半田バンプとシート状中
継部材４の半田バンプは互いに半田接合される。したが
って、パッケージ基板６と実装部品２とは、多段半田バ
ンプ５によって電気的に接続される。
【００５３】この実施例の場合は、実装部品２は、工程
Ｓ２７においてのみ、リフロー処理の加熱を受けるの
で、実装部品２が熱の影響を受けて性能が劣化しやすい
半導体素子を含む場合には、この実施例の製造方法を用
いることで半導体素子の性能劣化を回避することができ
る。
【００５４】図７に、本発明に係るシート状中継部材の
穴形状を変更した場合の変更例を示す。
【００５５】前述したように、本発明のシート状中継部
材４は、半田バンプ接合部（多段半田バンプ５の導通
部）以外は脆弱な構造を有することが望ましい。即ち、
シート状中継部材４は、多段半田バンプ５の隣り合う半
田バンプ接合部同士を連結する継ぎ手部４ａを、使用環
境に応じて実装部品２およびパッケージ基板６に発生す
る応力を利用して破断させることで、隣り合う半田バン
プ接合部同士を独立させる構成としている。
【００５６】従って、継ぎ手部４ａが脆弱な構造となる
よう、シート状中継部材４の穴形状を工夫する必要があ
る。通常は、ドリルによる穴あけ加工を行い、図７
（Ａ）に示した円形状の穴３を形成する方法が、コスト
面を考慮して採用される。
【００５７】理想的には、隣り合う半田バンプ接合部同
士を連結する継ぎ手部４ａが脆弱な構造となるよう、で
きる限り小さな幅とすることがより望ましい。レーザー
加工などの穴あけ加工を使用して、図７（Ｂ）に示した
ひし形状の穴３１、図７（Ｃ）に示した矩形形状の穴３
２ａ、３２ｂ、あるいは図７（Ｄ）に示した十字形状の
穴３３の中いずれかの穴形状を形成することも可能であ
る。
【００５８】図７に示した形状の穴３を有するシート状
中継部材４を半導体装置１０に設けることで、車載用の
使用環境に対し半田バンプ接合部に発生する繰り返し応
力を緩和し、接合寿命の延伸を可能にする。
【００５９】図８には、本発明に係るシート状中継部材
の周囲のみに抜き穴を設けた変更例を示す。
【００６０】図１に示した実施例において、使用環境に
よって熱収縮が生じた場合に、多段半田バンプ５の半田
バンプ接合部にかかる応力は、一般に、シート状中継部
材４周辺部の方が、中央部より大きい。この傾向は、実
装部品２のサイズが大きくなればなるほど顕著になる。
したがって、実装部品２のサイズがある程度以上大きい
場合（例えば、３０ｍｍｘ３０ｍｍ以上）、図８に示し
たように、シート状中継部材４の周囲のみに複数の抜き
穴３ａを設けた構成とすることで、増大する繰り返し応
力を効果的に緩和することができる。
【００６１】次に、図９に、本発明に係る半導体装置を
実装部品パッケージ単体として構成した例を示す。
【００６２】図９に示した半導体装置１０−１は、実装
部品パッケージ単体として構成したものであり、ある特
定の集積回路基板９に実装することも可能であるが、他
の用途に使用することも可能である。この実施例の半導
体装置１０−１は、実装すべき半導体素子を有する実装
部品２と、この実装部品２を実装するパッケージ基板６
と、実装部品２とパッケージ基板６の間に介在するシー
ト状中継部材４と、実装部品２とパッケージ基板６の間
に少なくとも２段の半田バンプを積み上げて接合するこ
とにより、パッケージ基板６と実装部品２とを電気的に
接続する多段半田バンプ５とから構成される。また、実
装部品２は、ＢＧＡパッケージなどを使用してもよい。
【００６３】本発明に係る半導体装置は、図１の実施例
に限定されるものではなく、実装部品２とパッケージ基
板６の組み合わせは、使用用途により様々な組み合わせ
が可能である。
【００６４】図１０には、本発明に係る半導体装置をＣ
ＢＧＡパッケージと組合せて構成した例を示す。図１０
に示した半導体装置１０−２は、ボールグリッドアレイ
パッケージ基板５１（例えば、ＣＢＧＡパッケージ）
と、このパッケージ基板５１の裏面に介在させるシート
状中継部材４と、少なくとも２段の半田バンプを積み上
げて接合することにより、パッケージ基板５１と外部の
集積回路基板（図示なし）とを電気的に接続する多段半
田バンプ５とから構成される。
【００６５】この実施例は、ＣＢＧＡパッケージなど、
サイズがある程度以上大きな実装部品（例えば、３０ｍ
ｍｘ３０ｍｍ以上）を外部の集積回路基板に実装する場
合に有用である。本発明のシート状中継部材４を組み合
わせることで、多段半田バンプ５の半田バンプ接合部の
接合寿命、信頼性を確保することができる。
【００６６】以上、本発明を実施例により説明したが、
本発明は上記実施例に限定されるもではなく、本発明の
範囲内で種々の変形、改良が可能であることは言うまで
もない。
【００６７】（付記１）基板と、前記基板上に実装され
る実装部品と、複数段のバンプを積み上げて接合するこ
とにより、前記基板と前記実装部品を電気的に接続する
多段バンプと、前記積み上げられた複数段のバンプの間
に配置されるとともに、樹脂材から形成され、前記多段
バンプと該多段バンプの斜め方向に位置する多段バンプ
との間に開口部を有するシート状中継部材とを備えるこ
とを特徴とする半導体装置。
【００６８】（付記２）基板と、前記基板上に実装され
る実装部品と、複数段のバンプを積み上げて接合するこ
とにより、前記基板と前記実装部品を電気的に接続する
多段バンプと、前記積み上げられた複数段のバンプの間
に配置されるとともに、樹脂材から形成され、前記多段
バンプと該多段バンプの斜め方向に位置する多段バンプ
との間に開口部を有し、前記多段バンプと該多段バンプ
の隣り合うバンプ同士の間を接続する継ぎ手部を有する
シート状中継部材とを備えることを特徴とする半導体装
置。
【００６９】（付記３）前記継ぎ手部は、前記バンプに
横方向に応力が加わった場合に、該応力によって該バン
プ又は該バンプの基板接合部に亀裂が発生する応力値よ
りも小さい応力値で破断することを特徴とする付記２記
載の半導体装置。
【００７０】（付記４）前記樹脂材は、ガラスクロスが
含まれた樹脂であることを特徴とする付記１または付記
２記載の半導体装置。
【００７１】（付記５）前記基板と前記実装部品は、異
なる線膨張係数を有することを特徴とする付記１記載の
半導体装置。
【００７２】（付記６）前記シート状中継部材の前記開
口部は、円形、矩形、十字形の内いずれかの形状を有す
ることを特徴とする付記１記載の半導体装置。
【００７３】（付記７）基板と、前記基板上に実装され
る実装部品と、複数段のバンプを積み上げて接合するこ
とにより、前記基板と前記実装部品を電気的に接続する
多段バンプとを備える半導体装置に使用されるシート状
中継部材であって、前記積み上げられた複数段のバンプ
の間に配置されるとともに、樹脂材から形成され、前記
多段バンプと該多段バンプの斜め方向に位置する多段バ
ンプとの間に開口部を有することを特徴とするシート状
中継部材。 （付記８） 前記シート状中継部材は、前記基板上に形
成される電極パッドと前記多段バンプとが接合される接
合部を取り囲むシート状中継部材の外周部に形成される
複数の開口部を有することを特徴とする付記１記載の半
導体装置。 （付記９） 前記シート状中継部材の前記継ぎ手部と前
記多段バンプの前記バンプ接合部は、互いに隣り合う格
子状の配列で形成されることを特徴とする付記１記載の
半導体装置。
【００７４】（付記１０）ボールグリッドアレイ基板
と、複数段のバンプを積み上げて接合することにより、
前記基板と外部の集積回路基板を電気的に接続する多段
バンプと、前記積み上げられた複数段のバンプの間に配
置されるとともに、樹脂材から形成され、前記多段バン
プと該多段バンプの斜め方向に位置する多段バンプとの
間に開口部を有するシート状中継部材とを備えることを
特徴とする半導体装置。
【００７５】（付記１１） 前記シート状中継部材の継
ぎ手部は、前記基板および前記集積回路部品の熱収縮に
応じて破断可能に形成されることを特徴とする付記１０
記載の半導体装置。
【００７６】（付記１２） 基板と、前記基板上に実装
される実装部品と、複数段のバンプを積み上げて接合す
ることにより、前記基板と前記実装部品を電気的に接続
する多段バンプと、前記積み上げられた複数段のバンプ
の間に配置されるとともに、樹脂材から形成され、前記
多段バンプと該多段バンプの斜め方向に位置する多段バ
ンプとの間に開口部を有するシート状中継部材とを備え
る半導体装置を製造する製造方法であって、シート状中
継部材の第１の面に第１のバンプを実装する工程と、シ
ート状中継部材の第１の面と反対側の第２の面に塗布し
た接合材により、第２のバンプを実装した実装部品を、
前記シート状中継部材の第１の面に接合することによ
り、多段バンプを形成する工程と、前記シート状中継部
材の第２の面に接合した前記多段バンプを基板に接合す
る工程とを有することを特徴とする半導体装置の製造方
法。
【００７７】（付記１３）前記シート状中継部材の継ぎ
手部は、前記基板および前記実装部品の熱収縮に応じて
破断可能に形成されることを特徴とする付記１２記載の
半導体装置の製造方法。
【００７８】（付記１４）基板と、前記基板上に実装さ
れる実装部品と、複数段のバンプを積み上げて接合する
ことにより、前記基板と前記実装部品を電気的に接続す
る多段バンプと、前記積み上げられた複数段のバンプの
間に配置されるとともに、樹脂材から形成され、前記多
段バンプと該多段バンプの斜め方向に位置する多段バン
プとの間に開口部を有するシート状中継部材とを備える
半導体装置を製造する製造方法であって、シート状中継
部材の第１の面に第１のバンプを実装する工程と、基板
に塗布した接合材により、前記シート状中継部材の第１
の面に実装した第１のバンプを前記基板に接合する工程
と、前記シート状中継部材の前記第１の面と反対側の第
２の面に接合材を塗布する工程と、前記シート状中継部
材の前記第２の面に塗布した接合材により、第２のバン
プを実装した実装部品と、前記基板に接合した前記シー
ト状中継部材とを接合することにより、多段バンプを形
成する工程とを有することを特徴とする半導体装置の製
造方法。
【００７９】（付記１５） 前記シート状中継部材の継
ぎ手部は、前記基板および前記実装部品の熱収縮に応じ
て破断可能に形成されることを特徴とする付記１４記載
の半導体装置の製造方法。
【発明の効果】以上のように本発明の半導体装置によれ
ば、従来とは異なるシート状中継部材を使用すること
で、車載用ユニットとして適用される使用環境に対し
て、バンプ接合部に働く繰り返し応力を極力緩和するこ
とができ、接合寿命を延伸することができる。また、本
発明の半導体装置の製造方法によれば、シート状中継部
材を用いて、周知の製造技術を利用することにより、高
い接合信頼性を有する半導体装置を比較的低いコストで
製造することができる。
【図面の簡単な説明】
【図１】本発明の一実施例に係る半導体装置の構成を示
す分解斜視図である。
【図２】図１に示した半導体装置のシート状中継部材に
おける矢印Ａで示した部分の詳細を示す図である。
【図３】本発明の一実施例に係る半導体装置の製造方法
を説明するためのフロー図である。
【図４】図３に示した半導体装置の製造方法の各工程を
説明するための説明図である。
【図５】本発明の他の実施例に係る半導体装置の製造方
法を説明するためのフロー図である。
【図６】本発明に係る半導体装置の適用例としての車載
用エンジン制御ユニットを示す図である。
【図７】本発明に係るシート状中継部材の穴形状を変更
した場合の変更例を示す図である。
【図８】本発明に係るシート状中継部材の周囲のみに抜
き穴を設けた変更例を示す図である。
【図９】本発明に係る半導体装置を実装部品パッケージ
単体として構成した例を示す図である。
【図１０】本発明に係る半導体装置をボールグリッドア
レイパッケージと組合せて構成した例を示す図である。
【図１１】本発明に係るシート状中継部材を作製するた
めに用意される素材シートを示す図である。
【符号の説明】
１０ 半導体装置 ２ 実装部品 ３ 穴（開口部） ４ シート状中継部材 ５ 半田バンプ ６ 基板 ７ 電極パッド ８ ボール ９ 集積回路基板

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】基板と、 前記基板上に実装される実装部品と、 複数段のバンプを積み上げて接合することにより、前記
    基板と前記実装部品を電気的に接続する多段バンプと、
    前記積み上げられた複数段のバンプの間に配置されると
    ともに、樹脂材から形成され、前記多段バンプと該多段
    バンプの斜め方向に位置する多段バンプとの間に開口部
    を有するシート状中継部材と、 を備えることを特徴とする半導体装置。
  2. 【請求項２】基板と、 前記基板上に実装される実装部品と、 複数段のバンプを積み上げて接合することにより、前記
    基板と前記実装部品を電気的に接続する多段バンプと、
    前記積み上げられた複数段のバンプの間に配置されると
    ともに、樹脂材から形成され、前記多段バンプと該多段
    バンプの斜め方向に位置する多段バンプとの間に開口部
    を有し、前記多段バンプと該多段バンプの隣り合うバン
    プ同士の間を接続する継ぎ手部を有するシート状中継部
    材と、 を備えることを特徴とする半導体装置。
  3. 【請求項３】前記継ぎ手部は、前記バンプに横方向に応
    力が加わった場合に、該応力によって該バンプ又は該バ
    ンプの基板接合部に亀裂が発生する応力値よりも小さい
    応力値で破断することを特徴とする請求項２記載の半導
    体装置。
  4. 【請求項４】前記樹脂材は、ガラスクロスが含まれた樹
    脂であることを特徴とする請求項１または請求項２記載
    の半導体装置。
  5. 【請求項５】前記基板と前記実装部品は、異なる線膨張
    係数を有することを特徴とする請求項１記載の半導体装
    置。
  6. 【請求項６】前記シート状中継部材の前記開口部は、円
    形、矩形、十字形の内いずれかの形状を有することを特
    徴とする請求項１記載の半導体装置。
  7. 【請求項７】基板と、前記基板上に実装される実装部品
    と、複数段のバンプを積み上げて接合することにより、
    前記基板と前記実装部品を電気的に接続する多段バンプ
    とを備える半導体装置に使用されるシート状中継部材で
    あって、前記積み上げられた複数段のバンプの間に配置
    されるとともに、樹脂材から形成され、前記多段バンプ
    と該多段バンプの斜め方向に位置する多段バンプとの間
    に開口部を有することを特徴とするシート状中継部材。
  8. 【請求項８】ボールグリッドアレイ基板と、 複数段のバンプを積み上げて接合することにより、前記
    基板と外部の集積回路基板を電気的に接続する多段バン
    プと、前記積み上げられた複数段のバンプの間に配置さ
    れるとともに、樹脂材から形成され、前記多段バンプと
    該多段バンプの斜め方向に位置する多段バンプとの間に
    開口部を有するシート状中継部材と、を備えることを特
    徴とする半導体装置。
  9. 【請求項９】基板と、前記基板上に実装される実装部品
    と、複数段のバンプを積み上げて接合することにより、
    前記基板と前記実装部品を電気的に接続する多段バンプ
    と、前記積み上げられた複数段のバンプの間に配置され
    るとともに、樹脂材から形成され、前記多段バンプと該
    多段バンプの斜め方向に位置する多段バンプとの間に開
    口部を有するシート状中継部材とを備える半導体装置を
    製造する製造方法であって、 シート状中継部材の第１の面に第１のバンプを実装する
    工程と、 シート状中継部材の第１の面と反対側の第２の面に塗布
    した接合材により、第２のバンプを実装した実装部品
    を、前記シート状中継部材の第１の面に接合することに
    より、多段バンプを形成する工程と、 前記シート状中継部材の第２の面に接合した前記多段バ
    ンプを基板に接合する工程と、 を有することを特徴とする半導体装置の製造方法。
  10. 【請求項１０】基板と、前記基板上に実装される実装部
    品と、複数段のバンプを積み上げて接合することによ
    り、前記基板と前記実装部品を電気的に接続する多段バ
    ンプと、前記積み上げられた複数段のバンプの間に配置
    されるとともに、樹脂材から形成され、前記多段バンプ
    と該多段バンプの斜め方向に位置する多段バンプとの間
    に開口部を有するシート状中継部材とを備える半導体装
    置を製造する製造方法であって、 シート状中継部材の第１の面に第１のバンプを実装する
    工程と、 基板に塗布した接合材により、前記シート状中継部材の
    第１の面に実装した第１のバンプを前記基板に接合する
    工程と、 前記シート状中継部材の前記第１の面と反対側の第２の
    面に接合材を塗布する工程と、 前記シート状中継部材の前記第２の面に塗布した接合材
    により、第２のバンプを実装した実装部品と、前記基板
    に接合した前記シート状中継部材とを接合することによ
    り、多段バンプを形成する工程と、 を有することを特徴とする半導体装置の製造方法。
JP2002059220A 2002-03-05 2002-03-05 半導体素子の実装構造 Pending JP2003258154A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2002059220A JP2003258154A (ja) 2002-03-05 2002-03-05 半導体素子の実装構造
US10/271,571 US6664625B2 (en) 2002-03-05 2002-10-17 Mounting structure of a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002059220A JP2003258154A (ja) 2002-03-05 2002-03-05 半導体素子の実装構造

Publications (1)

Publication Number Publication Date
JP2003258154A true JP2003258154A (ja) 2003-09-12

Family

ID=27784737

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002059220A Pending JP2003258154A (ja) 2002-03-05 2002-03-05 半導体素子の実装構造

Country Status (2)

Country Link
US (1) US6664625B2 (ja)
JP (1) JP2003258154A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009104536A1 (ja) 2008-02-19 2009-08-27 株式会社リキッド・デザイン・システムズ 半導体チップ及び半導体装置
JP2012069772A (ja) * 2010-09-24 2012-04-05 Fujikura Ltd 半導体装置およびその製造方法
WO2015160359A1 (en) * 2014-04-18 2015-10-22 Halliburton Energy Services, Inc. High-temperature cycling bga packaging

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6762495B1 (en) * 2003-01-30 2004-07-13 Qualcomm Incorporated Area array package with non-electrically connected solder balls
JP3917133B2 (ja) * 2003-12-26 2007-05-23 株式会社東芝 インターフェイスモジュール付ｌｓｉパッケージ及びそれに用いるインターポーザ、インターフェイスモジュール、接続モニタ回路、信号処理ｌｓｉ
KR101048638B1 (ko) * 2004-02-24 2011-07-12 이비덴 가부시키가이샤 반도체 탑재용 기판
JP4251104B2 (ja) * 2004-03-31 2009-04-08 株式会社日立製作所 Ｒｆｉｄタグの製造方法
US8111566B1 (en) 2007-11-16 2012-02-07 Google, Inc. Optimal channel design for memory devices for providing a high-speed memory interface
US9507739B2 (en) 2005-06-24 2016-11-29 Google Inc. Configurable memory circuit system and method
US8089795B2 (en) 2006-02-09 2012-01-03 Google Inc. Memory module with memory stack and interface with enhanced capabilities
US8081474B1 (en) 2007-12-18 2011-12-20 Google Inc. Embossed heat spreader
US10013371B2 (en) 2005-06-24 2018-07-03 Google Llc Configurable memory circuit system and method
US7609567B2 (en) 2005-06-24 2009-10-27 Metaram, Inc. System and method for simulating an aspect of a memory circuit
US8796830B1 (en) 2006-09-01 2014-08-05 Google Inc. Stackable low-profile lead frame package
US8335894B1 (en) 2008-07-25 2012-12-18 Google Inc. Configurable memory system with interface circuit
US8619452B2 (en) 2005-09-02 2013-12-31 Google Inc. Methods and apparatus of stacking DRAMs
US8397013B1 (en) 2006-10-05 2013-03-12 Google Inc. Hybrid memory module
US9171585B2 (en) 2005-06-24 2015-10-27 Google Inc. Configurable memory circuit system and method
US8244971B2 (en) 2006-07-31 2012-08-14 Google Inc. Memory circuit system and method
US8041881B2 (en) 2006-07-31 2011-10-18 Google Inc. Memory device with emulated characteristics
US8055833B2 (en) 2006-10-05 2011-11-08 Google Inc. System and method for increasing capacity, performance, and flexibility of flash storage
US8090897B2 (en) 2006-07-31 2012-01-03 Google Inc. System and method for simulating an aspect of a memory circuit
US9542352B2 (en) 2006-02-09 2017-01-10 Google Inc. System and method for reducing command scheduling constraints of memory circuits
US8327104B2 (en) 2006-07-31 2012-12-04 Google Inc. Adjusting the timing of signals associated with a memory system
US20080082763A1 (en) 2006-10-02 2008-04-03 Metaram, Inc. Apparatus and method for power management of memory circuits by a system or component thereof
US7386656B2 (en) * 2006-07-31 2008-06-10 Metaram, Inc. Interface circuit system and method for performing power management operations in conjunction with only a portion of a memory circuit
US8359187B2 (en) 2005-06-24 2013-01-22 Google Inc. Simulating a different number of memory circuit devices
US8438328B2 (en) 2008-02-21 2013-05-07 Google Inc. Emulation of abstracted DIMMs using abstracted DRAMs
US8060774B2 (en) 2005-06-24 2011-11-15 Google Inc. Memory systems and memory modules
US20080028136A1 (en) 2006-07-31 2008-01-31 Schakel Keith R Method and apparatus for refresh management of memory modules
US8130560B1 (en) 2006-11-13 2012-03-06 Google Inc. Multi-rank partial width memory modules
US8077535B2 (en) 2006-07-31 2011-12-13 Google Inc. Memory refresh apparatus and method
US8386722B1 (en) 2008-06-23 2013-02-26 Google Inc. Stacked DIMM memory interface
KR100648040B1 (ko) * 2005-11-25 2006-11-23 삼성전자주식회사 다수의 금속 랜드를 가지는 인터포저 기판, 및 이로부터제작되는 인터포저를 포함하는 적층 칩 패키지
US9632929B2 (en) 2006-02-09 2017-04-25 Google Inc. Translating an address associated with a command communicated between a system and memory circuits
US7724589B2 (en) 2006-07-31 2010-05-25 Google Inc. System and method for delaying a signal communicated from a system to at least one of a plurality of memory circuits
US8080874B1 (en) 2007-09-14 2011-12-20 Google Inc. Providing additional space between an integrated circuit and a circuit board for positioning a component therebetween
EP2441007A1 (en) 2009-06-09 2012-04-18 Google, Inc. Programming of dimm termination resistance values
TWI442534B (zh) * 2010-04-12 2014-06-21 Hon Hai Prec Ind Co Ltd 晶片轉接板
KR101739742B1 (ko) * 2010-11-11 2017-05-25 삼성전자 주식회사 반도체 패키지 및 이를 포함하는 반도체 시스템

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2533511B2 (ja) * 1987-01-19 1996-09-11 株式会社日立製作所 電子部品の接続構造とその製造方法
JPH01148826A (ja) * 1987-12-05 1989-06-12 Asahi Chem Ind Co Ltd 被覆弾性糸
JPH01155633A (ja) * 1987-12-14 1989-06-19 Hitachi Ltd 半導体装置
US5859470A (en) * 1992-11-12 1999-01-12 International Business Machines Corporation Interconnection of a carrier substrate and a semiconductor device
JPH06160433A (ja) 1992-11-19 1994-06-07 Matsushita Electric Ind Co Ltd 回路基板検査用プローブおよびその製造方法
US6072236A (en) * 1996-03-07 2000-06-06 Micron Technology, Inc. Micromachined chip scale package
JP3343642B2 (ja) * 1996-04-26 2002-11-11 シャープ株式会社 テープキャリアパッケージ及び液晶表示装置
US5796590A (en) * 1996-11-05 1998-08-18 Micron Electronics, Inc. Assembly aid for mounting packaged integrated circuit devices to printed circuit boards
US6040630A (en) * 1998-04-13 2000-03-21 Harris Corporation Integrated circuit package for flip chip with alignment preform feature and method of forming same
JP3681542B2 (ja) 1998-07-01 2005-08-10 富士通株式会社 プリント回路基板および多段バンプ用中継基板
US6208027B1 (en) * 1999-03-10 2001-03-27 Advanced Micro Devices, Inc. Temporary interconnect for semiconductor devices
TW484172B (en) * 2001-02-15 2002-04-21 Au Optronics Corp Metal bump
US6495926B1 (en) * 2001-11-29 2002-12-17 Sun Microsystems, Inc. 60 degree bump placement layout for an integrated circuit power grid

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009104536A1 (ja) 2008-02-19 2009-08-27 株式会社リキッド・デザイン・システムズ 半導体チップ及び半導体装置
JP2012069772A (ja) * 2010-09-24 2012-04-05 Fujikura Ltd 半導体装置およびその製造方法
WO2015160359A1 (en) * 2014-04-18 2015-10-22 Halliburton Energy Services, Inc. High-temperature cycling bga packaging
US9847286B2 (en) 2014-04-18 2017-12-19 Halliburton Energy Services, Inc. High-temperature cycling BGA packaging

Also Published As

Publication number Publication date
US6664625B2 (en) 2003-12-16
US20030168728A1 (en) 2003-09-11

Similar Documents

Publication Publication Date Title
JP2003258154A (ja) 半導体素子の実装構造
KR100776867B1 (ko) 전자 장치 및 그 제조 방법
US7554191B2 (en) Semiconductor device having a heatsink plate with bored portions
JP2005026680A (ja) 積層型ボールグリッドアレイパッケージ及びその製造方法
WO2001026155A1 (fr) Dispositif a semi-conducteur, procede et dispositif permettant d'obtenir ce dernier, carte de circuit imprime et equipement electronique
JP2000036518A (ja) ウェハスケールパッケージ構造およびこれに用いる回路基板
JP2001168131A (ja) 薄型相互接続構造
JP2000294598A (ja) 半導体装置及びその製造方法
JP2000082722A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2003108963A (ja) カード型記録媒体及びその製造方法
KR20040014166A (ko) 회로장치의 연결 방법 및 이 회로장치의 어셈블리
JP4123321B2 (ja) 配線基板の接合方法
JP2004266016A (ja) 半導体装置、半導体装置の製造方法、及び半導体基板
JP4030220B2 (ja) 半導体チップの実装構造
JP2003037210A (ja) 半導体装置およびその製造方法
JPH1131716A (ja) 半導体装置の製造方法及び半導体チップ
JP2004363319A (ja) 実装基板及び半導体装置
JP4442426B2 (ja) 半導体装置及びその製造方法
JP4342577B2 (ja) 半導体チップの実装構造
JP4619104B2 (ja) 半導体装置
JP2000068271A (ja) ウエハ装置およびチップ装置並びにチップ装置の製造方法
JP2003037244A (ja) 半導体装置用テープキャリア及びそれを用いた半導体装置
JP4436748B2 (ja) 半導体装置およびその実装方法
JP2004146656A (ja) 多層配線基板及びその製造方法
JP2002270760A (ja) 電子部品、そのアセンブリ及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041006

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060623

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060627

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060825

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070828