JP4436748B2 - 半導体装置およびその実装方法 - Google Patents
半導体装置およびその実装方法 Download PDFInfo
- Publication number
- JP4436748B2 JP4436748B2 JP2004354759A JP2004354759A JP4436748B2 JP 4436748 B2 JP4436748 B2 JP 4436748B2 JP 2004354759 A JP2004354759 A JP 2004354759A JP 2004354759 A JP2004354759 A JP 2004354759A JP 4436748 B2 JP4436748 B2 JP 4436748B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- circuit board
- sealing resin
- resin
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
Landscapes
- Wire Bonding (AREA)
Description
一般に、半導体パッケージにおいては、半導体素子31を実装した半導体装置を回路基板33にはんだ付けリフローを行う必要がある。しかしながら、半導体装置の封止の機能を有す樹脂シート35が吸湿している場合では、はんだ付けリフローの急激な温度上昇によって半導体装置内の吸湿水分が急激に体積膨張を起こし、半導体装置の実装部が破壊されたり、また半導体装置の接合部の品質が低下するという問題が生じる。
(第1の実施の形態)
まず、半導体装置およびその実装方法の第1の実施の形態を図1を用いて説明する。この第1の実施の形態では、はんだ付け時の温度上昇に起因して樹脂シート5に含まれる吸湿成分により発生する応力を減少可能な構造が、半導体素子1に形成された貫通穴11により構成されたものである。
図1(a1)〜(a3)に示すように、半導体素子1は、たとえば厚みが0.4mm、サイズが12mm×12mmに形成され、4つの隅部にそれぞれ貫通穴11が形成されている。これら貫通穴11は、隣接する2辺から距離x1=0.6mm以内,y1=0.6mm以内の隅部に中心を有し、内径d1がたとえば0.3mmに形成されている。
上記第1の実施の形態によれば、半導体素子1の隅部に形成された貫通穴11により、貫通穴11を介して樹脂シート5の吸湿成分を良好に逃がすことができ、吸湿成分による体積膨張に起因して発生する応力発生を抑制することができる。また貫通穴11により残った応力を吸収することができる。したがって、はんだ付けリフローによる実装部の破壊や接合部の品質低下を防止することができ、接続信頼性を向上して、乾燥工程や高精度な湿度管理が不要となり、半導体装置の製造コストを低減できる。
第2の実施形態に係る半導体装置および回路基板への半導体素子の実装方法を図2を用いて説明する。この第2の実施の形態では、はんだ付け時の温度上昇に起因して樹脂シート5に含まれる吸湿成分により発生する応力を減少可能な構造が、回路基板3に形成された貫通穴21により構成されたものである。なお、第1の実施の形態と同一部材には同一符号を付して説明を省略する。
すなわち、樹脂シート(封止樹脂)5が取り付けられる回路基板3の半導体素子実装領域3aの4つの隅部に貫通穴21がそれぞれ形成されている。これら貫通穴21は、半導体素子実装領域3aの隣接する2辺から距離x2=0.6mm以内,y2=0.6mm以内に中心を有し、内径d2がたとえば0.3mmに形成されている。
本発明に係る半導体装置および半導体素子の実装方法の第3の実施形態を説明する。この第3の実施の形態では、はんだ付け時の温度上昇に起因して樹脂シート5に含まれる吸湿成分により発生する応力を減少可能な材質が、樹脂シート5の透湿度を選択することにより構成されたものである。なお、第1の実施の形態と同一部材には同一符号を付して説明を省略する。
本発明に係る半導体装置および半導体素子の実装方法の第4の実施形態を説明する。はんだ付け時の温度上昇に起因して樹脂シート5に含まれる吸湿成分により発生する応力を減少可能な材質が、樹脂シート5への無機フィラー添加量を選択して吸湿量を調整することにより構成されたものである。なお、第4の実施形態は図5と同様であり、第1の実施の形態と同一部材には同一符号を付して説明を省略する。
本発明に係る半導体装置および半導体素子の実装方法の第5の実施形態を説明する。この第5の実施の形態では、はんだ付け時の温度上昇に起因して樹脂シート5に含まれる吸湿成分により発生する応力を減少可能な方法として、半導体素子1と回路基板3との圧着温度条件を選択することにより構成されたものである。なお、第1の実施の形態と同一部材には同一符号を付して説明を省略する。
前記表3によれば、圧着温度が240〜280℃の範囲で吸湿リフロー試験における接続信頼性を向上することができた。ここで、圧着温度が240℃未満では、リフロー加熱時の応力が大きく、実装部の破壊や接合部の品質低下が生じるおそれがあるからであり、また圧着温度が280℃を越えると、逆方向の応力が大きくなりすぎるためである。
2 バンプ
3 回路基板
4 電極
5 樹脂シート
7 圧着ツール
11 貫通穴
21 貫通穴
22 閉塞用樹脂
23 閉塞用樹脂シート(閉塞用シート状樹脂フィルム)
Claims (4)
- 半導体素子と回路基板とを、前記半導体素子の電極上に形成したバンプと、前記回路基板上に設けた配線とを介して電気的に接合し、前記半導体素子と回路基板の間に封止樹脂を介在させた半導体装置において、
前記封止樹脂に含まれる吸湿成分により発生する応力を減少可能な構造が、矩形状の半導体素子の四隅の少なくとも1箇所に設けた貫通穴により構成され、前記貫通穴の位置が、半導体素子の隅部の隣接する2辺から0.6mm以内に形成された半導体装置。 - 半導体素子と回路基板とを、前記半導体素子の電極上に形成したバンプと、前記回路基板上に設けた配線とを介して電気的に接合し、前記半導体素子と回路基板の間に封止樹脂を介在させた半導体装置において、
前記封止樹脂に含まれる吸湿成分により発生する応力を減少可能な構造が、矩形状の半導体素子の四隅の少なくとも1箇所に設けた貫通穴により構成され、前記貫通穴が、半導体素子のアクティブ領域以外の領域に形成された半導体装置。 - 回路基板上に設けた配線上に、封止樹脂を介して半導体素子電極上のバンプを電気的に接合するに際し、
半導体素子の隣接する2辺から0.6mm以内の隅部に、貫通穴を形成し、
前記半導体素子、回路基板、封止樹脂のいずれかを加熱して封止樹脂に含まれる吸湿水を前記貫通穴から脱湿しつつ、前記半導体素子と回路基板とを加圧し封止樹脂を硬化させて半導体素子のバンプと回路基板の配線とを接合する
ことを特徴とする半導体装置の実装方法。 - 回路基板上に設けた配線上に、封止樹脂を介して半導体素子電極上のバンプを電気的に接合するに際し、
半導体素子の隅部のアクティブ領域以外の領域に、貫通穴を形成し、
前記半導体素子、回路基板、封止樹脂のいずれかを加熱して封止樹脂に含まれる吸湿水を前記貫通穴から脱湿しつつ、前記半導体素子と回路基板とを加圧し封止樹脂を硬化させて半導体素子のバンプと回路基板の配線とを接合する
ことを特徴とする半導体装置の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004354759A JP4436748B2 (ja) | 2004-12-08 | 2004-12-08 | 半導体装置およびその実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004354759A JP4436748B2 (ja) | 2004-12-08 | 2004-12-08 | 半導体装置およびその実装方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009256088A Division JP5230580B2 (ja) | 2009-11-09 | 2009-11-09 | 半導体装置およびその実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006165274A JP2006165274A (ja) | 2006-06-22 |
| JP4436748B2 true JP4436748B2 (ja) | 2010-03-24 |
Family
ID=36666943
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004354759A Expired - Fee Related JP4436748B2 (ja) | 2004-12-08 | 2004-12-08 | 半導体装置およびその実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4436748B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11410967B2 (en) | 2019-08-07 | 2022-08-09 | Samsung Display Co., Ltd. | Display device and method of manufacturing the same |
-
2004
- 2004-12-08 JP JP2004354759A patent/JP4436748B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11410967B2 (en) | 2019-08-07 | 2022-08-09 | Samsung Display Co., Ltd. | Display device and method of manufacturing the same |
| US11694990B2 (en) | 2019-08-07 | 2023-07-04 | Samsung Display Co., Ltd. | Display device and method of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2006165274A (ja) | 2006-06-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6744122B1 (en) | Semiconductor device, method of manufacture thereof, circuit board, and electronic device | |
| JP5579402B2 (ja) | 半導体装置及びその製造方法並びに電子装置 | |
| CN101192587B (zh) | 半导体器件的制造方法 | |
| US7378731B2 (en) | Heat spreader and package structure utilizing the same | |
| US20150214193A1 (en) | Stacked electronic component and manufacturing method thereof | |
| US20010028101A1 (en) | Method of fabricating semiconductor having through hole | |
| US20090023252A1 (en) | Method of manufacturing semiconductor device having a heat sink with a bored portion | |
| JPWO2001026147A1 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| CN101681900B (zh) | 接触垫和形成用于集成电路的接触垫的方法 | |
| US20080029884A1 (en) | Multichip device and method for producing a multichip device | |
| US7612450B2 (en) | Semiconductor package including dummy board and method of fabricating the same | |
| CN100356537C (zh) | 半导体装置的制造方法 | |
| KR100553403B1 (ko) | 집적 회로의 접속 방법 및 그 어셈블리 | |
| US7638418B2 (en) | Wiring substrate of a semiconductor component comprising rubber-elastic pads embedded in said wiring substrate and method for producing the same | |
| US20060110927A1 (en) | Package for a semiconductor device | |
| CN101171683B (zh) | 多芯片模块及制造方法 | |
| JP4436748B2 (ja) | 半導体装置およびその実装方法 | |
| JP5230580B2 (ja) | 半導体装置およびその実装方法 | |
| JP2005303267A (ja) | 積層型電子部品 | |
| JP2001127194A (ja) | フリップチップ型半導体装置及びその製造方法 | |
| JP2002289735A (ja) | 半導体装置 | |
| CN1319159C (zh) | 具有散热片的半导体封装件 | |
| US20050006793A1 (en) | Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument | |
| JP3070544B2 (ja) | ボール・グリッド・アレイ型半導体装置 | |
| KR20150090504A (ko) | 패키지 기판 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070905 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080430 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090821 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090908 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091109 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091201 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091228 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130108 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130108 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |
